專利名稱：半導體器件以及制造半導體器件的方法
技術領域：
本發(fā)明涉及可應用于MOSFET (金屬氧化物半導體場效應晶體管)、IGBT (絕緣柵雙極晶體管)、雙極晶體管、二極管等的高電壓和高電流容量的半導體器件。本發(fā)明還涉及制造這種半導體器件的方法。
背景技術：
半導體器件通常被分為橫向半導體器件和縱向半導體器件。前者具有的諸電極在半導體襯底的一個表面上，且主電流沿著主面流動；后者具有的電極在兩個表面上，且主電流在兩個主面上的電極之間流動。在縱向半導體器件中，在導通狀態(tài)中漂移電流的流動方向與截止狀態(tài)中因反向偏壓引起的耗盡層擴展的方向相同。在常規(guī)平面η溝道縱向MOSFET 中，高電阻率η-漂移層用于在MOSFET的導通狀態(tài)中在垂直方向上攜帶電流，且在截止狀態(tài)中耗盡以保持擊穿電壓。減小高電阻率η-漂移層的厚度，即減少η-漂移層中的電流路徑會導致MOSFET的顯著導通電阻的減小，這歸因于漂移層中電阻的減小。但是這種配置導致從P基區(qū)和η漂移層之間的ρη結擴展的耗盡層寬度變窄。因此，電場強度很快達到硅的臨界值，從而降低擊穿電壓。另一方面，呈現(xiàn)高擊穿電壓的半導體器件具有厚η-漂移層，且引起導致?lián)p耗增大的高導通電阻。這種導通電阻和擊穿電壓之間的關系被稱作權衡關系。該權衡關系存在于諸如IGBT、雙極晶體管、二極管等的半導體器件中。同時，為了在縱向半導體器件中實現(xiàn)高擊穿電壓，器件需要包圍流動著主電流的有源區(qū)的環(huán)形外圍區(qū)。從主電流路徑的觀點來看該外圍區(qū)為非有源區(qū)，且從半導體材料的有效使用的觀點來看該外圍區(qū)盡可能窄是所期望的。鑒于這一點，專利文獻1公開了一種技術，其中外圍區(qū)包括多個ρ型保護環(huán)、由多晶硅組成的第一場電極、以及由金屬膜組成的第二場電極。在該文獻的結構中，用于在保護環(huán)和場電極之間建立相同電位值的接觸孔在外圍區(qū)的隅角部中形成。因此，外圍區(qū)的直部的寬度變窄，且用于有源區(qū)的面積被擴展。專利文獻2中公開了與半導體器件中的外圍區(qū)有關的一種不同技術，其中在外圍區(qū)中形成保護環(huán)和場電極。該多晶硅場電極穿過絕緣膜在內(nèi)圓周側和外圓周側處置于各保護環(huán)的表面上。設置用于電連接保護環(huán)和場電極的金屬電極。該結構有可能使場電極之間的間隙變窄。專利文獻1日本未審查專利申請公開No. 2008-193043(具體參考圖5_1和圖5_2)專利文獻2日本未審查專利申請公開No. 2009-117715(具體參考摘要、

圖1和圖3)雖然專利文獻1中所公開的MOSFET用寬度窄的外圍區(qū)獲得高電場馳豫和抗感應電荷的高魯棒性，但是需要在形成多晶硅場電極之前形成該P型保護環(huán)。在形成多晶硅柵和多晶硅場電極之后形成P型保護環(huán)的情況下，需要附加的光刻和離子注入步驟以形成P 型保護環(huán)。這些附加步驟不僅增加制造成本，還傾向于造成P型保護環(huán)和多晶硅場電極之間的失準，其可能是降低電場馳豫性能和抗感應電荷的魯棒性的因素。專利文獻2公開其中用于連接ρ型保護環(huán)和多晶硅場電極的區(qū)域形成為環(huán)形的器件，且用于連接P型保護環(huán)和多晶硅場電極的區(qū)域設置在外圍區(qū)的直部中。因此，外圍區(qū)中的寬度相對較大。專利文獻2中的該ρ型保護環(huán)在形成如專利文獻1的器件中的場電極之前形成。 因此，專利文獻2的器件具有與以上所述的專利文獻1的器件同樣的問題。

發(fā)明內(nèi)容
鑒于以上所述，本發(fā)明的一個目的是提供具有外圍區(qū)的半導體器件，其中該外圍區(qū)的寬度窄且呈現(xiàn)電場的高馳豫和抗感應電荷的高魯棒性。本發(fā)明的另一目的是提供制造這種半導體器件的方法。為了實現(xiàn)本發(fā)明的目的，根據(jù)本發(fā)明的半導體器件具有供主電流流動的有源區(qū)、 以及第一導電型的半導體襯底的包圍主面上的有源區(qū)的外圍區(qū)。該外圍區(qū)包括由包圍有源區(qū)的主面的表面區(qū)域中形成的直部和曲部組成的第二導電型的一個或多個保護環(huán)，以及經(jīng)由絕緣膜在保護環(huán)上分離地置于保護環(huán)的內(nèi)圓周側和外圓周側上的一對或多對環(huán)形的多晶硅場電極；其中該對多晶硅場電極包括多晶硅連接區(qū)，該多晶硅連接區(qū)從該對多晶硅場電極向其之間位置延伸，且在該之間位置處在曲部中的保護環(huán)表面上的絕緣膜中開有接觸孔，且該多晶硅連接區(qū)用接觸孔處的金屬膜電連接到曲部中的保護環(huán)。從兩個多晶硅場電極向兩個場電極之間的中間延伸的多晶硅連接區(qū)雖然是電連接的，但其可能是連續(xù)的或者是分離的。根據(jù)本發(fā)明的半導體器件可以是其中有源區(qū)和外圍區(qū)包括由ρ型區(qū)和η型區(qū)組成的超結平行Pn層的器件，該ρ型區(qū)和η型區(qū)在垂直于半導體襯底的主面的方向上形成，且在沿著主面的方向彼此相鄰地交替排列，且在第一主面?zhèn)戎校谕鈬鷧^(qū)中形成的交替導電型層用第一導電型區(qū)覆蓋，該第一導電型區(qū)的雜質濃度比交替導電型層的雜質濃度低，且深度比第二導電型保護環(huán)的深度深。優(yōu)選在本發(fā)明的半導體器件中，外圍區(qū)的曲部中的保護環(huán)的寬度比外圍區(qū)的直部中的保護環(huán)的寬度大。該結構減小外圍區(qū)的直部的寬度，從而提供減小芯片尺寸的優(yōu)點。優(yōu)選在本發(fā)明的半導體器件中，多晶硅連接區(qū)的寬度最大為第二導電型保護環(huán)的深度的一半。該結構使得保護環(huán)具有連續(xù)環(huán)配置，且避免擊穿電壓的下降。制造如以上所定義的半導體器件的方法包括以下步驟在外圍區(qū)中形成絕緣膜； 在絕緣膜中打開窗口以形成保護環(huán)；在該窗口處形成第一絕緣膜；在該窗口的兩側在絕緣膜上形成一對多晶硅場電極，且同時在第一絕緣膜上形成多晶硅連接區(qū)；通過將絕緣膜和該對多晶硅場電極用作掩模來形成保護環(huán)；形成覆蓋該對多晶硅場電極的第二絕緣膜；通過經(jīng)由蝕刻第一絕緣膜和第二絕緣膜的處理使金屬膜與多晶硅連接區(qū)和曲部中的保護環(huán)接觸來形成用于電連接的接觸孔，這些步驟按所列出的順序來實現(xiàn)。該方法實現(xiàn)本發(fā)明的目的。
一種用于制造半導體器件的方法包括以下步驟在絕緣膜中打開窗口以用于在有源區(qū)中形成第二導電性基區(qū)以及在外圍區(qū)中形成第二導電型保護環(huán)；在有源區(qū)中形成多晶硅柵電極、在外圍區(qū)中形成分離到內(nèi)圓周側和外圓周側的一對多晶硅場電極，并形成從外圍區(qū)的曲部中的分離到內(nèi)圓周側和外圓周側的該對多晶硅場電極向該對場電極之間的位置延伸的多晶硅連接區(qū)；將多晶硅柵電極用作掩模在有源區(qū)中形成第二導電型基區(qū)，且將絕緣膜用作掩膜在外圍區(qū)中形成第二導電型保護環(huán)；且形成接觸孔以用于接觸有源區(qū)中的主電極，以及形成接觸孔以用于通過接觸金屬膜來使多晶硅連接區(qū)和第二導電型保護環(huán)的表面之間電連接，這些步驟按該順序執(zhí)行。該方法實現(xiàn)本發(fā)明的目的。根據(jù)本發(fā)明的半導體器件具有有源區(qū)和包圍該有源區(qū)的外圍區(qū)。該外圍區(qū)寬度窄，且呈現(xiàn)電場的高馳豫以及抗感應電荷的高魯棒性。該半導體器件可無需光刻和離子注入的附加步驟而制造，這些附加步驟是在形成多晶硅場電極之前形成P型保護環(huán)所必需的。附圖簡述圖1 (a)和1 (b)是根據(jù)本發(fā)明的示例1的半導體器件的縱向MOSFET的平面圖；圖2是根據(jù)本發(fā)明的圖1 (a)和圖1 (b)的器件的沿著線A-A'所切的剖面圖；圖3是根據(jù)本發(fā)明的圖1 (a)和圖1 (b)的器件的沿著線B_B'所切的剖面圖；圖4是根據(jù)本發(fā)明的圖1 (a)和圖1 (b)的器件的沿著線C_C'所切的剖面圖；圖5(a)和5(b)是根據(jù)本發(fā)明的示例2的半導體器件的縱向MOSFET的平面圖；圖6是根據(jù)本發(fā)明的圖5(a)和圖5(b)的器件的沿著線D-D'所切的剖面圖；圖7(a)、7(b)和7 (c)是用于說明制造根據(jù)本發(fā)明的半導體器件的方法的形成氧化膜的步驟中的縱向MOSFET的剖面圖；圖8(a)、8(b)和8 (c)是用于說明制造根據(jù)本發(fā)明的半導體器件的方法的形成表面η-型區(qū)的步驟中的縱向MOSFET的剖面圖；圖9(a)、9(b)和9 (c)是用于說明制造根據(jù)本發(fā)明的半導體器件的方法的形成柵電極、多晶硅場電極、多晶硅連接區(qū)的步驟中的縱向MOSFET的剖面圖；圖10(a)、10(b)和10(c)是用于說明制造根據(jù)本發(fā)明的半導體器件的方法的形成 P型基區(qū)和ρ型保護環(huán)的步驟中的縱向MOSFET的剖面圖；圖11 (a)、11 (b)和11 (c)是用于說明制造根據(jù)本發(fā)明的半導體器件的方法的在包括P+接觸區(qū)的有源區(qū)中形成MOSFET結構的步驟中的縱向MOSFET的剖面圖；圖12(a)、12(b)和12(c)是用于說明制造根據(jù)本發(fā)明的半導體器件的方法的形成接觸孔的步驟中的縱向MOSFET的剖面圖；圖13(a)、13(b)和13(c)是用于說明制造根據(jù)本發(fā)明的半導體器件的方法的形成源電極和金屬膜的步驟中的縱向MOSFET的剖面圖；圖14是專利文獻1中的對應于圖1的溝槽柵MOSFET的邊緣端接結構的剖面圖；圖15是專利文獻2中的對應于圖2的溝槽柵MOSFET的邊緣端接結構的曲部的剖面圖；圖16(a)和16(b)是在不連續(xù)多晶硅連接區(qū)的情況下的根據(jù)本發(fā)明的半導體器件的溝槽柵MOSFET的邊緣端接結構的曲部的剖面圖；圖17是其中如圖2所示有源區(qū)被改為溝槽柵型的MOSFET的剖面圖；以及
圖18是其中如圖2所示有源區(qū)被改為二極管的半導體器件的剖面圖。符號描述1-1 氧化物膜1-2:打開窗口1 :n型漂移層2 φ型基區(qū)3 表面η型漂移區(qū)4 :ρ+ 接觸區(qū)5 :η+ 源區(qū)6 柵絕緣膜7:柵電極、多晶硅柵電極8 場氧化物膜8a:層間介電膜9:源電極10 :n+半導體襯底11:漏電極12:最外的外圍ρ型區(qū)21、21a、21b、21c :p 型保護環(huán)22、22a、22b、22c 多晶硅場電極22a-U22b-U22c-l 多晶硅場電極24、24a、24b、24c 金屬膜25:多晶硅連接區(qū)26a,26b 接觸孔27、27a、27b、27c 多晶硅延伸27d、27e、27f 多晶硅延伸41 :n型漂移區(qū)42 :p 型區(qū)43 :n-型低雜質濃度區(qū)101 有源區(qū)102 外圍區(qū)102a:直部10 :曲部
具體實施例方式下文中參考附圖具體描述根據(jù)本發(fā)明的半導體器件的實施例示例。只要描述不超過本發(fā)明的精神和范圍，本發(fā)明不應限制在以下關于實施例的示例的描述。雖然在下文中第一導電型為η型，第二導電型為P型，但即使η型和P型互換該描述也是有效的。標記 “ + ”或“_”分別表示具有該標記的區(qū)域中雜質濃度相對高或低。示例 1
圖1(a)是圖1(b)中所示平面柵型縱向MOSFET的部分平面圖，且是由圖1(b)中虛線正方形所指示的1/4部分的放大圖。圖2、3和4分別是圖1(a)中沿著線A-A' ,B-B'、 和C-C'所切的剖面圖。與“溝槽柵型”相反的“平面型”一詞意味著其中柵電極經(jīng)由柵絕緣膜置于半導體襯底的平面正面上的柵結構。半導體襯底的正面是以下描述中的半導體襯底的主面。圖1(a)中指示主電流在其中流動的有源區(qū)101中的ρ型基區(qū)2、由多晶硅構成的柵電極7、接觸孔^a、外圍區(qū)102中的ρ型保護環(huán)21、多晶硅場電極22a、22b和22c、曲部102b中的多晶硅連接區(qū)25、接觸孔^b、以及最外ρ型區(qū)12。但是出于容易地理解圖的目的，圖1(a)省略了場絕緣膜、層間介電膜、金屬膜、以及金屬電極。如圖2的剖面圖所示， 一對多晶硅場電極22 0h、22b或22c)經(jīng)由場氧化物膜8置于各ρ型保護環(huán)21 (21a、21b、 或21c)的兩側上。在以下示例中場氧化物用作場絕緣膜。該多晶硅場電極22Qh、22b或 22c)在ρ型保護環(huán)2K21a、21b或21c)的表面的兩側上被分為兩個部分，且通過與接觸孔 ^b (圖1 (a)中示出)處的金屬膜M接觸來電連接到ρ型保護環(huán)21 (21a,21b或21c)，該接觸孔26b設置在外圍區(qū)的曲部102b中。除了接觸孔26b所在之處外，該多晶硅場電極 22Q^i、22b或22c)通過場氧化物膜8與ρ型保護環(huán)2K21a、21b或21c)電絕緣。為了設置該接觸孔^b，使曲部102b (如圖3所示)中的ρ型保護環(huán)21的寬度比直部102a(如圖 2所示)中的ρ型保護環(huán)21的寬度寬。優(yōu)選地，如圖3的剖面視圖所示，在曲部102b中設置多晶硅連接區(qū)25，從而有助于接觸到金屬膜MQ^、24b或Mc)，以使該多晶硅場電極 22Q^i、22b或22c)通過與金屬膜MQ^、24b或Mc)接觸來電連接到ρ型保護環(huán)21 Qla、 21b或21c)的表面。圖4的剖面圖(其為圖1(a)所示的沿著線C-C'的剖面圖)示出使金屬膜M與P型保護環(huán)21的表面以及多晶硅連接區(qū)25的表面兩者相接觸，其中多晶硅連接區(qū)25從多晶硅場電極22延伸，由此形成ρ型保護環(huán)21和多晶硅場電極22之間的電連接。圖4所示的ρ+型接觸區(qū)4是在ρ型保護環(huán)21的表面上形成的ρ+區(qū)，用于改善金屬膜 24和ρ型保護環(huán)21之間的接觸特性。圖4還示出置于多晶硅連接區(qū)25和ρ型保護環(huán)21 的表面之間的絕緣膜6。該絕緣膜6與柵絕緣膜同時形成。為了形成用于電連接ρ型保護環(huán)21和多晶硅場電極22的金屬膜24，需要確保接觸所必要的開口寬度。然而在圖2 (其為沿著圖1(a)中的線A-A'所切的剖面圖)所示的 P型保護環(huán)21的直部中，多晶硅場電極22和ρ型保護環(huán)21通過場氧化物膜8來絕緣且未電連接。因此，不需要將接觸所必要的開口寬度制備成允許寬度盡可能與外圍區(qū)的直部中的一樣寬?？赏ㄟ^單單加寬外圍區(qū)的曲部(圖3)中的寬度來保留用于接觸的開口寬度。外圍區(qū)的曲部中的該配置有助于通過多晶硅場電極22和ρ型保護環(huán)21之間的電連接來獲得公共電位。該金屬膜2 形成為環(huán)形配置，且具有比外部多晶硅場電極22c更向外凸的懸伸部分。該懸伸部分起到場電極的作用。關于圖2中的附圖標記，下文中對未在前面說明中給出的附圖標記給出簡單的描述。附圖標記1表示η型漂移層，2為ρ型基區(qū)，3為表面η型漂移區(qū)，4為ρ+型接觸區(qū)，5 為η+型源區(qū)，6為柵絕緣膜，7為多晶硅柵電極，8為場氧化物膜，8a為層間介電膜，9為源電極，10為η+型半導體襯底，11為漏電極，以及12表示最外的外圍ρ型區(qū)。以下描述專利文獻1中公開的如專利文獻1中的剖面1和圖2所示的MOSFET 和根據(jù)本發(fā)明示例1的MOSFET之間的不同點。在以下描述中，專利文獻1的圖1和圖2分別由本說明書的所附附圖中的圖14和圖15來取代。如圖14所示的專利文獻1中公開的MOSFET包括半導體襯底200的有源區(qū)202中的ρ型基區(qū)210。在ρ型基區(qū)210的表面區(qū)域中形成源區(qū)217，且從源區(qū)217的表面形成溝槽214。通過經(jīng)由柵絕緣膜251在溝槽214中形成柵電極216來制造溝槽柵結構。因為該溝槽柵結構，在用于制造對應于本發(fā)明示例1的外圍區(qū)的邊緣端接結構203的過程中，在形成ρ型保護環(huán)204之后形成多晶硅場電極207。 因此在邊緣端接結構203的直部中，該多晶硅場電極207放置成經(jīng)由場氧化物膜205覆蓋ρ 型保護環(huán)204的整個表面。在如圖15的剖面圖所示的專利文獻1的邊緣端接結構中，ρ型保護環(huán)204-1和多晶硅場電極207電連接以獲得公共電位。該電連接通過金屬電極208-1 填充接觸孔A來執(zhí)行，該接觸孔A在由虛線長方形所示處從層間介電膜206的表面開始到達P型保護環(huán)201-1的表面而形成。如果在邊緣端接結構203的直部中形成該電連接，外圍區(qū)的寬度將變大。相應地，在要保持較小寬度的情況下，接觸孔A不設置在直部中。在具有通過改變曲率而被放大的寬度的曲部中，接觸孔A形成且用金屬電極208-1來填充以獲得電連接以及公共電位。在根據(jù)本發(fā)明的示例1的MOSFET的情況下的平面柵結構中，與專利文獻1的描述相反，P型基區(qū)2 (參考圖2)在形成由多晶硅組成的柵電極7之后將多晶硅柵電極7用作掩模來形成。在外圍區(qū)中，多晶硅場電極22與多晶硅柵電極7同時形成，且將場氧化物膜 8用作掩模來與ρ型基區(qū)同時形成ρ型保護環(huán)21。因此，原則上該ρ型保護環(huán)21不在多晶硅場電極22的正下方形成。但是，在熱擴散處理中，該ρ型保護環(huán)21可在多晶硅場電極22 下方擴展。其結果是，為獲得電場馳豫和抗電荷能力(下文中稱作抗感應電荷的魯棒性)而設置的多晶硅場電極22在厚場氧化物膜8上形成，然后打開用于離子注入的窗口，且將場氧化物膜8用作掩模通過離子注入和熱擴散來形成ρ型保護環(huán)21。因此，多晶硅場電極22 僅覆蓋示例1中的P型保護環(huán)21的熱擴散部分的內(nèi)圓周側和外圓周側，而在專利文獻1的溝槽柵結構中，由多晶硅場電極207覆蓋ρ型保護環(huán)204的整個表面。為了確保電場馳豫和抗感應電荷的魯棒性，需將多晶硅場電極22和ρ型保護環(huán)21電連接以獲得公共電位。如果在外圍區(qū)的直部10 中形成該電連接的接觸區(qū)，則外圍區(qū)的寬度變大。因此，在曲部102b 中實現(xiàn)該接觸(電連接)。本發(fā)明和專利文獻1的描述中共同的想法是，在外圍區(qū)的曲部中執(zhí)行電連接以用于獲取在多晶硅場電極22和ρ型保護環(huán)21之間的公共電位。但是，用于實現(xiàn)電連接的實際結構不同，如上所述。在此再次描述的如圖3和圖4所示的本發(fā)明的示例1中，P型保護環(huán)21的表面和多晶硅場電極22的表面優(yōu)選為在曲部102b中通過金屬膜 24穿過多晶硅連接區(qū)25與兩個物件相接觸來相互電連接。此處，多晶硅場電極22經(jīng)由場氧化物膜8分別形成在ρ型保護環(huán)的內(nèi)圓周側和外圓周側。圖3和圖4所示的多晶硅連接區(qū)25是將多晶硅場電極22的內(nèi)圓周側和外圓周側的部分直接連接的區(qū)域。即使多晶硅場電極22的內(nèi)圓周側部分和外圓周側部分分離開且沒有任何直接連接，當該分離部分通過例如金屬膜M的另一手段相連接時對多晶硅場電極22的性能也不會產(chǎn)生問題。唯一必須滿足的是多晶硅場電極22兩側的部分要電連接。圖16(a)和16(b)是外圍區(qū)曲部示例的剖面圖，其中該多晶硅連接區(qū)被切斷且未直接連接。圖16(a)是沿著圖1(a)的線B-B'所切的剖面圖，且圖16(b)是沿著圖1(a)的線C-C'所切的剖面圖，后者亦為沿著圖16(a)的線E-E'所切的剖面圖。未直接連接的多晶硅連接區(qū)25在以下描述中被稱作多晶硅延伸部分。如圖16(a)所示，該多晶硅延伸部分包括從內(nèi)圓周側場電極22a-l、22b-l和22c_l向外圓周側延伸的多晶硅擴展部分27a、27c 和27e，以及從外圓周側場電極22a-2、22b-2以及22c_2向內(nèi)圓周側延伸的多晶硅延伸部分 27b、27d和27f。同樣在該結構中，可通過與金屬膜M接觸來實現(xiàn)多晶硅延伸部分27和ρ 型保護環(huán)21之間的電連接。與圖3的多晶硅連接區(qū)25不同，在圖16(a)的該結構中，分別在多晶硅延伸部分27a、27c和27e，以及多晶硅延伸部分27b、27d和27f之間不存在直接的連接。在本發(fā)明的示例1中，如圖3所示在多晶硅場電極對22兩側之間多晶硅連接區(qū)25 連續(xù)的情況下，該多晶硅連接區(qū)25掩蔽連接區(qū)下方的部分，在該部分中ρ型保護環(huán)的一部分要在用于形成P型保護環(huán)21的離子注入、抑制離子注入和形成連續(xù)的ρ型保護環(huán)的過程來形成。該位置必須通過熱擴散來連接以制成連續(xù)P型保護環(huán)21。相應地，該多晶硅連接區(qū)25需要具有受限的寬度。如果該ρ型保護環(huán)具有在多晶硅連接區(qū)25下方的間隙，則擊穿電壓可下降。因此，為了通過離子注入之后的熱擴散在多晶硅連接區(qū)25的正下方獲得連續(xù)P型保護環(huán)，多晶硅連接區(qū)25的寬度需要最大為ρ型保護環(huán)21的深度的一半尺寸。同樣地，多晶硅延伸27的寬度優(yōu)選在最大該ρ型保護環(huán)21的深度的一半尺寸處形成，多晶硅連接區(qū)25也是如此。在曲部102b中的P型保護環(huán)21的寬度比外圍區(qū)的直部中的大。該配置的優(yōu)點在于，該電場馳豫可在曲部102b中的ρ型保護環(huán)21的小曲率半徑中執(zhí)行。接觸孔^b中的金屬膜M和ρ型保護環(huán)21的表面之間的接觸以關于多晶硅連接區(qū)25線對稱的配置來實現(xiàn)。因此，如果由于多晶硅連接區(qū)25的兩側之一處的接觸孔部分中所粘附的灰塵或者類似物而出現(xiàn)不良電接觸時，多晶硅連接區(qū)25的另一側處的接觸孔部分將用于ρ型保護環(huán)21 和金屬膜M之間的接觸。因此，根據(jù)本發(fā)明的示例1不僅使得在沒有任何附加處理的情況下形成多晶硅場電極22電連接到ρ型保護環(huán)，還以用于保持高擊穿電壓的外圍區(qū)的減小寬度來確保電場馳豫和抗感應電荷的魯棒性。該外圍區(qū)的寬度減小對擴展用于主電流的有源區(qū)有幫助。現(xiàn)在，在下文中將具體描述制造示例1的平面柵型MOSFET的方法。圖7 (a) ,7(b)、 7 (c)，圖8 (a)、8 (b)、8 (c)，以及圖9 (a)、9 (b)、9 (c)是制造平面柵型MOSFET的過程中的半導體襯底的部分剖面圖。圖7(a)、7(b)和7(c)示出形成場氧化物膜的步驟；圖8 (a)、8(b)和 8(c)示出形成η型區(qū)的的步驟；且圖9 (a)、9(b)和9 (c)示出形成柵電極、多晶硅場電極以及多晶硅連接區(qū)的步驟。圖7 (a)、8 (a)和9 (a)示出有源區(qū)。圖7(b)、8(b)和9(b)示出直部10 ，其為外圍區(qū)的對應于圖1(a)的橫截面A-A'的部分；圖7 (c)、8 (c)和9 (c)示出曲部102b，其為外圍區(qū)的對應于圖1(a)的橫截面B-B'的部分。通常用CZ (切克勞斯基)晶體來制備η+型半導體襯底10，且η型外延層1生長在襯底10上。通過熱氧化在η型外延層1上形成氧化物膜1-1。參考圖7 (b)和7 (c)，厚熱氧化膜1-1留在外圍區(qū)10 和102b上，且在用于形成ρ型保護環(huán)21的區(qū)域上通過圖案化和蝕刻工藝來形成打開窗口 1-2。然后，為了減小導通電阻，磷離子被注入到整個有源區(qū)101 的整個表面區(qū)域以在有源區(qū)101的正面?zhèn)戎行纬杀砻姒切推茀^(qū)3 (圖8(a))。與此同時， 在外圍區(qū)10 和102b上，將氧化層1-1用作掩模以實現(xiàn)僅將磷注入到圖8(b)和8(c)所示的要形成P型保護環(huán)21的區(qū)域中。隨后，形成由硅氧化物膜組成的柵絕緣膜6且沉積多晶硅層。通過圖案化以及干法蝕刻工藝，在有源區(qū)101中形成柵電極7(圖9(a))，且在外圍區(qū)中形成多晶硅場電極22(圖9(b))。在外圍區(qū)的曲部102b中，形成多晶硅連接區(qū)25(圖 9(c))。因為干法蝕刻工藝作用于多晶硅層，從而得到亞微米級的尺寸精度，其有助于獲得取決于電場馳豫和抗感應電荷的魯棒性的穩(wěn)定擊穿電壓。接下來，圖10 (a)、10(b)、10 (c)，圖 11 (a)、11 (b)、11 (c)，以及圖 12 (a) ,12(b), 12(c)是制造平面柵型MOSFET的過程中的半導體襯底的部分剖面圖。圖10(a)、10(b)和 10(c)示出形成ρ型基區(qū)2和ρ型保護環(huán)21的步驟；圖ll(a)、ll(b)和11(c)示出在包括 P+型接觸區(qū)的有源區(qū)中形成MOSFET結構的步驟；以及圖12(a)、12(b)和12(c)示出形成接觸孔的步驟。參考圖10 (a)、10(b)和10 (c)，通過硼注入和隨后的熱擴散工藝來同時形成ρ 型基區(qū)2和ρ型保護環(huán)21。將多晶硅柵電極7用作掩模在有源區(qū)101中形成ρ型基區(qū)2 ； 將氧化物膜1-1用作掩模，在外圍區(qū)的直部10 和曲部102b中形成ρ型保護環(huán)21。因為 P型保護環(huán)21與多晶硅場電極22以自對準方式形成，所以可實現(xiàn)高尺寸精度，其允許外圍區(qū)的直部10 和曲部102b中的寬度減小。隨后，在圖11(a)所示的有源區(qū)101中，通過使用抗蝕刻劑掩模(未在圖中示出) 在預設定的位置中注入硼離子以及隨后的熱擴散來形成P+型接觸區(qū)4。同樣地，通過使用抗蝕刻劑掩模在預設定的位置中注入砷離子形成η+型源區(qū)5。在這些工藝中，通過抗蝕刻劑(圖中未示出)覆蓋外圍區(qū)的直部10 和曲部102b，以使硼和砷離子不被引入到外圍區(qū)中。之后，如圖12(a)所示，通過CVD (化學氣相沉積)來沉積層間介電膜8a，然后通過圖案化工藝在有源區(qū)101中形成接觸孔^a。在如圖12(b)和12(c)所示的外圍區(qū)中，直部中未設置接觸孔，且曲部中設置有在P型保護環(huán)的表面上(圖中未示出)以及多晶硅連接區(qū)的表面上部分打開的接觸孔^Λ。參考圖13(a)、13(b)和13 (c)，在形成開口之后沉積諸如鋁-硅的金屬且通過濺射工藝來粘合，且用濕法蝕刻來處理沉積的金屬膜以形成源電極9。在執(zhí)行該工藝的同時，在外圍區(qū)中形成金屬膜24，為導電連接設置該金屬膜M以實現(xiàn)曲部102b中的ρ型保護環(huán)和多晶硅場電極之間的等電位(圖4)。隨后，形成鈍化膜以用于正面保護且通過蒸發(fā)或濺射形成背面電極。從而完成示例1的縱向型M0SFET。參考圖9(幻、9(13)、9((3)和圖10 (a)、10(b)、10(c)所描述的根據(jù)本發(fā)明的示例1 的MOSFET中，預先形成有源區(qū)101中的柵電極7和外圍區(qū)中的多晶硅場電極22，且此后將柵電極7和外圍區(qū)中的厚氧化物膜用作掩模來同時形成ρ型基區(qū)2和ρ型保護環(huán)21。這是與專利文獻1中所公開的制造MOSFET的方法所不同的地方。由于制造步驟的順序不同，示例1中的制造方法在P型保護環(huán)21的表面和多晶硅場電極22的表面之間用金屬膜M形成導電連接的步驟上不同。雖然以上對MOSFET進行了描述，本發(fā)明的相同效果可應用于IGBT，該IGBT通過在 η+型半導體襯底10和漏電極11之間形成ρ+層，且配置有該ρ+層集電極和η+源區(qū)5的發(fā)射極來構成。圖17是其中圖2的有源區(qū)被改為溝槽柵型的MOSFET的剖面圖。本發(fā)明可應用于溝槽柵型M0SFET，如圖17所示。具體而言，當在溝槽中嵌入多晶硅柵電極之后形成ρ型基區(qū)2的情況下，可獲得如上所述的同樣的效果。本發(fā)明可應用于溝槽柵型IGBT，該溝槽柵型IGBT包括在圖17中的η+型半導體襯底10和漏電極11之間形成的ρ+層的集電極，以及溝槽柵型MOSFET的η+源區(qū)5的發(fā)射極。圖18是其中圖2的有源區(qū)中的MOSFET由二極管替代的半導體器件的剖面圖。本發(fā)明可應用于在有源區(qū)中不具有多晶硅膜但在外圍區(qū)中具有保護環(huán)的器件。同樣在該配置中，通過經(jīng)由外圍區(qū)的曲部中的金屬膜在保護環(huán)和多晶硅平板之間形成導電連接來減小外圍區(qū)的面積。示例 2圖5(a)和5(b)是與示例1不同的示例2的平面柵型超結MOSFET的平面圖，其中圖5(a)是由圖5(b)的虛線長方形所示的部分的放大圖，且圖5(b)示出整個器件。圖6是沿著圖5(a)的線D-D'所切的剖面圖。圖6中與圖2的附圖標記相同的附圖標記表示具有類似功能的部分。示例2的縱向MOSFET和示例1的縱向MOSFET的不同之處在于，示例2中的η型漂移區(qū)中的雜質濃度由所謂的交替導電型層組成，該交替導電型層包括在垂直于主面的方向中形成且在平行于主面的方向上交替排列的P型區(qū)42和η型區(qū)41。外圍區(qū)中存在的其它不同之處在于，在外圍區(qū)的交替導電型層的正面?zhèn)戎性O置η-型低雜質濃度區(qū)43，且在所有P型保護環(huán)21a、21b和21c上設置金屬膜24。在示例2中，具有與示例1中的ρ型保護環(huán)相同的功能的、在η-型低雜質濃度區(qū)43中形成的ρ型保護環(huán)21a、21b和21c提供與示例1同樣的效果。舉例而言，與示例1 一樣，在示例2中，導電地連接到ρ型保護環(huán)21a、21b 和21c的多晶硅場電極可在不用附加處理步驟的情況下形成，且用于確保高擊穿電壓的外圍區(qū)的寬度可被減小而保持電場馳豫和抗感應電荷的魯棒性。外圍區(qū)中的寬度減小允許供主電流流動的有源區(qū)的擴展。對于具有相同電流容量的半導體器件而言，芯片尺寸可被減小。通過在所有P型保護環(huán)21a、21b、21c上形成金屬膜對，可進一步改善抗感應電荷的魯棒性。同樣，在示例1的結構中，金屬膜對可在每個P型保護環(huán)上形成。如以上關于具有示例1和2的平面柵結構的MOSFET器件的描述，本發(fā)明提供半導體器件和制造半導體器件的方法，其中由于外圍區(qū)的寬度變窄芯片尺寸減小，且在沒有用于形成P型保護環(huán)的光刻和離子注入的附加步驟的情況下，外圍區(qū)呈現(xiàn)良好的電場馳豫和抗感應電荷的高魯棒性。本發(fā)明不僅可應用于如示例1和2所述的M0SFET，還可應用于任何具有包括保護環(huán)結構和場電極結構的邊緣端接結構的高電壓功率半導體器件。本發(fā)明的效果可在包括IGBT、雙極型晶體管、FWD(續(xù)流二極管)以及肖特基二極管的功率半導體器件中得到。
權利要求
1.一種半導體器件，具有在第一導電型的半導體襯底的主面上的用于主電流流動的有源區(qū)和包圍所述有源區(qū)的外圍區(qū)，所述外圍區(qū)包括由直部和曲部構成的第二導電型的一個或多個保護環(huán)，其在所述主面的包圍所述有源區(qū)的表面區(qū)域中形成，以及一對或多對環(huán)形的多晶硅場電極，其分別經(jīng)由絕緣膜置于所述保護環(huán)上的所述保護環(huán)的內(nèi)圓周側和外圓周側上；其中所述一對多晶硅場電極包括從所述一對多晶硅場電極向所述一對場電極之間的位置延伸的多晶硅連接區(qū)，在所述位置處在所述曲部中的保護環(huán)的表面上的所述絕緣膜中開有接觸孔，以及用所述接觸孔處的金屬膜將所述多晶硅連接區(qū)電連接到所述曲部中的所述保護環(huán)。
2.如權利要求1所述的半導體器件，其特征在于，從所述一對多晶硅場電極向所述場電極之間的位置延伸的所述多晶硅連接區(qū)是連續(xù)的。
3.如權利要求1所述的半導體器件，其特征在于，從所述一對多晶硅場電極向所述場電極之間的位置延伸的所述多晶硅連接區(qū)是用間隙分離開的。
4.如權利要求1至3的任一項所述的半導體器件，其特征在于，所述有源區(qū)和所述外圍區(qū)包括由P型區(qū)和η型區(qū)構成的交替導電型層，所述ρ型區(qū)和 η型區(qū)在垂直于所述半導體襯底的主面的方向中形成且在沿著主面的方向彼此相鄰地交替排列，且在所述第一主面?zhèn)戎?，在所述外圍區(qū)中形成的所述交替導電型層被第一導電型區(qū)覆蓋，所述第一導電型區(qū)的雜質濃度比所述交替導電型層的雜質濃度低，且深度比所述第二導電型的保護環(huán)的深度深。
5.如權利要求1至4的任一項所述的半導體器件，其特征在于，所述保護環(huán)的寬度在所述外圍區(qū)的曲部中比在所述外圍區(qū)的直部中大。
6.如權利要求5所述的半導體器件，其特征在于，所述多晶硅連接區(qū)的寬度尺寸最大為所述第二導電型保護環(huán)的深度尺寸的一半。
7.—種制造如權利要求1中所定義的所述半導體器件的方法，所述方法包括以下步驟在所述外圍區(qū)中形成所述絕緣膜； 在所述絕緣膜中打開窗口以形成所述保護環(huán)； 在所述窗口處形成第一絕緣膜；在所述窗口的兩側在所述絕緣膜上形成所述一對多晶硅場電極，且同時在所述第一絕緣膜上形成所述多晶硅連接區(qū)；將所述絕緣膜和所述一對多晶硅場電極用作掩模形成保護環(huán)； 形成覆蓋所述一對多晶硅場電極的第二絕緣膜；以及經(jīng)由蝕刻所述第一絕緣膜和所述第二絕緣膜的處理通過使所述金屬膜與所述多晶硅連接區(qū)和所述保護環(huán)在所述曲部中接觸來形成用于執(zhí)行電連接的接觸孔， 所述步驟按該列出的順序來實現(xiàn)。
8.一種用于制造半導體器件的方法，包括以下步驟在絕緣膜中打開窗口以用于形成有源區(qū)中的第二導電基區(qū)以及外圍區(qū)中的第二導電型的保護環(huán)；形成所述有源區(qū)中的多晶硅柵電極、所述外圍區(qū)中的分離到內(nèi)圓周側和外圓周側的一對多晶硅場電極、以及從所述外圍區(qū)的曲部中的分離內(nèi)圓周側和外圓周側的所述一對多晶硅場電極向所述一對場電極之間的位置延伸的多晶硅連接區(qū)；將所述多晶硅柵電極用作掩模在所述有源區(qū)中形成所述第二導電型基區(qū)，且將所述絕緣膜用作掩膜在所述外圍區(qū)中形成所述第二導電型的保護環(huán)；以及在所述有源區(qū)中形成用于接觸主電極的接觸孔，以及通過接觸金屬膜來形成所述多晶硅連接區(qū)和所述第二導電型的保護環(huán)的表面之間的電連接的接觸孔， 所述步驟按上述順序進行。
全文摘要
半導體器件以及制造半導體器件的方法。本發(fā)明要解決的問題是提供設置有外圍區(qū)的半導體器件，該外圍區(qū)寬度窄且呈現(xiàn)良好的電場馳豫和抗感應電荷的高魯棒性。本發(fā)明的半導體器件具有第一導電型的半導體襯底的主面上的用于主電流流動的有源區(qū)101和該有源區(qū)101周圍的外圍區(qū)102。該外圍區(qū)102包括由直部102a和連接直部102a的曲部102b組成的在包圍有源區(qū)101的主面的表面區(qū)域中形成的第二導電型的保護環(huán)21。且經(jīng)由絕緣膜8在保護環(huán)21的表面上，在保護環(huán)21的內(nèi)圓周側和外圓周側上分別地以沉積方式形成環(huán)形的多晶硅場電極22的對。用曲部102b中的金屬膜24來連接保護環(huán)21的表面與內(nèi)圓周側和外圓周側的多晶硅場電極的對。
文檔編號H01L29/06GK102163621SQ20111003738
公開日2011年8月24日 申請日期2011年1月31日 優(yōu)先權日2010年2月19日
發(fā)明者大西泰彥 申請人:富士電機系統(tǒng)株式會社