專利名稱：非易失性存儲器件的圖案及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例總的來說涉及一種非易失性存儲器件的圖案及其制造方法，更具體而言，涉及能夠改善器件故障率的非易失性存儲器件的圖案及其制造方法。
背景技術(shù)：
隨著非易失性存儲器件集成度的提高和存儲單元之間間距的降低，在形成構(gòu)成非易失性存儲器件的圖案的工藝中制造的有缺陷的器件的比例升高。具體而言，具有有利于高集成度的結(jié)構(gòu)的NAND快閃存儲器件在形成柵圖案的工藝中越來越易于具有故障。圖1和圖2是示出一種形成非易失性存儲器件的圖案的現(xiàn)有方法的圖。具體而言， 圖1和圖2示出了一種形成NAND快閃存儲器件的柵圖案的方法。圖2是沿著圖1中的線 i-iMi-ir和πι-πι’截取的截面圖。參照圖1，在半導(dǎo)體襯底1之上層疊隧道絕緣層3和電荷陷阱層5?？涛g電荷陷阱層5和隧道絕緣層3以便沿著縱向方向暴露出半導(dǎo)體襯底1。然后，通過刻蝕暴露出的半導(dǎo)體襯底1，在半導(dǎo)體襯底1中沿著縱向方向形成溝槽7。雖然未示出，但是可以通過在形成電荷陷阱層5之前使用形成在電荷陷阱層5上的隔離硬掩模圖案作為刻蝕掩模來執(zhí)行刻蝕電荷陷阱層5和隧道絕緣層3的工藝以及刻蝕暴露出的半導(dǎo)體襯底1的工藝。在形成溝槽 7之后可以去除隔離硬掩模圖案。在形成溝槽7之后，用隔離絕緣層9填充溝槽7。形成包括溝槽7和隔離絕緣層9 以及電隔離的存儲單元的隔離結(jié)構(gòu)。在隔離結(jié)構(gòu)之間沿著縱向方向限定有源區(qū)A?？梢詢H在有源區(qū)A之上保留隧道絕緣層3和電荷陷阱層5。然后，通過刻蝕隔離絕緣層9來降低隔離絕緣層9的高度，以控制隔離結(jié)構(gòu)的有效場氧化物高度(EFH)。隔離結(jié)構(gòu)的ΕΠΙ優(yōu)選比電荷陷阱層5的高度更低，以使電荷陷阱層 5與形成柵圖案的控制柵層13彼此接觸的區(qū)域增加，并據(jù)此可以提高電荷陷阱層5與形成柵圖案的控制柵層13之間的耦合率。此外，隔離結(jié)構(gòu)的Era優(yōu)選比隧道絕緣層3的高度更高，以防止由于暴露出半導(dǎo)體襯底1的有源區(qū)A的原因而出現(xiàn)泄漏電流。如果Era被如上控制，則暴露出電荷陷阱層5的側(cè)壁。然后，在隔離絕緣層9和電荷陷阱層5的暴露出的表面上形成電介質(zhì)層11。然后， 在電介質(zhì)層11上形成具有足以填充電荷陷阱層5之間的空間的厚度的控制柵層13。隨后， 在控制柵層13上形成柵硬掩模圖案15。柵硬掩模圖案15包括多個平行分隔開的圖案，柵硬掩模圖案15被形成為與隔離結(jié)構(gòu)和有源區(qū)A交叉。使用柵硬掩模圖案15作為刻蝕掩模來刻蝕控制柵層13、電介質(zhì)層 11和電荷陷阱層5，以使控制柵層13、電介質(zhì)層11和電荷陷阱層5圖案化。因此，如圖2所
4示，在柵硬掩模圖案15與有源區(qū)A彼此交叉的相應(yīng)區(qū)域中形成柵圖案G，在每個柵圖案G中層疊有控制柵層13、電介質(zhì)層11和電荷陷阱層5。與此同時，沿著橫向方向連接?xùn)艌D案G 的控制柵層13以與有源區(qū)A交叉，從而成為字線。當(dāng)在使用柵硬掩模圖案15作為刻蝕掩模使控制柵層13、電介質(zhì)層11和電荷陷阱層5圖案化的工藝中完全去除未與柵硬掩模圖案15交迭的控制柵層13、電介質(zhì)層11和電荷陷阱層5時，器件能夠被合適地驅(qū)動。然而，在電荷陷阱層5的側(cè)壁上和在具有受控EFH 的隔離結(jié)構(gòu)之上形成的電介質(zhì)層11沒有完全被去除，從而形成電介質(zhì)圍欄(dielectric fence) Ila0電介質(zhì)圍欄Ila提供電荷傳遞通道，從而引起應(yīng)當(dāng)電絕緣的柵圖案G之間的橋接。為了防止形成電介質(zhì)圍欄11a，可以通過使用柵硬掩模圖案15作為刻蝕掩模過度刻蝕電介質(zhì)層11。但是，在這種情況下，隔離絕緣層9被過度刻蝕，并因此可能損失隔離結(jié)構(gòu)的 EFH。電介質(zhì)圍欄Ila不僅引起柵圖案G之間的橋接，還引起器件循環(huán)特性的惡化。此外，電介質(zhì)圍欄Ila與柵硬掩模圖案15 —起用作刻蝕掩模，從而防止電介質(zhì)圍欄Ila以下的電荷陷阱層5被去除，從而引起柵圖案G的故障。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及一種非易失性存儲器件的圖案及其形成方法，其通過在不損失隔離結(jié)構(gòu)的Era的情況下去除不必要的區(qū)域和防止在電荷陷阱層的側(cè)壁上形成不必要的區(qū)域能夠容易地去除電介質(zhì)層的不必要的區(qū)域。根據(jù)本說明書的一個方面，提供一種非易失性存儲器件的圖案，所述圖案包括限定沿著縱向方向延伸的有源區(qū)的半導(dǎo)體襯底；形成在有源區(qū)之間的隔離結(jié)構(gòu)；形成在有源區(qū)上的隧道絕緣層；形成在隧道絕緣層上的電荷陷阱層；形成在電荷陷阱層和隔離結(jié)構(gòu)上的第一電介質(zhì)層，其中第一電介質(zhì)層沿著橫向方向延伸；形成在第一電介質(zhì)層上的控制柵層，其中控制柵層沿著橫向方向延伸；以及沿著橫向方向在控制柵層的側(cè)壁上形成并且與第一電介質(zhì)層耦合的第二電介質(zhì)層。根據(jù)本說明書的另一方面，提供一種形成非易失性存儲器件的圖案的方法，所述方法包括提供半導(dǎo)體襯底，其限定沿著縱向方向延伸的有源區(qū)、在有源區(qū)之間的隔離結(jié)構(gòu)和層疊在有源區(qū)之上的隧道絕緣層和電荷陷阱層；在電荷陷阱層和隔離結(jié)構(gòu)之上沿著縱向方向形成彼此間隔開的多個輔助圖案，以便沿著橫向方向暴露出電荷陷阱層和隔離結(jié)構(gòu)；在被輔助圖案暴露出的隔離結(jié)構(gòu)和電荷陷阱層之上以及在輔助圖案的表面上形成電介質(zhì)層；在電介質(zhì)層上形成第一控制柵層；將第一控制柵層和電介質(zhì)層拋光以暴露出輔助圖案；以及去除輔助圖案以暴露出電荷陷阱層。電介質(zhì)層優(yōu)選包括氮化物層。在形成電介質(zhì)層之前，所述方法優(yōu)選還包括通過刻蝕被輔助圖案暴露出的隔離結(jié)構(gòu)來降低隔離結(jié)構(gòu)的高度。當(dāng)降低隔離結(jié)構(gòu)的高度時，隔離結(jié)構(gòu)的高度優(yōu)選比隧道絕緣層的高度更高并且比電荷陷阱層的上表面更低。在去除輔助圖案之后，所述方法優(yōu)選還包括通過刻蝕電介質(zhì)層被暴露出的部分使第一控制柵層的側(cè)壁暴露出來。
當(dāng)使第一控制柵層的側(cè)壁暴露出來時，優(yōu)選使第一控制柵層的側(cè)壁從控制柵層的上表面暴露出電荷陷阱層的厚度或比電荷陷阱層的厚度更厚的厚度。在暴露出第一控制柵層的側(cè)壁之后，所述方法優(yōu)選還包括通過使用第一控制柵層和電介質(zhì)層作為刻蝕掩?？涛g電荷陷阱層被暴露出的部分。當(dāng)刻蝕電荷陷阱層被暴露出的部分時，優(yōu)選刻蝕第一控制柵層并且第一控制柵層優(yōu)選具有減小的厚度。在刻蝕電荷陷阱層被暴露出的部分之后，所述方法優(yōu)選還包括在半導(dǎo)體襯底之上形成電介質(zhì)間層；通過刻蝕電介質(zhì)間層暴露出第一控制柵層；在第一控制柵層被暴露出的部分上形成金屬層；通過使金屬層與第一控制柵層反應(yīng)來形成包括金屬硅化物層的第二控制柵層；以及在形成金屬硅化物層之后去除剩余的金屬層。當(dāng)通過刻蝕電介質(zhì)間層使第一控制柵層暴露出來時，優(yōu)選刻蝕電介質(zhì)間層以暴露出第一控制柵層的側(cè)壁。第一控制柵層從第一控制柵層的頂部起暴露出的側(cè)壁優(yōu)選比電荷陷阱層更厚。當(dāng)暴露出電介質(zhì)層時，優(yōu)選由于電介質(zhì)間層與電介質(zhì)層之間刻蝕選擇性不同的原因而停止電介質(zhì)間層的刻蝕。第一控制柵層優(yōu)選包括多晶硅，而金屬層優(yōu)選包括鈷(Co)。


圖1是示出形成非易失性存儲器件的方法的圖；圖2是沿著圖1中的線I-I’、11-11’和III-III’截取的截面圖；圖3A至圖3J是示出根據(jù)發(fā)明第一示例性實施例的非易失性存儲器件的圖案及其形成方法的圖；圖4是沿著圖31中的線IV-IV’、V_V’和VI-VI’截取的截面圖；以及圖5A至圖5F是示出根據(jù)本發(fā)明第二示例性實施例的非易失性存儲器件的圖案及其形成方法的圖。
具體實施例方式以下將參照附圖具體說明本發(fā)明的一些示例性的實施例。提供附圖以使本領(lǐng)域的技術(shù)人員理解本發(fā)明的實施例的范圍。圖3A至圖3J是示出根據(jù)本發(fā)明的第一示例性實施例的非易失性存儲器件的圖案以及形成所述圖案的方法的圖。特別地，圖3A至3J示出了 NAND快閃存儲器件的柵圖案及其形成方法。參見圖3A，有源區(qū)A被限定為沿縱向方向延伸。提供半導(dǎo)體襯底101，在半導(dǎo)體襯底101中，在有源區(qū)A之間形成有隔離結(jié)構(gòu)，并且隧道絕緣層103和電荷陷阱層105層疊在有源區(qū)A之上?？梢酝ㄟ^以下工藝來形成半導(dǎo)體襯底101。首先，形成阱(未示出)。在已對其執(zhí)行了用于控制閾值電壓的離子注入工藝的半導(dǎo)體襯底101上層疊隧道絕緣層103、電荷陷阱層105和隔離硬掩模圖案(未示出)。隧道絕緣層103優(yōu)選地包括氧化物層，并且可以利用氧化工藝或沉積工藝來形成
6隧道絕緣層103。電荷陷阱層105優(yōu)選地包括多晶硅層。隔離硬掩模圖案優(yōu)選地包括氧化物層，或者可以具有例如氧化物層和氮化物層的層疊結(jié)構(gòu)。隔離硬掩模圖案限定其中將形成隔離結(jié)構(gòu)的溝槽107的區(qū)域。隔離硬掩模圖案沿橫向方向彼此隔開，并沿著縱向方向而形成。通過利用隔離硬掩模圖案作為刻蝕掩模來刻蝕暴露的電荷陷阱層105而使隧道絕緣層103暴露。然后，通過利用隔離硬掩模圖案作為刻蝕掩模來刻蝕暴露的隧道絕緣層103而使半導(dǎo)體襯底101暴露。然后，通過利用隔離硬掩模圖案作為刻蝕掩模而將暴露的半導(dǎo)體襯底101刻蝕至期望的深度來形成沿橫向方向彼此隔開的多個溝槽107。在形成溝槽107之后，可以去除隔離硬掩模圖案。在形成溝槽107之后，在整個表面上形成隔離絕緣層109，所述隔離絕緣層109具有足以填充溝槽107的內(nèi)部的厚度。然后，執(zhí)行拋光工藝以暴露電荷陷阱層105。優(yōu)選地利用化學(xué)機械拋光(CMP)來執(zhí)行拋光工藝。相應(yīng)地，隔離絕緣層109沿橫向方向被隔開，并具有與電荷陷阱層105相同的高度。隔離結(jié)構(gòu)包括隔離絕緣層109和溝槽107。隔離結(jié)構(gòu)沿橫向方向彼此隔開。另外，沿著縱向方向在隔離結(jié)構(gòu)之間限定了半導(dǎo)體襯底101的有源區(qū) A。隧道絕緣層103和電荷陷阱層105僅保留在有源區(qū)A上。參見圖3B，在電荷陷阱層105和隔離絕緣層109上形成輔助層111。輔助層111 優(yōu)選地包括可以易于被刻蝕的氧化物層。所述氧化物層優(yōu)選地包括高密度等離子體(HDP) 氧化物層、等離子體增強正硅酸四乙酯(PE-TE0Q氧化物層、高溫氧化物(HTO)層或硼磷硅酸鹽玻璃(BPSG)氧化物層中的至少一個。輔助層111的厚度優(yōu)選地與電荷陷阱層105的厚度、保留作為控制柵圖案的控制柵層的厚度、要在后續(xù)的工藝中被刻蝕的隔離絕緣層109的厚度之和相等。參見圖3C，通過將輔助層111圖案化來形成輔助圖案111a。輔助圖案Illa形成在隔離絕緣層109和電荷陷阱層105上，并且沿縱向方向彼此隔開，使得隔離絕緣層109和電荷陷阱層105沿著橫向方向暴露。為了便于說明，在相關(guān)附圖中僅示出了一個輔助圖案 Ilia。另外，輔助圖案Illa形成在要在隨后的工藝中形成的控制柵層和電介質(zhì)層不應(yīng)保留的區(qū)域中，并且輔助圖案Illa由圖案形成以限定其中保留控制柵層和電介質(zhì)層的區(qū)域。由此，在最終形成柵圖案之后，控制柵層和電介質(zhì)層僅保留在與其中未形成輔助圖案 Illa的區(qū)域相對應(yīng)的半導(dǎo)體襯底101之上。通過利用輔助圖案Illa作為刻蝕掩模而利用刻蝕工藝、例如回蝕(etch-back)工藝來降低隔離絕緣層109的高度，以控制隔離結(jié)構(gòu)的有效場氧化物高度(EFH)。隔離結(jié)構(gòu)的高度優(yōu)選地比電荷陷阱層105的高度低，使得形成柵圖案的電荷陷阱層105和控制柵層的彼此接觸的面積增加，并且由此可以提高電荷陷阱層105與控制柵層之間的耦合率。另外， 隔離結(jié)構(gòu)的高度優(yōu)選地比隧道絕緣層103的高度高，以防止由于暴露的有源區(qū)A而產(chǎn)生泄漏電流?？刂聘綦x結(jié)構(gòu)的Era的刻蝕工藝的結(jié)果是，電荷陷阱層105的側(cè)壁僅在由輔助圖案Illa所暴露的部分中暴露，輔助圖案Illa中的一些被刻蝕，并且由此可以降低輔助圖案 Illa的厚度。參見圖3D，在電荷陷阱層105的暴露的側(cè)壁上、電荷陷阱層105的暴露的頂部、輔助圖案Illa的頂部以及輔助圖案Illa的側(cè)壁上形成電介質(zhì)層113。
電介質(zhì)層113優(yōu)選地具有第一氧化物層、氮化物層和第二氧化物層的層疊結(jié)構(gòu)。 如此處所示的，電介質(zhì)層113包括第一電介質(zhì)層113a、第二電介質(zhì)層11 和第三電介質(zhì)層 113c。第一電介質(zhì)層113a形成在隔離絕緣層109的暴露的表面上、電荷陷阱層105的突伸而高于具有降低的高度的隔離絕緣層109的側(cè)壁上、電荷陷阱層105的暴露的頂部上。第二電介質(zhì)層IHb與第一電介質(zhì)層113a耦合，并形成在沿橫向方向延伸的輔助圖案Illa的側(cè)壁上。第三電介質(zhì)層113c與第二電介質(zhì)層11 耦合，并形成在輔助圖案Illa的頂部。參見圖3E，在電介質(zhì)層113上形成控制柵層115。考慮到在隨后的刻蝕電荷陷阱層105的工藝中控制柵層115的損失，控制柵層115 形成為厚度足以填充電荷陷阱層105之間的空間，并比電荷陷阱層105厚。為此，控制柵層 115優(yōu)選地比電荷陷阱層105的厚度和應(yīng)保留作為柵圖案的控制柵層115的厚度之和更厚。參見圖3F，將控制柵層115和電介質(zhì)層113進行拋光以暴露輔助圖案111a。優(yōu)選地利用化學(xué)機械拋光(CMP)來執(zhí)行拋光。當(dāng)通過將控制柵層115和電介質(zhì)層113進行拋光來暴露輔助圖案Illa時，去除第三電介質(zhì)層113c并且僅保留第一電介質(zhì)層113a和第二電介質(zhì)層113b。另外，控制柵層115 沿縱向方向彼此隔開，并且第二電介質(zhì)層IHb僅沿著橫向方向而保留在控制柵層115的側(cè)壁上。另外，被去除的第三電介質(zhì)層113c不是形成在電荷陷阱層105的側(cè)壁上，而是形成在與半導(dǎo)體襯底101平行并且平坦的輔助圖案Illa的頂部。相應(yīng)地，可以經(jīng)由拋光工藝而容易地去除第三電介質(zhì)層113c。由于如以上所述可以通過拋光工藝容易地去除第三電介質(zhì)層113c，因此無需執(zhí)行用于去除不需要的第三電介質(zhì)層113c的額外的刻蝕工藝。另外， 由于在去除第三電介質(zhì)層113c的工藝中隔離絕緣層109不會損失隔離絕緣層109，因此在損失隔離絕緣層109的高度方面沒有問題。相應(yīng)地，可以防止隔離結(jié)構(gòu)的ΕΠΙ的移動。另外，可以防止由于隔離結(jié)構(gòu)的不規(guī)則的Era而因此由每個存儲單元的柵圖案的耦合率變化而產(chǎn)生的存儲單元的編程速度的不規(guī)則性。參見圖3G，通過去除輔助圖案Illa來暴露電荷陷阱層105和隔離絕緣層109。在去除輔助圖案Illa之后，第二電介質(zhì)層11 保留在控制柵層115的側(cè)壁上。參見圖3H，刻蝕第二電介質(zhì)層113b，使得控制柵層115的側(cè)壁自控制柵層115的頂部起暴露出與電荷陷阱層105的厚度相同的厚度D。為此，優(yōu)選地利用各向異性干法刻蝕法來刻蝕第二電介質(zhì)層11北。盡管未示出，但是可以通過利用濕法刻蝕法刻蝕第二電介質(zhì)層11 來完全地去除第二電介質(zhì)層11北。參見圖31，通過利用控制柵層115和第二電介質(zhì)層11 作為刻蝕掩模的刻蝕工藝來去除電荷陷阱層105的暴露部分，由此形成不僅沿橫向方向彼此隔開而且也沿縱向方向彼此隔開的多個電荷陷阱層圖案10fe。如上所述，電荷陷阱層105和控制柵層115優(yōu)選地包括多晶硅。相應(yīng)地，當(dāng)執(zhí)行形成電荷陷阱層圖案10 的刻蝕工藝時，刻蝕控制柵層115， 由此降低控制柵層115的厚度。結(jié)果是，最終形成了控制柵圖案11 ，所述控制柵圖案11 形成相應(yīng)的柵圖案G。控制柵圖案11 沿縱向方向彼此隔開?？刂茤艌D案11 中的每個沿著橫向方向延伸。另外，執(zhí)行利用對于電介質(zhì)層113具有高刻蝕選擇性的刻蝕材料(例如，多晶硅層)來形成電荷陷阱層圖案10 的刻蝕工藝。相應(yīng)地，第二電介質(zhì)層11 自電荷陷阱層圖案10 的頂部起的高度可以與控制柵圖案11 自電荷陷阱層圖案10 的頂部起的高
度相等。根據(jù)情況，可以通過結(jié)合圖3H所描述的刻蝕工藝來去除第二電介質(zhì)層11北。優(yōu)選地包括氮化物層的第二電介質(zhì)層11 保留在控制柵圖案11 的側(cè)壁上。相應(yīng)地，當(dāng)執(zhí)行形成電荷陷阱層圖案10 的刻蝕工藝時，可以通過第二電介質(zhì)層11 而防止控制柵圖案 11 的側(cè)壁損失，并且由此可以防止控制柵圖案11 的關(guān)鍵尺寸(critical dimension) 損失。另外，在電介質(zhì)層113具有第一氧化物層、氮化物層和第二氧化物層的層疊結(jié)構(gòu)的情況下，優(yōu)選地利用磷酸來刻蝕電介質(zhì)層113。通過以上參照圖3A至31來說明的工藝，NAND快閃存儲器件的柵圖案G包括多個電荷陷阱層圖案105a，其在有源區(qū)A之上的隧道絕緣層103上沿縱向方向彼此隔開；第一電介質(zhì)層113a，其形成在電荷陷阱層圖案10 和隔離結(jié)構(gòu)上；控制柵圖案115a，其形成在第一電介質(zhì)層113a上，并沿縱向方向彼此隔開；以及第二電介質(zhì)層113b，其沿橫向方向形成在控制柵圖案11 的側(cè)壁上，并與第一電介質(zhì)層113a耦合。在形成柵結(jié)構(gòu)G之后，優(yōu)選地執(zhí)行如圖3J所示的用于消除在電荷陷阱層圖案10 的側(cè)壁上所產(chǎn)生的損傷的再次氧化(re-oxidization)工藝，以及隨后的例如在整個表面上形成電介質(zhì)間層119的工藝。圖4是沿圖31中的線IV-IV’、V_V’和VI-VI’截取的剖面圖。參見圖4，在本發(fā)明的第一示例性的實施例中，在電荷陷阱層圖案10 的側(cè)壁上不形成不需要的電介質(zhì)層113的區(qū)域。相應(yīng)地，在去除不需要的電介質(zhì)層的區(qū)域的過程中， 在電荷陷阱層圖案10 的側(cè)壁上不形成電介質(zhì)圍欄。在本發(fā)明的第一示例性的實施例中，由于在電荷陷阱層圖案10 的側(cè)壁上不形成電介質(zhì)圍欄，因此不需要過多地刻蝕電介質(zhì)層113以去除電介質(zhì)圍欄。相應(yīng)地，可以改善可能由對電介質(zhì)層的過多的刻蝕工藝而導(dǎo)致的隔離結(jié)構(gòu)的Era的損失。圖5A至圖5E示出根據(jù)本發(fā)明的第二示例性實施例的非易失性存儲器件的圖案以及形成所述非易失性存儲器件的圖案的方法。具體地，圖5A至圖5E示出NAND快閃存儲器件的柵圖案以及用于形成NAND快閃存儲器件的柵圖案的方法。參見圖5A，在本發(fā)明的第二示例性實施例中，利用與以上參照圖3A所述的方法相同的方法，有源區(qū)A可以被限定并在沿橫向方向彼此隔開的多個隔離結(jié)構(gòu)之間沿縱向方向延伸，并且可以提供半導(dǎo)體襯底201，其中隧道絕緣層203和電荷陷阱層205層疊在有源區(qū) A之上。然后，利用與以上參照圖:3B和圖3C所述的方法相同的方法來控制構(gòu)成隔離結(jié)構(gòu)中的每個的隔離絕緣層209。然后，利用與參照圖3D至圖3G所述的方法相同的方法形成沿縱向方向彼此隔開的第一控制柵層215。然后，仍然保留電介質(zhì)層213中的第一電介質(zhì)層213a以及第二電介質(zhì)層21北，所述第一電介質(zhì)層213a形成在隔離絕緣層209之上、在第一控制柵層215之下， 以及在電荷陷阱層205的頂部和側(cè)壁上、在第一控制柵層215之下，所述第二電介質(zhì)層21 沿著橫向方向形成在第一控制柵層215的側(cè)壁上。第一控制柵層215與圖3D至圖3G的控制柵層115相對應(yīng)。然后，去除輔助圖案(未示出)。
在去除輔助圖案之后，為了增加在隨后的工藝中被沉積的金屬層以及第一控制柵層215的彼此接觸的面積，刻蝕第二電介質(zhì)層21北，使得如圖5A所示，第一控制柵層215的側(cè)壁自第一控制柵層215的頂部起暴露出比電荷陷阱層205的第一厚度Dl厚的第二厚度 D2。在一個可替選的實施例中，可以刻蝕第二電介質(zhì)層21北，使得第一控制柵層215的側(cè)壁自第一控制柵層215的頂部起暴露出與電荷陷阱層205的第一厚度Dl相同的厚度。為此， 優(yōu)選地可以利用各向異性干法刻蝕法來刻蝕第二電介質(zhì)層21北。盡管未示出，但是可以通過利用濕法刻蝕法刻蝕第二電介質(zhì)層21 而完全地去除第二電介質(zhì)層21北。參見圖5B，通過利用第一控制柵層215和第二電介質(zhì)層21 作為刻蝕掩模的刻蝕工藝來去除電荷陷阱層的暴露部分，形成多個電荷陷阱層圖案20fe。電荷陷阱層圖案20 不僅沿橫向方向彼此隔開，而且也沿縱向方向彼此隔開。如上所述，電荷陷阱層205和第一控制柵層215優(yōu)選地包括多晶硅。相應(yīng)地，當(dāng)執(zhí)行形成電荷陷阱層圖案20 的刻蝕工藝時， 刻蝕第一控制柵層215，使得第一控制柵層215的厚度去除與第一厚度Dl相同的厚度。然后，形成第一控制柵圖案215a。第一控制柵圖案21 的作用是經(jīng)由在隨后的工藝中與金屬層的反應(yīng)而產(chǎn)生金屬硅化物層。第一控制柵圖案21 沿縱向方向彼此隔開。另外，在電荷陷阱層205的刻蝕工藝之前，第一控制柵層215以比第一厚度Dl厚的第二厚度D2暴露。雖然在電荷陷阱層205的刻蝕工藝之后第一控制柵層215的厚度仍然與第一厚度Dl相同，但是第一控制柵圖案21 仍然比第二電介質(zhì)層21 高。結(jié)果是， 可以暴露第一控制柵圖案21 的一些側(cè)壁。如上所述，第二電介質(zhì)層21 包括保留在第一控制柵圖案20 的側(cè)壁上的氮化物層。相應(yīng)地，當(dāng)執(zhí)行形成電荷陷阱層圖案20 的刻蝕工藝時，可以改善由于第二電介質(zhì)層21 而導(dǎo)致的對第一控制柵圖案21 的側(cè)壁的損傷，并且可以改善第一控制柵圖案 21 的關(guān)鍵尺寸的損失。參見圖5C，在整個表面上形成具有足以填充電荷陷阱層圖案20 之間的空間以及第一控制柵圖案21 之間的空間的厚度的第一電介質(zhì)間層219。第一電介質(zhì)間層219優(yōu)選地包括氧化物層。參見圖5D，刻蝕第一電介質(zhì)間層219以暴露第一控制柵圖案21fe。此處，通過優(yōu)選地利用化學(xué)機械拋光(CMP)直到暴露第一控制柵圖案21 來對第一電介質(zhì)間層219進行拋光，可以僅暴露第一控制柵圖案21 的頂部?？商孢x地，在拋光工藝之后，可以進一步執(zhí)行刻蝕工藝，例如回蝕工藝，由此降低第一電介質(zhì)間層219的高度，并暴露第一控制柵圖案21 的側(cè)壁。保留在第一控制柵圖案21 的側(cè)壁上的第二電介質(zhì)層21 包括氮化物層。當(dāng)執(zhí)行第一電介質(zhì)間層219的刻蝕工藝以暴露第一控制柵圖案21 的側(cè)壁時，由于第二電介質(zhì)層21 與由氧化物層形成的第一電介質(zhì)間層219之間的刻蝕選擇性不同的緣故，第二電介質(zhì)層21 可以作為用于停止刻蝕工藝的刻蝕停止層。相應(yīng)地，可以通過第二電介質(zhì)層21 而自第二電介質(zhì)層21 起向上規(guī)則地控制第一控制柵圖案21 的暴露區(qū)域，并且可以防止過多地暴露第一控制柵圖案21 的側(cè)壁。另外，可以防止在第一控制柵圖案21 之間過多地去除第一電介質(zhì)間層219。結(jié)果是，第一控制柵圖案21 和隨后的控制柵圖案—— 每個都被配置為具有層疊結(jié)構(gòu)并由要在隨后的工藝中形成的硅化物層來形成——可以更有效地由第一電介質(zhì)間層219和保留在后面的第二電介質(zhì)層21 來支撐。
10
另外，在本發(fā)明中，第一控制柵圖案21 保留得比第二電介質(zhì)層21 高，并且當(dāng)暴露第二電介質(zhì)層21 時停止第一電介質(zhì)間層219的刻蝕工藝。相應(yīng)地，在第一電介質(zhì)間層219的刻蝕工藝之后，可以暴露第一控制柵圖案21 的一些側(cè)壁。參見圖5E，在整個表面上形成金屬層221，使得金屬層221與第一控制柵圖案21 的暴露的頂部和側(cè)壁接觸。優(yōu)選地沉積金屬層221，用以在隨后的工藝中通過與多晶硅所形成的第一控制柵圖案21 的反應(yīng)而形成具有比多晶硅的電阻低的金屬硅化物層。金屬層221優(yōu)選包括鈷 (Co)。另外，優(yōu)選還在金屬層221之上沉積用于防止金屬層221氧化的TiN層，以及用于防止在用于形成金屬硅化物層的退火工藝中粘合的Ti層。在本發(fā)明的第二示例性實施例中，由于暴露了第一控制柵圖案21 的側(cè)壁，因此可以增加第一控制柵圖案21 與金屬層221之間的接觸面積。相應(yīng)地，可以增加從柵圖案的高度起由金屬硅化物層占據(jù)的高度，并由此可以更有效地改善柵圖案的電阻。參見圖5F，退火工藝優(yōu)選地執(zhí)行為使得金屬層可以與第一控制柵圖案21 反應(yīng)。 由此，在第一控制柵圖案21 上形成金屬硅化物層225(即，第二控制柵層)。在使用鈷 (Co)層作為金屬層的情況下，所形成的金屬硅化物層225為二硅化鈷(CoSi2)層。用于形成金屬硅化物層225的退火工藝可以被分為第一退火工藝和第二退火工藝。例如，以下具體說明形成二硅化鈷(CoSi2)的一種情況。優(yōu)選地通過在第一溫度執(zhí)行第一退火工藝來形成具有CoSi相的硅化鈷。然后，優(yōu)選地通過在比第一溫度高的第二溫度執(zhí)行第二退火工藝而將具有CoSi相的硅化鈷層轉(zhuǎn)換為具有CoSi2相的硅化鈷層。具有CoSi2 相的硅化鈷層比具有CoSi的硅化鈷層更穩(wěn)定，并且其電阻比具有CoSi的硅化鈷層的電阻低。在形成金屬硅化物層225之后，優(yōu)選通過剝離工藝將未反應(yīng)而保留的金屬層、TiN 層和Ti層去除。據(jù)此，形成包括用于低電阻布線的金屬硅化物層225。通過參照圖5A至圖5F描述的工藝，NAND快閃存儲器件的柵圖案G包括在有源區(qū)A之上的隧道絕緣層203上彼此被縱向地間隔開的多個電荷陷阱層圖案20 ；形成在電荷陷阱層圖案20 和隔離結(jié)構(gòu)上的第一電介質(zhì)層213a ；形成在第一電介質(zhì)層213a上并且彼此被縱向地間隔開的多個控制柵圖案227;以及沿著橫向方向形成在控制柵圖案227的側(cè)壁上并且與第一電介質(zhì)層213a耦合的第二電介質(zhì)層213b。此外，控制柵圖案227包括層疊在第一電介質(zhì)層213a之上的第一控制柵圖案21 和金屬硅化物層225。此外，第二電介質(zhì)層21 從電荷陷阱層圖案20 起的高度比控制柵圖案227從電荷陷阱層圖案205a的頂部起的高度更低。在形成柵圖案G之后，執(zhí)行例如在整個表面上形成第二電介質(zhì)間層(未示出)的后續(xù)工藝。在本說明書的第二示例性實施例中，在電荷陷阱層的側(cè)壁上不形成非必要的電介質(zhì)層的區(qū)域。因此，在電荷陷阱層的側(cè)壁上不形成電介質(zhì)圍欄。在本說明書的第二示例性實施例中，如上所述由于在電荷陷阱層的側(cè)壁上不形成電介質(zhì)圍欄，因此電介質(zhì)層不需要被過度刻蝕以去除電介質(zhì)圍欄。因此，可以改善由于電介質(zhì)層的過度刻蝕工藝的原因損失隔離結(jié)構(gòu)的Era的現(xiàn)象。在本說明書的第二示例性實施例中，第二電介質(zhì)層保留在第一控制柵圖案的側(cè)壁上。據(jù)此，能夠防止金屬硅化物層被過度地形成，并且能夠保證防止控制柵圖案倒塌的支撐力。 如上所述，根據(jù)本發(fā)明，在電荷陷阱層的側(cè)壁上不形成電介質(zhì)圍欄，并且能夠改善隔離結(jié)構(gòu)的Era的損失。因此，可以改善由電介質(zhì)圍欄引起的器件的故障和隔離結(jié)構(gòu)的Era 損失。
權(quán)利要求
1.一種非易失性存儲器件的圖案，包括限定沿著縱向方向延伸的有源區(qū)的半導(dǎo)體襯底； 形成在所述有源區(qū)之間的隔離結(jié)構(gòu)； 形成在所述有源區(qū)上的隧道絕緣層； 形成在所述隧道絕緣層上的電荷陷阱層；形成在所述電荷陷阱層和所述隔離結(jié)構(gòu)上的第一電介質(zhì)層，其中所述第一電介質(zhì)層沿著橫向方向延伸；形成在所述第一電介質(zhì)層上的控制柵層，其中所述控制柵層沿著橫向方向延伸；以及沿著橫向方向形成在所述控制柵層的側(cè)壁上并且與所述第一電介質(zhì)層耦合的第二電介質(zhì)層。
2.如權(quán)利要求1所述的圖案，其中與所述控制柵層交迭的隔離結(jié)構(gòu)比所述隧道絕緣層更高，并且比所述電荷陷阱層的上表面更低。
3.如權(quán)利要求2所述的圖案，其中所述第一電介質(zhì)層在突出得比所述隔離結(jié)構(gòu)更高的電荷陷阱層的側(cè)壁上形成并延伸。
4.如權(quán)利要求1所述的圖案，其中所述第一電介質(zhì)層和第二電介質(zhì)層包括氮化物層。
5.如權(quán)利要求1所述的圖案，其中所述第二電介質(zhì)層從電荷陷阱層起的高度小于或等于所述控制柵層的高度。
6.如權(quán)利要求1所述的圖案，其中所述控制柵層包括層疊在所述第一電介質(zhì)層之上的金屬硅化物層和多晶硅層。
7.如權(quán)利要求6所述的圖案，其中所述金屬硅化物層包括二硅化鈷層。
8.一種形成非易失性存儲器件的圖案的方法，包括提供限定沿著縱向方向延伸的有源區(qū)的半導(dǎo)體襯底、所述有源區(qū)之間的隔離結(jié)構(gòu)以及層疊在所述有源區(qū)之上的隧道絕緣層和電荷陷阱層；在所述電荷陷阱層和所述隔離結(jié)構(gòu)之上形成沿著縱向方向彼此間隔開的多個輔助圖案，以便沿著橫向方向暴露出所述電荷陷阱層和所述隔離結(jié)構(gòu)；在被所述輔助圖案暴露出的電荷陷阱層和隔離結(jié)構(gòu)之上以及所述輔助圖案的表面上形成電介質(zhì)層；在所述電介質(zhì)層上形成第一控制柵層；將所述第一控制柵層和所述電介質(zhì)層拋光以暴露出所述輔助圖案；以及去除所述輔助圖案以暴露出所述電荷陷阱層。
9.如權(quán)利要求8所述的方法，其中所述電介質(zhì)層包括氮化物層。
10.如權(quán)利要求8所述的方法，在形成所述電介質(zhì)層之前還包括通過刻蝕被所述輔助圖案暴露出的隔離結(jié)構(gòu)來降低所述隔離結(jié)構(gòu)。
11.如權(quán)利要求10所述的方法，其中當(dāng)降低所述隔離結(jié)構(gòu)時，所述隔離結(jié)構(gòu)比所述隧道絕緣層更高，但是比所述電荷陷阱層的上表面更低。
12.如權(quán)利要求8所述的方法，在去除所述輔助圖案之后還包括通過刻蝕所述電介質(zhì)層被暴露出的部分使所述第一控制柵層的側(cè)壁暴露出來。
13.如權(quán)利要求12所述的方法，包括當(dāng)暴露出所述第一控制柵層的側(cè)壁時，使所述第一控制柵層的側(cè)壁從所述第一控制柵層的頂部起暴露出所述電荷陷阱層的厚度或比所述電荷陷阱層的厚度更大的厚度。
14.如權(quán)利要求12所述的方法，在暴露出所述第一控制柵層的側(cè)壁之后，還包括通過使用所述第一控制柵層和所述電介質(zhì)層作為刻蝕掩模來刻蝕所述電荷陷阱層被暴露出的部分。
15.如權(quán)利要求14所述的方法，包括當(dāng)刻蝕所述電荷陷阱層被暴露出的部分時，刻蝕所述第一控制柵層，其中所述第一控制柵層具有減小的厚度。
16.如權(quán)利要求14所述的方法，在刻蝕所述電荷陷阱層被暴露出的部分之后，還包括在所述半導(dǎo)體襯底之上形成電介質(zhì)間層；通過刻蝕所述電介質(zhì)間層使所述第一控制柵層暴露出來；在所述第一控制柵層被暴露出的部分上形成金屬層；通過使所述金屬層與所述第一控制柵層反應(yīng)來形成包括金屬硅化物層的第二控制柵層；以及在形成所述金屬硅化物層之后去除剩余的金屬層。
17.如權(quán)利要求16所述的方法，包括當(dāng)通過刻蝕電介質(zhì)間層暴露出所述第一控制柵層時，刻蝕所述電介質(zhì)間層以暴露出所述第一控制柵層的側(cè)壁。
18.如權(quán)利要求16所述的方法，包括當(dāng)暴露出所述電介質(zhì)層時，由于所述電介質(zhì)間層與所述電介質(zhì)層之間的刻蝕選擇性不同的原因而停止電介質(zhì)間層的刻蝕。
19.如權(quán)利要求16所述的方法，其中所述第一控制柵層包括多晶硅，而所述金屬層包括鈷。
全文摘要
本發(fā)明涉及一種非易失性存儲器件的圖案及其形成方法，所述圖案包括限定沿著縱向方向延伸的有源區(qū)的半導(dǎo)體襯底；形成在所述有源區(qū)之間的隔離結(jié)構(gòu)；形成在所述有源區(qū)上的隧道絕緣層；形成在所述隧道絕緣層上的電荷陷阱層；形成在所述電荷陷阱層和所述隔離結(jié)構(gòu)上的第一電介質(zhì)層，其中所述第一電介質(zhì)層沿著橫向方向延伸；形成在所述第一電介質(zhì)層上的控制柵層，其中所述控制柵層沿著橫向方向延伸；以及沿著橫向方向形成在控制柵層的側(cè)壁上并且與第一電介質(zhì)層耦合的第二電介質(zhì)層。
文檔編號H01L21/28GK102194825SQ20111003965
公開日2011年9月21日 申請日期2011年2月17日 優(yōu)先權(quán)日2010年2月17日
發(fā)明者李閏敬 申請人:海力士半導(dǎo)體有限公司