專利名稱：電荷俘獲型柵堆棧及存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子行業(yè)存儲器技術(shù)領(lǐng)域，尤其涉及一種電荷俘獲型柵堆棧及存儲單元。
背景技術(shù)：
目前的微電子產(chǎn)品主要分為邏輯器件與存儲器件兩大類，而現(xiàn)今幾乎所有的電子產(chǎn)品中都需要用到存儲器件，因而存儲器件在微電子領(lǐng)域占有非常重要的地位。存儲器件一般可分為揮發(fā)性存儲器與非揮發(fā)存儲器。非揮發(fā)性存儲器的主要特點是在不加電的情況下也能夠長期保持存儲的信息。它既有只讀存儲器(ROM)的特點，又有很高的存取速度，而且易于擦除和重寫，功耗較小。隨著多媒體應(yīng)用、移動通信等對大容量、低功耗存儲的需要， 非揮發(fā)性存儲器，特別是閃速存儲器(Flash)，所占半導(dǎo)體器件的市場份額變得越來越大，也越來越成為ー種相當(dāng)重要的存儲器類型。傳統(tǒng)的Flash存儲器是采用多晶硅薄膜浮柵結(jié)構(gòu)的硅基非揮發(fā)存儲器，器件隧穿介質(zhì)層(一般是氧化層)上的ー個缺陷即會形成致命的放電通道。電荷俘獲型存儲器利用俘獲層中電荷局域化存儲的特性，實現(xiàn)分立電荷存儲，隧穿介質(zhì)層上的缺陷只會造成局部的電荷泄漏，這樣使電荷保持更加穩(wěn)定，同時該結(jié)構(gòu)與邏輯エ藝完全兼容，代替常規(guī)的浮柵結(jié)構(gòu)將不可避免。圖I為本發(fā)明現(xiàn)有技術(shù)電荷俘獲型存儲器的結(jié)構(gòu)示意圖。圖2為圖I所示電荷俘獲型存儲器的能帶結(jié)構(gòu)示意圖。對于圖I所示的電荷俘獲型存儲器，其編程效率、存儲窗ロ、操作電壓及數(shù)據(jù)保持特性等器件性能的優(yōu)化逐漸成為人們研究的熱點。在實現(xiàn)本發(fā)明的過程中，發(fā)明人意識到現(xiàn)有技術(shù)電荷俘獲型柵堆棧具有如下缺陷存儲層對電荷的束縛能力較差，導(dǎo)致存儲單元的數(shù)據(jù)保持特性不佳。

發(fā)明內(nèi)容
(一 )要解決的技術(shù)問題為解決上述缺陷，本發(fā)明提供了一種電荷俘獲型柵堆棧及存儲單元，以提高柵堆棧存儲層對電荷的束縛能力，增強存儲單元的數(shù)據(jù)保持特性。( ニ )技術(shù)方案根據(jù)本發(fā)明的ー個方面，提供了ー種電荷俘獲型柵堆棧。該柵堆棧由隧穿層、存儲層及阻擋層自下而上堆疊而成，其中，該存儲層由至少三層介質(zhì)子層堆疊而成，至少三層介質(zhì)子層包括至少兩層存儲介質(zhì)子層和至少ー層夾于存儲介質(zhì)子層之間的能帶調(diào)制介質(zhì)子層，能帶調(diào)制介質(zhì)子層用于改變存儲層中的電荷分布，以減少靠近阻擋層的電荷，使得電荷集中于存儲層中。優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，存儲介質(zhì)子層由高缺陷密度窄禁帶寬度介質(zhì)材料或深導(dǎo)帶能級介質(zhì)材料制備；能帶調(diào)制介質(zhì)子層由寬禁帶寬度的介質(zhì)材料制備；存儲介質(zhì)子層材料的禁帶落入能帶調(diào)制介質(zhì)子層的禁帶中。
優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，形成能帶調(diào)制介質(zhì)子層的寬禁帶寬度介質(zhì)材料為以下材料中的至少ー種SiON或A1203。優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，能帶調(diào)制介質(zhì)子層的厚度為0. 5-5nm。優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，形成存儲介質(zhì)子層的高缺陷密度窄禁帶寬度介質(zhì)材料為以下材料中的至少ー種Si3N4或HfO2 ;深導(dǎo)帶能級介質(zhì)材料為以下材料中的ー種硅納米晶或金屬納米晶。優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，存儲層包括三層介質(zhì)子層，自隧穿層向上依次為存儲介質(zhì)子層、能帶調(diào)制介質(zhì)子層和存儲介質(zhì)子層。優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，存儲介質(zhì)子層為厚度為5nm的HfO2子層，能帶調(diào)制介質(zhì)子層為厚度為2nm的Al2O3子層。優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，存儲層包括五層介質(zhì)子層，自隧穿層向上依次為存儲介質(zhì)子層、能帶調(diào)制介質(zhì)子層、存儲介質(zhì)子層、能帶調(diào)制介質(zhì)子層和存儲介質(zhì)子層。優(yōu)選地，本發(fā)明電荷俘獲型柵堆棧中，隧穿層和阻擋層采用寬禁帶寬度介質(zhì)材料的 SiO2 或 Al2O3根據(jù)本發(fā)明的另ー個方面，提供了一種電荷俘獲型存儲單元。該存儲単元包括形成于襯底兩側(cè)的源極、漏極，及形成于襯底中部上方的柵堆棧、柵電扱；柵堆棧為上文的柵堆棧。(三)有益效果本發(fā)明中，通過有效控制存儲層中的電荷分布，可以提高柵堆棧存儲層對電荷的束縛能力的數(shù)據(jù)保持特性，實現(xiàn)器件的高可靠性操作。此外，本發(fā)明通過引入存儲層能帶調(diào)制結(jié)構(gòu)，實現(xiàn)電荷俘獲型非揮發(fā)存儲器件編程效率、操作電壓等器件性能的優(yōu)化。同時，本發(fā)明電荷俘獲型柵堆棧的制備エ藝與傳統(tǒng)的硅平面CMOSエ藝兼容，利于廣泛應(yīng)用。


圖I為本發(fā)明現(xiàn)有技術(shù)電荷俘獲型存儲器的結(jié)構(gòu)示意圖；圖2為圖I所示電荷俘獲型存儲器的能帶結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例電荷俘獲型存儲單元的結(jié)構(gòu)示意圖；圖4為圖3所示電荷俘獲型存儲器的能帶結(jié)構(gòu)示意圖；圖5本發(fā)明另一實施例電荷俘獲型存儲單元的結(jié)構(gòu)示意圖；圖6為圖5所示電荷俘獲型存儲器的能帶結(jié)構(gòu)示意圖；圖7為本發(fā)明具體實施例中存儲層能帶調(diào)制電荷俘獲型存儲單元與傳統(tǒng)存儲層結(jié)構(gòu)操作電壓及存儲窗ロ測試結(jié)果對比圖；圖8為本發(fā)明具體實施例中存儲層能帶調(diào)制電荷俘獲型存儲單元與傳統(tǒng)存儲層結(jié)構(gòu)編程、擦除效率測試結(jié)果對比圖； 圖9為本發(fā)明具體實施例中存儲層能帶調(diào)制電荷俘獲型存儲單元與傳統(tǒng)存儲層結(jié)構(gòu)室溫下數(shù)據(jù)保持性能測試結(jié)果對比圖。
具體實施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明進ー步詳細說明。在本發(fā)明的一示例性實施例中，提供了ー種電荷俘獲型柵堆棧。該柵堆棧自下而上包括隧穿層、存儲層及阻擋層。其中，該存儲層由至少三層介質(zhì)子層堆疊而成，至少三層介質(zhì)子層包括至少兩層存儲介質(zhì)子層和夾于存儲介質(zhì)子層之間的能帶調(diào)制介質(zhì)子層，能帶調(diào)制介質(zhì)子層用于改變存儲層中的電荷分布。其中，上述改變存儲層中的電荷分布主要指使得電荷主要被限制在存儲層中，靠近阻擋層的電荷減少，從而有效降低編程時的漏電流。優(yōu)選地，存儲介質(zhì)子層由高缺陷密度窄禁帶寬度的介質(zhì)材料或深導(dǎo)帶能級的介質(zhì)材料制備；能帶調(diào)制介質(zhì)子層由寬禁帶寬度的介質(zhì)材料制備；存儲介質(zhì)子層材料的禁帶落入能帶調(diào)制介質(zhì)子層的禁帶中。
本實施例中，通過有效控制存儲層中的電荷分布，可以提高柵堆棧對電荷的束縛能力的數(shù)據(jù)保持特性，實現(xiàn)器件的高可靠性操作。在本發(fā)明優(yōu)選地實施例電荷俘獲型柵堆棧中，構(gòu)成能帶調(diào)制介質(zhì)子層的寬禁帶寬度的材料為以下材料中的至少ー種=SiON或Al2O3，其厚度為0. 5-5nm。構(gòu)成存儲介質(zhì)子層的高缺陷密度窄禁帶寬度的介質(zhì)材料為以下材料中的ー種=Si3N4或HfO2 ;深導(dǎo)帶能級的介質(zhì)材料為以下材料中的ー種硅納米晶或金屬納米晶。對于本實施例的柵堆棧，其制造方法為先依次形成所需材料，再定義柵極圖形區(qū)域。其涉及的エ藝包括熱氧化，化學(xué)氣相淀積エ藝、濺射エ藝、原子層淀積エ藝、熱蒸發(fā)エ藝、脈沖激光淀積エ藝、電子束蒸發(fā)エ藝或其它可實現(xiàn)結(jié)構(gòu)的エ藝，如光刻、刻蝕、表面平坦化、退火等傳統(tǒng)方法。根據(jù)本發(fā)明的另ー個方面，還提供了一種電荷俘獲型存儲單元。該存儲単元包括形成于襯底兩側(cè)的源極、漏極，及形成于襯底中部上方的柵堆棧、柵電扱；柵堆棧為上述的柵堆棧。由于該柵堆棧對電荷的束縛能力增強，該存儲單元的數(shù)據(jù)保持特性也相應(yīng)提高。對于本實施例的電荷俘獲型存儲單元,可以采用電場輔助(Fowler-Nordheim,簡稱FN)隧穿、溝道熱電子注入(CHE)編程等方式實現(xiàn)編程操作?？梢圆捎肍N柵擦除、帶帶隧穿熱空穴注入(BBTH)等方式實現(xiàn)擦除操作。信息的讀取可以通過正向讀或反向讀操作完成。以下將以特定的實施例對本發(fā)明進行詳細說明，需要注意的是，以下實施例中的具體技術(shù)特征僅用于理解本發(fā)明，并不構(gòu)成對本發(fā)明保護范圍的限制。圖3為本發(fā)明實施例電荷俘獲型存儲單元的結(jié)構(gòu)示意圖。圖4為圖3所示電荷俘獲型存儲器的能帶結(jié)構(gòu)示意圖。本實施例中，柵堆棧結(jié)構(gòu)主要由隧穿層、存儲層和阻擋層自下而上堆疊而成。其中隧穿層和阻擋層采用寬禁帶寬度介質(zhì)材料如Si02，Al2O3，或其它具有類似性質(zhì)的材料。各薄層厚度可根據(jù)所用材料不同調(diào)整。存儲層由三層介質(zhì)材料堆疊而成，其中主要起存儲作用的可以采用高缺陷密度窄禁帶寬度的介質(zhì)材料如Si3N4、HfO2等，也可以采用深導(dǎo)帶能級的材料如硅納米晶、金屬納米晶等構(gòu)成，其厚度可根據(jù)所用材料不同調(diào)整。為了優(yōu)化存儲層中的電荷分布，在窄禁帶存儲材料中插入ー層寬禁帶的材料如SiON、Al2O3,或其它具有類似性質(zhì)的材料，使窄帶材料的禁帶完全落在寬帶材料的禁帶中。插入窄禁帶材料的寬禁帶材料薄層厚度約在0. 5-5nm，位置可靠近隧穿層或靠近阻擋層，圖3中所示為寬禁帶材料位于窄禁帶材料中央的情況。
具體來講，對于如圖3所示的電荷俘獲型存儲單元，其襯底為p型Si ;隧穿層為SiO2,由熱氧化法形成。存儲層堆疊結(jié)構(gòu)中窄禁帶材料和寬緊帶材料分別為HfO2和Al2O3,插入的Al2O3薄層厚度為2nm，位于HfO2存儲材料中央，上下HfO2層厚度均為5nm。阻擋層由Al2O3材料構(gòu)成，厚度為10nm。存儲層與阻擋層均由原子層淀積エ藝形成。電極材料為Al，由電子束蒸發(fā)方法制備。圖5本發(fā)明另一實施例電荷俘獲型存儲單元的結(jié)構(gòu)示意圖。圖6為圖5所示電荷俘獲型存儲器的能帶結(jié)構(gòu)示意圖。如圖6所示，本實施例電荷俘獲型存儲單元中，其柵堆棧結(jié)構(gòu)主要由隧穿層、存儲層和阻擋層構(gòu)成。其中隧穿層和阻擋層采用寬禁帶寬度介質(zhì)材料如SiO2,Al2O3，或其它具有類似性質(zhì)的材料。各薄層厚度可根據(jù)所用材料不同調(diào)整。存儲層由多層介質(zhì)材料堆疊而成，其中主要起存儲作用的可以采用高缺陷密度窄禁帶寬度的介質(zhì)材料如Si3N4、HfO2等，也可以采用深導(dǎo)帶能級的材料如硅納米晶、金屬納米晶等構(gòu)成，其厚度可根據(jù)所用材料不同調(diào)整。為了優(yōu)化存儲層中的電荷分布，在窄禁帶存儲材料中插入多層寬禁帶的材料如Si0N、Al203，或其它具有類似性質(zhì)的材料，使窄帶材料的禁帶完全落在寬帶材料的禁帶中，如圖5所示為插入兩層寬禁帶材料的情況。插入窄禁帶材料的寬禁帶材 料薄層厚度約在0. 5-5nm，位置可靠近隧穿層或靠近阻擋層，圖中所示為兩層寬禁帶材料等分窄禁帶材料的情況。為了對比存儲層能帶調(diào)制結(jié)構(gòu)對器件性能的優(yōu)化作用，在具體實施例中還制備了傳統(tǒng)的單層存儲層電容結(jié)構(gòu)，如圖I所示，存儲層為IOnm HfO2材料，其它結(jié)構(gòu)、材料及制備エ藝與存儲層能帶調(diào)制電荷俘獲型電容存儲結(jié)構(gòu)相同。圖7為本發(fā)明具體實施例中存儲層能帶調(diào)制電荷俘獲型存儲單元與傳統(tǒng)存儲層結(jié)構(gòu)操作電壓及存儲窗ロ測試結(jié)果對比圖?；谙嗤膾呙桦妷悍秶?，經(jīng)過能帶調(diào)制優(yōu)化的結(jié)構(gòu)具有較大的存儲窗ロ。圖8為本發(fā)明具體實施例中存儲層能帶調(diào)制電荷俘獲型存儲單元與傳統(tǒng)存儲層結(jié)構(gòu)編程、擦除效率測試結(jié)果對比圖。經(jīng)過存儲層能帶調(diào)制優(yōu)化后的結(jié)構(gòu)編程、擦除效率有了顯著提高。圖9為本發(fā)明具體實施例中存儲層能帶調(diào)制電荷俘獲型存儲單元與傳統(tǒng)存儲層結(jié)構(gòu)室溫下數(shù)據(jù)保持性能測試結(jié)果對比圖。經(jīng)過存儲層能帶調(diào)制優(yōu)化后的結(jié)構(gòu)具有良好的數(shù)據(jù)保持性能，可用于高可靠性操作。由上述可知，在本發(fā)明的實施例中，通過引入存儲層能帶調(diào)制結(jié)構(gòu)，實現(xiàn)電荷俘獲型非揮發(fā)存儲器件編程效率、操作電壓等器件性能的優(yōu)化。同時，該優(yōu)化方案通過有效控制存儲層中的電荷分布，可以提高數(shù)據(jù)保持特性，實現(xiàn)器件的高可靠性操作同時，本發(fā)明電荷俘獲型分裂柵存儲器制備エ藝與傳統(tǒng)的硅平面CMOSエ藝兼容，利于廣泛應(yīng)用。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進ー步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種電荷俘獲型柵堆棧，其特征在于，該柵堆棧由隧穿層、存儲層及阻擋層自下而上堆疊而成，其中，該存儲層由至少三層介質(zhì)子層堆疊而成，所述至少三層介質(zhì)子層包括至少兩層存儲介質(zhì)子層和至少ー層夾于所述存儲介質(zhì)子層之間的能帶調(diào)制介質(zhì)子層，所述能帶調(diào)制介質(zhì)子層用于改變存儲層中的電荷分布，以減少靠近阻擋層的電荷，使得電荷集中于存儲層中。
2.根據(jù)權(quán)利要求I所述的電荷俘獲型柵堆棧，其特征在于 所述存儲介質(zhì)子層由高缺陷密度窄禁帶寬度介質(zhì)材料或深導(dǎo)帶能級介質(zhì)材料制備； 所述能帶調(diào)制介質(zhì)子層由寬禁帶寬度的介質(zhì)材料制備； 所述存儲介質(zhì)子層材料的禁帶落入所述能帶調(diào)制介質(zhì)子層的禁帶中。
3.根據(jù)權(quán)利要求2所述的電荷俘獲型柵堆棧，其特征在于形成所述能帶調(diào)制介質(zhì)子層的寬禁帶寬度介質(zhì)材料為以下材料中的至少ー種SiON或Al2O315
4.根據(jù)權(quán)利要求3所述的電荷俘獲型柵堆棧，其特征在于所述能帶調(diào)制介質(zhì)子層的厚度為0. 5_5nm。
5.根據(jù)權(quán)利要求3所述的電荷俘獲型柵堆棧，其特征在于形成所述存儲介質(zhì)子層的所述高缺陷密度窄禁帶寬度介質(zhì)材料為以下材料中的至少ー種=Si3N4或HfO2 ;所述深導(dǎo)帶能級介質(zhì)材料為以下材料中的ー種硅納米晶或金屬納米晶。
6.根據(jù)權(quán)利要求5所述的電荷俘獲型柵堆棧，其特征在于所述存儲層包括三層介質(zhì)子層，自隧穿層向上依次為存儲介質(zhì)子層、能帶調(diào)制介質(zhì)子層和存儲介質(zhì)子層。
7.根據(jù)權(quán)利要求5所述的電荷俘獲型柵堆棧，其特征在于所述存儲介質(zhì)子層為厚度為5nm的HfO2子層,所述能帶調(diào)制介質(zhì)子層為厚度為2nm的Al2O3子層。
8.根據(jù)權(quán)利要求5所述的電荷俘獲型柵堆棧，其特征在于所述存儲層包括五層介質(zhì)子層，自隧穿層向上依次為存儲介質(zhì)子層、能帶調(diào)制介質(zhì)子層、存儲介質(zhì)子層、能帶調(diào)制介質(zhì)子層和存儲介質(zhì)子層。
9.根據(jù)權(quán)利要求1-8中任一項所述的電荷俘獲型柵堆棧，其特征在于所述隧穿層和阻擋層采用寬禁帶寬度介質(zhì)材料的SiO2或ai2o3。
10.一種電荷俘獲型存儲單元，其特征在于，該存儲單元包括形成于襯底兩側(cè)的源極、漏極，及形成于襯底中部上方的柵堆棧、柵電極；所述柵堆棧為如權(quán)利要求1-9中任一項所述的柵堆棧。
11.根據(jù)權(quán)利要求10所述的電荷俘獲型存儲單元，其特征在于，所述存儲単元 采用電場協(xié)助FN隧穿方式或溝道熱電子注入方式進行編程操作； 采用FN柵擦除方式、帶帶隧穿熱空穴注入方式進行擦除操作； 采用正向讀或反向讀操作進行信息的讀取。
全文摘要
本發(fā)明公開了一種電荷俘獲型柵堆棧及存儲單元。該柵堆棧由隧穿層、存儲層及阻擋層自下而上堆疊而成，其中，該存儲層由至少三層介質(zhì)子層堆疊而成，至少三層介質(zhì)子層包括至少兩層存儲介質(zhì)子層和至少一層夾于存儲介質(zhì)子層之間的能帶調(diào)制介質(zhì)子層，能帶調(diào)制介質(zhì)子層用于改變存儲層中的電荷分布，以減少靠近阻擋層的電荷，使得電荷集中于存儲層中。本發(fā)明中，通過有效控制存儲層中的電荷分布，可以提高柵堆棧存儲層對電荷的束縛能力的數(shù)據(jù)保持特性，實現(xiàn)器件的高可靠性操作。此外，本發(fā)明通過引入存儲層能帶調(diào)制結(jié)構(gòu)，實現(xiàn)電荷俘獲型非揮發(fā)存儲器件編程效率、操作電壓等器件性能的優(yōu)化。
文檔編號H01L29/423GK102655167SQ20111005009
公開日2012年9月5日 申請日期2011年3月2日 優(yōu)先權(quán)日2011年3月2日
發(fā)明者劉明, 劉璟, 張滿紅, 朱晨昕, 李冬梅, 王琴, 霍宗亮 申請人:中國科學(xué)院微電子研究所