專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
對(duì)應(yīng)于近年的節(jié)能化行動(dòng)，強(qiáng)烈要求功率半導(dǎo)體裝置低損耗化和高性能化。為了使功率半導(dǎo)體裝置低損耗化，重要的是降低導(dǎo)通電阻，同時(shí)還需要對(duì)于高耐壓和低噪聲化的性能改善。例如，有一種設(shè)置成不使場(chǎng)限環(huán)(FLR)在半導(dǎo)體表面露出以提高耐壓的功率半導(dǎo)體裝置、以及一種在維持低導(dǎo)通電阻的同時(shí)又改良了開(kāi)關(guān)特性的功率半導(dǎo)體裝置。但是，以前的半導(dǎo)體裝置中還有進(jìn)一步改善的余地，還期望實(shí)現(xiàn)既維持低導(dǎo)通電阻又具有更高性能的半導(dǎo)體裝置。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供一種在維持低導(dǎo)通電阻的同時(shí)高性能化的半導(dǎo)體裝置及其制造方法。本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的特征在于，具備第一導(dǎo)電型的第一半導(dǎo)體層；第二導(dǎo)電型的第一半導(dǎo)體區(qū)域，選擇性地設(shè)置在上述半導(dǎo)體層的第一主面上；第一導(dǎo)電型的第二半導(dǎo)體區(qū)域，與上述第一半導(dǎo)體區(qū)域接觸，選擇性地設(shè)置在上述第一主面上；第一導(dǎo)電型的第三半導(dǎo)體區(qū)域，選擇性地設(shè)置在上述第一半導(dǎo)體區(qū)域的表面上；第二導(dǎo)電型的第四半導(dǎo)體區(qū)域，與上述第一半導(dǎo)體區(qū)域的側(cè)面和底面之間的凸面夾著上述第二半導(dǎo)體區(qū)域而相對(duì)置地設(shè)置；以及控制電極，隔著絕緣膜設(shè)置在上述半導(dǎo)體層、上述第一半導(dǎo)體區(qū)域、上述第二半導(dǎo)體區(qū)域和上述第三半導(dǎo)體區(qū)域之上。本發(fā)明的其他實(shí)施方式的半導(dǎo)體裝置的制造方法的特征在于，所述半導(dǎo)體裝置具有第一導(dǎo)電型的第一半導(dǎo)體層；第二導(dǎo)電型的第一半導(dǎo)體區(qū)域，設(shè)置在上述半導(dǎo)體層的第一主面上；第一導(dǎo)電型的第二半導(dǎo)體區(qū)域，與上述第一半導(dǎo)體區(qū)域接觸，選擇性地設(shè)置在上述第一主面上；第一導(dǎo)電型的第三半導(dǎo)體區(qū)域，選擇性地設(shè)置在上述第一半導(dǎo)體區(qū)域的表面上； 以及
控制電極，隔著絕緣膜設(shè)置在上述半導(dǎo)體層、上述第一半導(dǎo)體區(qū)域、上述第二半導(dǎo)體區(qū)域和上述第三半導(dǎo)體區(qū)域之上，上述半導(dǎo)體裝置的制造方法具備形成溝槽的工序，該溝槽從上述半導(dǎo)體層的上述第一主面到達(dá)上述第一半導(dǎo)體區(qū)域的側(cè)面和底面之間的凸面附近；以及向上述溝槽的底部離子注入第二導(dǎo)電型的雜質(zhì)的工序。根據(jù)本發(fā)明的實(shí)施方式，能夠?qū)崿F(xiàn)在維持低導(dǎo)通電阻的同時(shí)高性能化的半導(dǎo)體裝置及其制造方法。


圖1是示出第一實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的模式圖。圖2是示出第一實(shí)施方式的變形例涉及的半導(dǎo)體裝置的結(jié)構(gòu)的模式圖。圖3是示出第二實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的模式圖。圖4是示出第三實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的模式圖。圖5是示出比較例涉及的半導(dǎo)體裝置的結(jié)構(gòu)的模式圖。圖6是示出第四實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的模式圖。圖7是模式地示出第四實(shí)施方式涉及的半導(dǎo)體裝置的制造工序的剖視圖。圖8是模式地示出接著圖7的制造工序的剖視圖。圖9是示出第五實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。圖10是示出第六實(shí)施方式涉及的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。圖11是模式地示出第六實(shí)施方式涉及的半導(dǎo)體裝置的制造工序的剖視圖。圖12是模式地示出接著圖11的制造工序的剖視圖。圖13是示出比較例涉及的半導(dǎo)體裝置的結(jié)構(gòu)的模式圖。
具體實(shí)施方式
以下，參照附圖，關(guān)于本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。再有，在以下的實(shí)施方式中，在圖中的同一部分上標(biāo)記同一符號(hào)并適當(dāng)?shù)厥÷云湓敿?xì)的說(shuō)明，關(guān)于不同的部分適當(dāng)?shù)剡M(jìn)行說(shuō)明。設(shè)第一導(dǎo)電型為η型，第二導(dǎo)電型為ρ型來(lái)進(jìn)行說(shuō)明，但也可以設(shè)第一導(dǎo)電型為P型， 第二導(dǎo)電型為η型。(第一實(shí)施方式)圖1是示出第一實(shí)施方式涉及的半導(dǎo)體裝置100的結(jié)構(gòu)的模式圖。本實(shí)施方式中例示的半導(dǎo)體裝置100是在功率控制的用途中使用的平面柵型IGBTansulated Gate Bipolar Transistor 絕緣柵雙極型晶體管)，圖1 (a)是示出主要部分的結(jié)構(gòu)的部分剖視圖。圖1(b)和(c)是示出除柵極電極14和發(fā)射極電極16以外的剖面結(jié)構(gòu)的立體圖。半導(dǎo)體裝置100具備第一導(dǎo)電型的半導(dǎo)體層即η型基極層2、第二導(dǎo)電型的第一半導(dǎo)體區(qū)域即P型基極區(qū)域4、第一導(dǎo)電型的第二半導(dǎo)體區(qū)域即η型勢(shì)壘區(qū)域3、以及第一導(dǎo)電型的第三半導(dǎo)體區(qū)域即η型發(fā)射極區(qū)域5。ρ型基極區(qū)域4選擇性地設(shè)置在η型基極層2的第一主面即主面IOa上。η型勢(shì)壘區(qū)域3與ρ型基極區(qū)域4的側(cè)面如接觸，并選擇性地設(shè)置在主面IOa上。另外，η型發(fā)射極區(qū)域5選擇性地設(shè)置在ρ型基極區(qū)域4的表面上。在η型基極層2的主面20a (第二主面)上設(shè)置有η型緩沖層7和ρ型集電極層 8 (第二半導(dǎo)體層)。與ρ型基極區(qū)域4接觸并選擇性地設(shè)置在η型基極層2的表面上的η 型勢(shì)壘區(qū)域3的載流子濃度比η型基極層2的載流子濃度高。另外，半導(dǎo)體裝置100具備第二導(dǎo)電型的第四半導(dǎo)體區(qū)域即ρ型嵌入?yún)^(qū)域6a。ρ 型嵌入?yún)^(qū)域6a與ρ型基極區(qū)域4的側(cè)面如和底面4b之間的凸面21夾著η型勢(shì)壘區(qū)域3 相對(duì)置地設(shè)置。例如可以從η型基極層2的主面IOa離子注入ρ型雜質(zhì)來(lái)形成ρ型嵌入?yún)^(qū)域6a。 此外，也可以在向成為P型嵌入?yún)^(qū)域6a的區(qū)域中離子注入了 P型雜質(zhì)之后，再層疊η型半導(dǎo)體層來(lái)進(jìn)行嵌入。如圖1 (a)所示，在η型基極層2的主面IOa之上，隔著柵絕緣膜12設(shè)置有柵極電極14。將柵極電極14隔著柵絕緣膜12設(shè)置在η型發(fā)射極區(qū)域5的一部分和ρ型基極區(qū)域4、η型勢(shì)壘區(qū)域3、η型基極層2之上。另外，在柵極電極14的上方，隔著層間絕緣膜15 設(shè)置有發(fā)射極電極16 (主電極)。將發(fā)射極電極16設(shè)置成在主面IOa與η型發(fā)射極區(qū)域5 和P型基極區(qū)域4接觸。下面，參照?qǐng)D5所示的比較例涉及的半導(dǎo)體裝置400，關(guān)于本實(shí)施方式涉及的半導(dǎo)體裝置100的作用效果進(jìn)行說(shuō)明。半導(dǎo)體裝置400不具備ρ型嵌入?yún)^(qū)域6a，這點(diǎn)與本實(shí)施方式涉及的半導(dǎo)體裝置100不同。在比較例的半導(dǎo)體裝置400中，通過(guò)設(shè)置與ρ型基極區(qū)域4接觸的載流子濃度較高的η型勢(shì)壘區(qū)域3，能夠抑制從η型基極層2向ρ型基極區(qū)域4注入空穴，能夠提高從η 型發(fā)射極區(qū)域5向ρ型基極區(qū)域4注入的電子的注入促進(jìn)效果。這樣能夠增加ρ型基極區(qū)域4與柵絕緣膜12之間的溝道中累積的電子的量，從而降低導(dǎo)通電阻。但是，在比較例的半導(dǎo)體裝置400中存在向η型基極層2與ρ型基極區(qū)域4之間施加反向偏置時(shí)的耐壓下降的問(wèn)題。即，在P型基極區(qū)域4的側(cè)面如和底面4b之間的凸面21上，從pn結(jié)伸展的耗盡層彎曲，若其曲率變大，則電場(chǎng)強(qiáng)度就變高，從而耐壓下降。例如，如圖5所示，耗盡層w2從ρ型基極區(qū)域4向η型基極層2中擴(kuò)展。耗盡層與ρ型基極區(qū)域的形狀相對(duì)應(yīng)地?cái)U(kuò)展，在與凸面21對(duì)應(yīng)的部分彎曲，具有曲率r2。并且，
由于該彎曲而電場(chǎng)集中在凸面21上。另外，通過(guò)設(shè)置與ρ型基極區(qū)域4接觸的載流子濃度較高的η型勢(shì)壘區(qū)域3，耗盡層的擴(kuò)展在pn結(jié)的η型勢(shì)壘區(qū)域3側(cè)被抑制，耐壓進(jìn)一步下降。對(duì)此，在本實(shí)施方式涉及的半導(dǎo)體裝置100中，在與ρ型基極區(qū)域4相接觸地設(shè)置的η型勢(shì)壘區(qū)域3的附近設(shè)置有ρ型嵌入?yún)^(qū)域6a。將ρ型嵌入?yún)^(qū)域6a的位置和深度設(shè)置成輔助耗盡層向η型基極層2的伸展以使曲率緩和(減小曲率)。例如，可以在ρ型基極區(qū)域4的側(cè)面如和底面4b之間的凸面21的附近，在夾著 η型勢(shì)壘區(qū)域3與凸面21對(duì)置的位置上設(shè)置ρ型嵌入?yún)^(qū)域6a。如圖1(b)所示，通過(guò)在從 P型基極區(qū)域4擴(kuò)展的耗盡層wl中設(shè)置ρ型嵌入?yún)^(qū)域6a來(lái)抑制耗盡層從凸面21的伸展。 并且，與凸面21對(duì)應(yīng)的耗盡層wl的曲率rl被緩和。S卩，與圖5所示的耗盡層w2的曲率r2 相比，耗盡層wl的曲率rl較小。這樣，凸面21上的電場(chǎng)集中被緩和，能夠防止ρ型基極區(qū)域4與η型勢(shì)壘區(qū)域3之間的pn結(jié)的耐壓下降。即，能夠?qū)崿F(xiàn)在維持從η型發(fā)射極區(qū)域5向ρ型基極區(qū)域4的電子注入促進(jìn)效果并降低導(dǎo)通電阻的同時(shí)提高了耐壓的半導(dǎo)體裝置。再有，ρ型嵌入?yún)^(qū)域6a可以如圖1 (b)中所示地設(shè)置成為在沿ρ型基極區(qū)域4的外側(cè)(側(cè)面如)的χ方向上延伸的整體區(qū)域。此外，也可以如圖1(c)所示地設(shè)置成為在X方向上按適當(dāng)寬度隔開(kāi)的多個(gè)區(qū)域 6b。任何情況下都能夠?qū)崿F(xiàn)提高了電子向ρ型基極區(qū)域4的注入促進(jìn)效果并且確保了高耐壓的高性能的半導(dǎo)體裝置。圖2是示出第一實(shí)施方式的變形例涉及的半導(dǎo)體裝置150的結(jié)構(gòu)的模式圖。半導(dǎo)體裝置150與半導(dǎo)體裝置100的不同點(diǎn)在于，將ρ型嵌入?yún)^(qū)域6c設(shè)置成在該圖中所示的Y 方向上延伸。將ρ型嵌入?yún)^(qū)域6c的端部設(shè)置在ρ型基極區(qū)域4的凸面21的附近，并且?jiàn)A著η 型勢(shì)壘區(qū)域3與凸面21對(duì)置的位置上。此外，也可以如圖2(b)所示地在該圖中的X方向上并列配置多個(gè)P型嵌入?yún)^(qū)域6d。這樣，在本變形例涉及的半導(dǎo)體裝置150中也維持了導(dǎo)通電阻的減低效果，同時(shí)還能夠防止P型基極區(qū)域4與η型勢(shì)壘區(qū)域3之間的pn結(jié)的耐壓下降。(第二實(shí)施方式)圖3是示出第二實(shí)施方式涉及的半導(dǎo)體裝置200和250的結(jié)構(gòu)的模式圖。本實(shí)施方式中例示的半導(dǎo)體裝置也是平面柵型IGBT，圖3 (a)是示出半導(dǎo)體裝置200的立體圖。圖 3(b)是示出第二實(shí)施方式的變形例涉及的半導(dǎo)體裝置250的立體圖。在圖3(a)中示出的半導(dǎo)體裝置200中，在η型基極層2的主面IOa上，在從ρ型基極區(qū)域4附近的夾著η型勢(shì)壘區(qū)域3的η型基極層2 —側(cè)的位置開(kāi)始，在朝向η型基極層2的第二主面即主面20a的方向上設(shè)置有第二導(dǎo)電型的第四半導(dǎo)體區(qū)域即ρ型嵌入?yún)^(qū)域 26。另外，ρ型嵌入?yún)^(qū)域沈的主面20a —側(cè)的端部^a，位于與ρ型基極區(qū)域4的凸面21 對(duì)置的深度上。例如可以通過(guò)從η型基極層2的主面IOa側(cè)離子注入ρ型雜質(zhì)來(lái)形成ρ型嵌入?yún)^(qū)域26。此外，也可以在成為ρ型嵌入?yún)^(qū)域沈的區(qū)域中一邊反復(fù)進(jìn)行ρ型雜質(zhì)的離子注入一邊層疊η型半導(dǎo)體層來(lái)設(shè)置η型基極層2。另外，也可以如后所述地，從η型基極層2的主面IOa向主面20a的方向形成溝槽，用ρ型半導(dǎo)體嵌入溝槽的內(nèi)部。摻雜到ρ型嵌入?yún)^(qū)域沈中的P型雜質(zhì)的量可以設(shè)置成為在主面20a側(cè)的端部^a 中相對(duì)較多，隨著接近主面IOa而ρ型雜質(zhì)的摻雜量減少的分布。在圖3(b)示出的半導(dǎo)體裝置250中具備在該圖中所示的Y方向上延伸的ρ型嵌入?yún)^(qū)域27。ρ型嵌入?yún)^(qū)域27也是在η型基極層2的主面IOa上從ρ型基極區(qū)域4附近的夾著η型勢(shì)壘區(qū)域3的η型基極層2 —側(cè)的位置朝向η型基極層2的第二主面即主面20a 的方向上設(shè)置。另外，P型嵌入?yún)^(qū)域27的主面20a —側(cè)的端部27a，位于與ρ型基極區(qū)域4 的凸面21對(duì)置的深度上。此外，也可以與圖2(b)所示的半導(dǎo)體裝置150相同地，在圖3(b)中示出的X方向上并列配置多個(gè)P型嵌入?yún)^(qū)域27。如上述實(shí)施方式所示地，在具備從η型基極層2的主面IOa朝向主面20a設(shè)置的ρ 型嵌入?yún)^(qū)域沈和27的半導(dǎo)體裝置200和250中，也能促進(jìn)從η型發(fā)射極區(qū)域向ρ型基極區(qū)域的電子注入并維持低導(dǎo)通電阻，提高耐壓。(第三實(shí)施方式)圖4是示出第三實(shí)施方式涉及的半導(dǎo)體裝置300和350的結(jié)構(gòu)的模式圖。本實(shí)施方式中例示的半導(dǎo)體裝置也是平面柵型IGBT，圖4(a)是示出半導(dǎo)體裝置300的立體圖。圖 4(b)是示出第三實(shí)施方式的變形例涉及的半導(dǎo)體裝置350的立體圖。在圖4(a)中示出的半導(dǎo)體裝置300中，在從η型基極層2的主面IOa向主面20 的方向上形成P型嵌入?yún)^(qū)域36，該P(yáng)型嵌入?yún)^(qū)域36設(shè)置在溝槽32的底部。將溝槽32設(shè)置在從P型基極區(qū)域4附近的夾著η型勢(shì)壘區(qū)域3的η型基極層2 —側(cè)的主面朝向η型基極層2的第二主面即主面20a的方向上。另外，形成為到達(dá)ρ型基極區(qū)域4的凸面21附近的深度。能夠通過(guò)實(shí)施下述的工序，來(lái)設(shè)置上述ρ型嵌入?yún)^(qū)域36，這些工序是，從夾著η型勢(shì)壘區(qū)域3的ρ型基極區(qū)域4附近的η型基極層2的第一主面IOa開(kāi)始到達(dá)ρ型基極區(qū)域 4的凸面21附近的溝槽32，之后例如向溝槽32的底部離子注入ρ型雜質(zhì)。溝槽32也可以由圖4(a)中示出的X方向上按適當(dāng)間隔相互隔開(kāi)地形成的多個(gè)溝槽來(lái)構(gòu)成。另外，既可以用例如η型半導(dǎo)體嵌入溝槽32的內(nèi)部，也可以用ρ型半導(dǎo)體嵌入溝槽32的內(nèi)部。在圖4(b)所示的半導(dǎo)體裝置350中形成有在該圖中示出的Y方向上延伸的溝槽 32b，在溝槽32b的底部具備ρ型嵌入?yún)^(qū)域36b。溝槽32b也是從夾著η型勢(shì)壘區(qū)域3的ρ 型基極區(qū)域4附近的η型基極層2的主面IOa開(kāi)始形成，η型勢(shì)壘區(qū)域3側(cè)的Y方向的端部被形成為到達(dá)P型基極區(qū)域4的凸面21附近的深度。從而，設(shè)置在溝槽32b底部的ρ型嵌入?yún)^(qū)域36b的η型勢(shì)壘區(qū)域3 —側(cè)的端部，位于與ρ型基極區(qū)域4的凸面相對(duì)置的深度上。也可以在圖4(b)中示出的X方向上并列配置多個(gè)ρ型嵌入?yún)^(qū)域36b。(第四實(shí)施方式)圖6是示出第四實(shí)施方式涉及的半導(dǎo)體裝置500和550的結(jié)構(gòu)的模式圖。本實(shí)施方式中例示的半導(dǎo)體裝置是溝槽柵型IEGTanjection EnhancedGate Transistor 注入增強(qiáng)柵型晶體管)。IEGT是改良了 IGBT后的能高耐壓、大電流化以及低損耗化的器件，為了進(jìn)一步低損耗化而具有溝槽柵結(jié)構(gòu)。圖6(a)是示出半導(dǎo)體裝置500的立體圖，圖6(b)是示出第四實(shí)施方式的變形例涉及的半導(dǎo)體裝置陽(yáng)0的立體圖。圖6 (a)所示的半導(dǎo)體裝置500具備第一導(dǎo)電型的半導(dǎo)體層即η型基極層52和設(shè)置在η型基極層52的第一主面即主面50上的ρ型基極層72。另外，還具備柵極電極57， 該柵極電極57是在從ρ型基極層72的表面貫通ρ型基極層72到達(dá)η型基極層52的第一溝槽即溝槽75中，隔著設(shè)置在溝槽75內(nèi)面上的柵絕緣膜58而嵌入的第一柵極電極。此外，在ρ型基極層72的表面，與柵極電極57的一側(cè)相鄰而選擇性地設(shè)置有η型發(fā)射極區(qū)域Μ。另一方面，在柵極電極57的另一側(cè)，在溝槽75的底部，與柵絕緣膜58相接觸地設(shè)置有沿η型基極層52的主面50的方向上延伸的絕緣膜68a。更具體地說(shuō)，半導(dǎo)體裝置500具有對(duì)從集電極電極流向發(fā)射極電極的電流進(jìn)行控制的主單元M和為了降低主單元M的ON電阻而設(shè)置的偽單元D。ρ型基極層72被柵極電極57分離為ρ型基極區(qū)域53和ρ型基極區(qū)域61。在ρ 型基極區(qū)域53的表面上選擇性地設(shè)置η型發(fā)射極區(qū)域M和ρ型空穴旁路55，從而構(gòu)成主單元M。另一方面，ρ型基極區(qū)域61包含在偽單元D中。在ρ型基極區(qū)域53和61的上方設(shè)置有發(fā)射極電極67。發(fā)射極電極67與選擇性地設(shè)置在P型基極區(qū)域53表面上的發(fā)射極區(qū)域M和空穴旁路55電氣性連接。另一方面， 在發(fā)射極電極67與ρ型基極區(qū)域61之間設(shè)置有層間絕緣膜65，使發(fā)射極電極67與ρ型基極區(qū)域之間絕緣。另一方面，在η型基極層52的第二主面即主面60上設(shè)置有η型緩沖層62和ρ型集電極層63，與未圖示的集電極電極電氣性連接。半導(dǎo)體裝置500可以設(shè)置在例如硅襯底上，可以通過(guò)從硅襯底的表面離子注入了氧(0+)到規(guī)定深度之后施加熱處理，在η型基極層52中形成Si02層，來(lái)設(shè)置絕緣層68a。 此外，也可以使用下述方法來(lái)設(shè)置，該方法是，在成為η型基極層52的η型硅層的表面上， 向設(shè)置有絕緣層68a的區(qū)域離子注入0+，再層疊η型硅層形成η型基極層52。在圖6(b)所示的半導(dǎo)體裝置550中，將在溝槽75的底部與柵絕緣膜58連接設(shè)置的絕緣層68b，連接設(shè)置在劃出偽單元D的柵極電極57和57b之間。下面，關(guān)于本實(shí)施方式涉及的半導(dǎo)體裝置500和550的作用效果進(jìn)行說(shuō)明。在本實(shí)施方式涉及的半導(dǎo)體裝置500和550中，例如，對(duì)與ρ型集電極層63電氣性連接的未圖示的集電極電極施加正電壓，發(fā)射極電極67接地工作。在半導(dǎo)體裝置500和 550處于導(dǎo)通狀態(tài)的情況下，從被施加正電壓的ρ型集電極層63側(cè)向η型基極層52注入空穴，進(jìn)而空穴穿過(guò)主單元M的ρ型基極區(qū)域53和ρ型空穴旁路55流向發(fā)射極電極67。對(duì)此，從發(fā)射極電極67側(cè)經(jīng)η型發(fā)射極區(qū)域M向ρ型基極區(qū)域53注入電子。被注入到P型基極區(qū)域53中的電子，穿過(guò)形成在P型基極區(qū)域53與柵絕緣膜58的界面上的溝道，注入到η型基極層52中，從而流向ρ型集電極層63。在半導(dǎo)體裝置500和550中，通過(guò)較窄地設(shè)置柵極電極57間的主單元M的寬度， 來(lái)增大對(duì)于流經(jīng)P型基極區(qū)域53的空穴的排出電阻。因此，滯留在η型基極區(qū)域52中的空穴的密度變高，為了中和它而從η型發(fā)射極區(qū)域M經(jīng)ρ型基極區(qū)域53注入到η型基極區(qū)域52中的電子的量增加。這樣，ρ型基極區(qū)域53附近的η型基極區(qū)域52中累積的電子的量增多，能夠降低溝道的導(dǎo)通電阻。例如，在圖13(a)所示的比較例涉及的半導(dǎo)體裝置700中，為了累積空穴并促進(jìn)電子注入而設(shè)置的偽單元D的ρ型基極區(qū)域61中也被注入空穴。ρ型基極區(qū)域61在未圖示的部分中，經(jīng)控制電阻與發(fā)射極電極67連接?？刂齐娮杵鸬綇摩研突鶚O區(qū)域61流向發(fā)射極電極67的空穴的排出電阻的作用。通過(guò)將控制電阻的電阻值設(shè)定成大于流經(jīng)主單元M 的P型基極區(qū)域53和ρ型空穴旁路55的空穴的排出電阻的值，能夠較高地維持η型基極層52中的空穴密度，來(lái)促進(jìn)電子從η型發(fā)射極區(qū)域M的注入。另一方面，在功率控制用的半導(dǎo)體裝置中，需要降低伴隨著開(kāi)關(guān)工作時(shí)的急劇電壓變化而產(chǎn)生的開(kāi)關(guān)噪聲。因此要進(jìn)行控制，使施加到柵極電極57上的柵極電壓的上沿時(shí)間和下沿時(shí)間延遲，減小集電極·發(fā)射極間電壓的時(shí)間變化率(dv/dt)。但是，例如，在接通時(shí)偽單元D的ρ型基極區(qū)域61中過(guò)剩地累積了空穴(hole)， 在P型基極區(qū)域61的電位上升時(shí)，在柵極·集電極間產(chǎn)生負(fù)電容，有集電極·發(fā)射極間電壓的時(shí)間變化率(dv/dt)的控制變得困難的問(wèn)題。作為解決該問(wèn)題的手段，存在如圖13(b)所示的半導(dǎo)體裝置710這樣地，比溝槽75更深地形成偽單元D的ρ型基極區(qū)域61b的方法。此外，也可以如圖13(c)所示的半導(dǎo)體裝置720這樣地，取代偽單元D而設(shè)置同一寬度的溝槽柵極81。對(duì)此，在本實(shí)施方式涉及的半導(dǎo)體裝置500中具備絕緣層68a，該絕緣層68a與設(shè)置在溝槽75底部的柵絕緣膜58連接，并且在偽單元D的方向上延伸地設(shè)置。即，在被溝槽 75包圍的偽單元D中，在與溝槽75同等的深度上，與柵絕緣膜58接觸地、部分地設(shè)置嵌入絕緣層68a。這樣，偽單元D的ρ型基極區(qū)域61與發(fā)射極電極67被電氣性分離。從而，從 η型基極層52空穴向ρ型基極區(qū)域61的注入被抑制，能夠降低ρ型基極區(qū)域61中累積的空穴的量。另外，在圖6 (b)示出的半導(dǎo)體裝置550中還具備柵極電極75b，該柵極電極7 是經(jīng)第二柵絕緣膜即柵絕緣膜58b，嵌入到與溝槽75相隔開(kāi)且貫通基極層72到達(dá)η型基極層52的第二溝槽即溝槽75b中的第二柵極電極。設(shè)置在溝槽75底部且與柵絕緣膜58接觸的絕緣層68b從溝槽75延伸到溝槽75b，在溝槽75b的底部與柵絕緣膜58b接觸。S卩，設(shè)置有在位于偽單元D兩端的溝槽75和75b間延伸，并且從η型基極層52電氣性分離了偽單元D的嵌入絕緣膜68b。這樣就能夠阻止從η型基極層52空穴向ρ型基極區(qū)域61的注入。此外，絕緣膜68b與圖6 (a)所示的絕緣層68a相同地、形成為在溝槽75和75b的底部與柵絕緣膜58和58b連接，也可以形成為在沿η型基極層52的主面50的方向上延伸的、與偽單元D相同寬度的嵌入絕緣膜。本實(shí)施方式涉及的半導(dǎo)體裝置500和550能夠比圖13(b)和(c)所示的半導(dǎo)體裝置710和720更加容易地制作，抑制偽單元D的ρ型基極區(qū)域61中的空穴累積的效果也高。 從而能夠?qū)崿F(xiàn)降低了開(kāi)關(guān)噪聲的良好的開(kāi)關(guān)特性。下面，關(guān)于本實(shí)施方式涉及的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。圖7 圖8是模式地示出半導(dǎo)體裝置550的制造工序的剖視圖。本實(shí)施方式涉及的半導(dǎo)體裝置的制造方法具備向η型基極層52中的形成絕緣層 68b的區(qū)域68c中離子注入氧的工序；以及對(duì)η型基極層52進(jìn)行熱處理后在已注入了氧的區(qū)域中形成絕緣層68b的工序。首先，如圖7(a)所示，在η型基極層52的表面形成注入掩膜71。離子注入掩膜 71例如可以使用由Si02膜構(gòu)成的硬膜。另外，也可以為了應(yīng)對(duì)高能量的離子注入而成為在 Si02膜之上設(shè)置金屬層的結(jié)構(gòu)。接著，如圖7(b)所示，將注入掩膜71形成為具有規(guī)定開(kāi)口的注入掩膜71a。該情況下形成與設(shè)置有絕緣層68b的區(qū)域68c相對(duì)應(yīng)的開(kāi)口。接著，如圖7(c)所示，使用注入掩膜71a，向設(shè)置有絕緣層68b的區(qū)域68c注入氧離子(0+)。接著，對(duì)已注入了 0+的硅襯底進(jìn)行熱處理，使硅原子與0+反應(yīng)，形成絕緣層 68b(Si02 層)。接著，如圖8 (a)所示，在設(shè)置了絕緣層68b的η型基極層52的表面上形成ρ型基極層72。例如可以通過(guò)向η型基極層52的表面離子注入作為ρ型雜質(zhì)的硼(B)來(lái)形成ρ 型基極層72。另外，如圖8(a)所示，在ρ型基極層72的表面選擇性地形成η型發(fā)射極區(qū)域M 和P型空穴旁路陽(yáng)。例如可以通過(guò)離子注入作為η型雜質(zhì)的砷(As)來(lái)形成η型發(fā)射極區(qū)域M?？梢酝ㄟ^(guò)比ρ型基極層72更高濃度地離子注入ρ型雜質(zhì)(例如B)來(lái)形成ρ型空穴旁路55。接著，如圖8(b)所示，形成從ρ型基極層72的表面連通絕緣層68b的溝槽75。溝槽75劃分主單元M與偽單元D之間，將ρ型基極層72分離為ρ型基極區(qū)域53和ρ型基極區(qū)域61。另外，將溝槽75的內(nèi)面熱氧化形成柵絕緣膜58。接著，如圖8(c)所示，在溝槽75的內(nèi)部嵌入導(dǎo)電性的多晶硅，形成柵極電極57。 另外，在柵極電極57和偽單元D之上形成層間絕緣膜65，在層間絕緣膜65和主單元M之上形成發(fā)射極電極67，從而能夠完成圖6(b)所示的器件結(jié)構(gòu)。(第五實(shí)施方式)圖9是模式地示出第五實(shí)施方式涉及的半導(dǎo)體裝置600的結(jié)構(gòu)的剖視圖。本實(shí)施方式中例示的半導(dǎo)體裝置600也是溝槽柵型IEGT，與圖6 (b)所示的半導(dǎo)體裝置550的不同點(diǎn)在于，在偽單元D中具有偽柵極57b以及在偽單元D的ρ型基極區(qū)域53b中具有η型發(fā)射極區(qū)域M和P型空穴旁路55。如圖9所示，在半導(dǎo)體裝置600中，等間隔地設(shè)置有貫通ρ型基極層72到達(dá)η型基極層的溝槽75、7 、75c。在ρ型基極層75被各個(gè)溝槽分割后的ρ型基極區(qū)域53、5 的表面上設(shè)置有η型發(fā)射極區(qū)域M和ρ型空穴旁路55。在溝槽75與溝槽75c之間劃出的偽單元D，在中央還具有溝槽75b。對(duì)溝槽75的內(nèi)面進(jìn)行例如熱氧化而設(shè)置的柵絕緣膜58，在溝槽75的底部與絕緣層68b連接。絕緣層 68b從溝槽75的底部向溝槽7 和溝槽75c的底部延伸，與形成在溝槽75內(nèi)面上的柵絕緣膜58b和形成在溝槽75c內(nèi)面上的柵絕緣膜58c連接。這樣，偽單元D的ρ型基極區(qū)域 53b從η型基極層52電氣性分離。在溝槽75和75c的內(nèi)部設(shè)置有柵極電極57和57c，在溝槽75b的內(nèi)部設(shè)置有偽柵極57b。另外，從溝槽75的上部向溝槽7 和溝槽75c的上部延伸地設(shè)置有層間絕緣膜 65。另一方面，在溝槽75和相鄰的溝槽75c之間沒(méi)有絕緣膜68b。此外，發(fā)射極電極 67與設(shè)置在ρ型基極區(qū)域53表面上的η型發(fā)射極區(qū)域M和ρ型空穴旁路55連接，形成了 MOSFET結(jié)構(gòu)的主單元Μ。通過(guò)成為這種結(jié)構(gòu)，能夠任意變更偽單元D的寬度，實(shí)現(xiàn)具有期望的特性的半導(dǎo)體裝置。即，由于在全部的ρ型基極區(qū)域53、5北中設(shè)置有η型發(fā)射極區(qū)域M和空穴旁路 55，因此，能夠任意地選擇成為主單元M的ρ型基極區(qū)域。從而，只要變更設(shè)置絕緣層68b 的寬度以及發(fā)射極電極67與主單元M接觸的位置，就能夠任意地變更偽單元D的寬度。(第六實(shí)施方式)圖10是模式地示出第六實(shí)施方式涉及的半導(dǎo)體裝置650的結(jié)構(gòu)的剖視圖。本實(shí)施方式中例示的半導(dǎo)體裝置650也是溝槽柵型IEGT，在偽單元D中具有偽柵極57b的這點(diǎn)與圖6(b)所示的半導(dǎo)體裝置550不同。另外，半導(dǎo)體裝置650中設(shè)置的絕緣層68d，成為在 η型基極層52中設(shè)置的溝槽75底部形成的絕緣膜相連接的結(jié)構(gòu)。如圖10所示，在偽單元D的溝槽75的底部形成有較厚的Si02膜78b，并且還形成有相鄰的溝槽75中設(shè)置的Si02膜78b在底部連接的絕緣層68d。這樣，在偽單元D內(nèi)，被柵極電極57和偽柵極57b包圍的ρ型基極區(qū)域73電氣上獨(dú)立分離。通過(guò)成為這種結(jié)構(gòu)，與圖6(b)所示的半導(dǎo)體裝置550或者圖13(c)所示的半導(dǎo)體裝置720相同地得到良好的開(kāi)關(guān)特性。圖11 圖12是模式地示出半導(dǎo)體裝置650的制造工序的剖視圖。在本實(shí)施方式涉及的制造方法中，如圖11所示，形成從P型基極層72(參照?qǐng)D 8(a))的表面到達(dá)η型基極層52的溝槽75。例如，使用由Si02膜構(gòu)成的刻蝕掩膜71b，利用RIE (Reactive IonEtching 反應(yīng)離子刻蝕)法形成到達(dá)η型基極層52的溝槽75。這時(shí)，較窄地形成偽單元D的成為ρ型基極區(qū)域73的部分的寬度，使形成在溝槽75的底部78c中的Si02膜78b相互連接。接著，向溝槽75的底部78c中注入氧離子(0+)。這時(shí)，考慮溝槽75間的間隔來(lái)設(shè)定注入離子的加速能量，以使得被導(dǎo)入到底部78c中的氧離子的分布與偽單元D內(nèi)的相鄰的溝槽柵極重疊。接著，通過(guò)在氧氣氛中進(jìn)行熱處理，能夠如圖12(a)所示地在溝槽75的底部形成 Si02膜78b，在溝槽75的側(cè)面形成柵絕緣膜78。Si02膜78b相互連接而形成絕緣層68d。圖12(b)和(c)是示出主單元M的ρ型基極區(qū)域53和偽單元D的ρ型基極區(qū)域 73的平面配置的模式圖。例如，可以如圖12(b)所示地與帶狀形成的ρ型基極區(qū)域53平行地設(shè)置偽單元D 中所配置的P型基極區(qū)域73。另外，也可以如圖12 (C)所示地，在正交于帶狀形成的P型基極區(qū)域53的方向上設(shè)置偽單元D中所配置的ρ型基極區(qū)域73b。接著，通過(guò)在圖12(a)所示的溝槽75的內(nèi)部嵌入導(dǎo)電性的多晶硅來(lái)形成柵極電極 57和偽柵極57b，另外還形成層間絕緣膜65和發(fā)射極電極67，從而能夠完成圖10所示的半導(dǎo)體裝置650的結(jié)構(gòu)。以上參照本發(fā)明涉及的第一 第六實(shí)施方式說(shuō)明了本發(fā)明，但本發(fā)明不限定于這些實(shí)施方式。例如，本領(lǐng)域技術(shù)人員基于申請(qǐng)時(shí)的技術(shù)水平所能做出的設(shè)計(jì)變更或材料的變更等與本發(fā)明的技術(shù)思想相同的實(shí)施方式，也包含在本發(fā)明的技術(shù)范圍中。盡管已說(shuō)明了本發(fā)明的幾個(gè)實(shí)施方式，但這些實(shí)施方式僅是作為例子而提出的， 并不是要限定本發(fā)明的范圍?？梢杂枚喾N其他的方式來(lái)實(shí)施這些新的實(shí)施方式，可以在不脫離本發(fā)明主旨的范圍內(nèi)進(jìn)行各種各樣的省略、替代和變更。這些實(shí)施方式及其變形包含在發(fā)明的范圍和主旨中，同時(shí)包含在權(quán)利要求書(shū)記載的發(fā)明及其等同的范圍中。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備 第一導(dǎo)電型的第一半導(dǎo)體層；第二導(dǎo)電型的第一半導(dǎo)體區(qū)域，選擇性地設(shè)置在上述半導(dǎo)體層的第一主面上； 第一導(dǎo)電型的第二半導(dǎo)體區(qū)域，與上述第一半導(dǎo)體區(qū)域接觸，選擇性地設(shè)置在上述第一主面上；第一導(dǎo)電型的第三半導(dǎo)體區(qū)域，選擇性地設(shè)置在上述第一半導(dǎo)體區(qū)域的表面上； 第二導(dǎo)電型的第四半導(dǎo)體區(qū)域，與上述第一半導(dǎo)體區(qū)域的側(cè)面和底面之間的凸面夾著上述第二半導(dǎo)體區(qū)域而相對(duì)置地設(shè)置；以及控制電極，隔著絕緣膜設(shè)置在上述半導(dǎo)體層、上述第一半導(dǎo)體區(qū)域、上述第二半導(dǎo)體區(qū)域和上述第三半導(dǎo)體區(qū)域之上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，還具備 主電極，與上述第一半導(dǎo)體區(qū)域和上述第三半導(dǎo)體區(qū)域接觸；以及第二導(dǎo)電型的第二半導(dǎo)體層，設(shè)置在上述第一半導(dǎo)體層的第二主面?zhèn)取?br> 3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第三半導(dǎo)體區(qū)域的載流子濃度高于上述第一半導(dǎo)體層的載流子濃度。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第四半導(dǎo)體區(qū)域設(shè)置在上述第一半導(dǎo)體層之中的與上述凸面相對(duì)置的部分。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，上述第四半導(dǎo)體區(qū)域沿著上述第一半導(dǎo)體區(qū)域的側(cè)面延伸。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，在沿上述第一半導(dǎo)體區(qū)域的側(cè)面延伸的方向上相互隔開(kāi)地設(shè)置多個(gè)上述第四半導(dǎo)體區(qū)域。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，上述第四半導(dǎo)體區(qū)域在與上述第一半導(dǎo)體區(qū)域的側(cè)面交叉的方向上延伸。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于，在沿上述第一半導(dǎo)體區(qū)域的側(cè)面延伸的方向上相互隔開(kāi)地設(shè)置多個(gè)上述第四半導(dǎo)體區(qū)域。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第四半導(dǎo)體區(qū)域設(shè)置在從上述第一半導(dǎo)體層的上述第一主面朝向上述第一半導(dǎo)體層的第二主面的方向上，上述第二主面?zhèn)鹊亩瞬颗c上述凸面相對(duì)置。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于， 上述第四半導(dǎo)體區(qū)域沿著上述第一半導(dǎo)體區(qū)域的側(cè)面延伸。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，上述第四半導(dǎo)體區(qū)域在與上述第一半導(dǎo)體區(qū)域的側(cè)面交叉的方向上延伸。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于，在沿上述第一半導(dǎo)體區(qū)域的側(cè)面延伸的方向上相互隔開(kāi)地設(shè)置多個(gè)上述第四半導(dǎo)體區(qū)域。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，在上述第四半導(dǎo)體區(qū)域，上述第二主面?zhèn)鹊亩瞬康碾s質(zhì)濃度高于上述第一主面?zhèn)鹊牟糠值碾s質(zhì)濃度。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第四半導(dǎo)體區(qū)域設(shè)置于從上述第一半導(dǎo)體層的上述第一主面朝向上述第一半導(dǎo)體層的第二主面的方向上形成的溝槽的底部，與上述凸面相對(duì)置。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 上述溝槽沿著上述第一半導(dǎo)體區(qū)域的側(cè)面形成， 上述第四半導(dǎo)體區(qū)域沿著上述溝槽的底部延伸。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于，上述溝槽在與上述第一半導(dǎo)體區(qū)域的側(cè)面交叉的方向上延伸設(shè)置， 上述第四半導(dǎo)體區(qū)域在上述溝槽的上述第一半導(dǎo)體區(qū)域側(cè)的一端與上述凸面相對(duì)置。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其特征在于，在沿上述第一半導(dǎo)體區(qū)域的側(cè)面延伸的方向上相互隔開(kāi)地設(shè)置多個(gè)上述第四半導(dǎo)體區(qū)域。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 在上述溝槽的內(nèi)部設(shè)置有η型或P型的半導(dǎo)體層。
19.一種半導(dǎo)體裝置的制造方法，其特征在于，所述半導(dǎo)體裝置具有 第一導(dǎo)電型的第一半導(dǎo)體層；第二導(dǎo)電型的第一半導(dǎo)體區(qū)域，設(shè)置在上述半導(dǎo)體層的第一主面上； 第一導(dǎo)電型的第二半導(dǎo)體區(qū)域，與上述第一半導(dǎo)體區(qū)域接觸，選擇性地設(shè)置在上述第一主面上；第一導(dǎo)電型的第三半導(dǎo)體區(qū)域，選擇性地設(shè)置在上述第一半導(dǎo)體區(qū)域的表面上；以及控制電極，隔著絕緣膜設(shè)置在上述半導(dǎo)體層、上述第一半導(dǎo)體區(qū)域、上述第二半導(dǎo)體區(qū)域和上述第三半導(dǎo)體區(qū)域之上， 上述制造方法包括形成溝槽的工序，該溝槽從上述半導(dǎo)體層的上述第一主面到達(dá)上述第一半導(dǎo)體區(qū)域的側(cè)面和底面之間的凸面附近；以及向上述溝槽的底部離子注入第二導(dǎo)電型的雜質(zhì)的工序。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置的制造方法，其特征在于， 還包括用第一導(dǎo)電型或第二導(dǎo)電型的半導(dǎo)體嵌入上述溝槽的工序。
全文摘要
本發(fā)明提供一種在維持低導(dǎo)通電阻的同時(shí)高性能化的半導(dǎo)體裝置及其制造方法。本發(fā)明提供一種半導(dǎo)體裝置，其特征在于，具備第一導(dǎo)電型的第一半導(dǎo)體層；選擇性地設(shè)置在上述半導(dǎo)體層的第一主面上的第二導(dǎo)電型的第一半導(dǎo)體區(qū)域；與上述第一半導(dǎo)體區(qū)域接觸且選擇性地設(shè)置在上述第一主面上的第一導(dǎo)電型的第二半導(dǎo)體區(qū)域；選擇性地設(shè)置在上述第一半導(dǎo)體區(qū)域的表面上的第一導(dǎo)電型的第三半導(dǎo)體區(qū)域；與上述第一半導(dǎo)體區(qū)域的側(cè)面和底面之間的凸面夾著上述第二半導(dǎo)體區(qū)域而相對(duì)置地設(shè)置的第二導(dǎo)電型的第四半導(dǎo)體區(qū)域；以及隔著絕緣膜設(shè)置在上述半導(dǎo)體層、上述第一半導(dǎo)體區(qū)域、上述第二半導(dǎo)體區(qū)域和上述第三半導(dǎo)體區(qū)域之上的控制電極。
文檔編號(hào)H01L29/739GK102201438SQ20111005130
公開(kāi)日2011年9月28日 申請(qǐng)日期2011年3月3日 優(yōu)先權(quán)日2010年3月24日
發(fā)明者柳澤曉, 鐮田周次 申請(qǐng)人:株式會(huì)社東芝