專利名稱：一種高壓半導體結構及其制備方法
技術領域：
本發(fā)明涉及高壓半導體器件領域，尤其涉及一種橫向或縱向高壓半導體器件的終端結構及其制備方法。
背景技術：
隨著人們對功率半導體器件模塊的不斷研究和開發(fā)，市場上出現(xiàn)了可關斷晶閘管(Gate Turn-Off Thyristor，GT0)、雙擴散金屬-氧化物-半導體場效應晶體管(Double-diffused MOSFET, DM0S)，絕緣柵雙極型晶體管 Qnsulated Gate Bipolar Transistor, IGBT)等多種功率器件，其性能越來越好，應用也越來越廣泛。功率集成電路的銷售額呈現(xiàn)出逐年大幅遞增趨勢，已經滲透到了工業(yè)和消費市場的諸多領域。一個功率器件的性能指標，主要可以從擊穿電壓、最大電流、最大功率、導通電阻、面積、速度等多個角度來評判。針對不同性能指標的要求，可以選擇合適的功率器件。為了提高器件的擊穿電壓，人們一般采用場板或場限環(huán)等常用終端技術，或者可以通過擴大結深來增加PN結拐角處的曲率半徑，以減小峰值電場強度，或者同時采用上述某幾種方法。如果采用連接于半導體表面的場板結構，對于P型襯底、N+型引出的半導體結構而言，當引入場板后，場板與P型區(qū)表面發(fā)生耦合，一部分電力線從場板出發(fā)終止于P型區(qū)表面，使耗盡區(qū)向體內推進。這等效于在橫向PN結表面引入了與原來P型一側耗盡區(qū)中空間電荷電性相反的附加電荷，由該附加電荷引起的電場方向與原耗盡區(qū)中空間電荷引起的電場方向相反，從而降低了結表面的電場，提高了擊穿電壓。但是，在場板外邊界下方的半導體襯底表面，由于附加電荷引起的電場疊加，會存在一個尖峰電場。為了使場板下方的半導體耗盡區(qū)盡可能承擔大的電壓，必須使該區(qū)域的電場強度維持在臨界電場附近。一種滿足上述要求的結構是將介質層做成斜坡狀，形成斜坡金屬場板。一般的，通過在介質層表面形成一層易腐蝕層，光刻打開窗口后，利用腐蝕溶液的選擇比，即腐蝕上層介質層的速率大于腐蝕下層的速率，形成斜坡介質層結構，具體可參考專利號為CN1181562C，CN101752208A的中國專利。此外，也可以利用灰度光刻技術(Gray-tone Lithography)，形成曲面斜坡介質層結構，具體可參考美國專利US2004/0129993A1。然而， 場板外邊界下方的尖峰電場仍然存在。如果能夠削減這個尖峰，使得電場強度的分布更加均勻，則能進一步提高耐壓能力。另一方面，隨著近年來高介電常數(shù)(high-κ )介質材料在半導體領域中的應用愈加廣泛，人們對這一類材料的研究也越來越多，譬如MOS器件的柵介質中采用的二氧化鉿、 二氧化鋯等。為了在刻蝕作為柵介質的二氧化鉿或二氧化鋯的時候減少對隔離區(qū)的二氧化硅的損耗，必須尋找一種有較高刻蝕選擇比的方法，譬如在美國專利US2004/0067657A1就提到了采用一定配比的溶液，使二氧化鉿或二氧化鋯對二氧化硅的濕法刻蝕選擇比能夠達到2. 5以上
發(fā)明內容
本發(fā)明的目的在于提出一種可以緩和場板外邊界處密集的電場線、降低下方半導體表面電場強度的峰值大小、提高半導體結構的耐壓能力的具有斜坡場板的高壓半導體結構。為達到上述目的，本發(fā)明提供一種高壓半導體結構，包括半導體襯底，設置于所述半導體襯底表面的雙層斜坡介質層，及設置于所述半導體襯底和所述雙層斜坡介質層表面的斜坡金屬場板結構；所述雙層斜坡介質層包括底層介質層以及位于底層介質層上的頂層介質層，所述頂層介質層為高介電常數(shù)介質材料，所述頂層介質層的介電常數(shù)大于底層介質層的介電常數(shù)。進一步的，所述底層介質層的材料為二氧化硅。進一步的，所述頂層介質層的材料為二氧化鉿或二氧化鋯。進一步的，所述底層介質層斜坡部分的坡度小于頂層介質層斜坡部分的坡度。本發(fā)明還提供一種用于制備上述高壓半導體結構的方法，包括如下步驟提供第一導電類型的半導體襯底，在其表面形成雙層介質材料層；利用光刻工藝定義所述半導體襯底上的引出區(qū)域；濕法刻蝕所述雙層介質材料，以暴露所述引出區(qū)域的半導體表面，并使雙層介質材料層形成雙層斜坡介質層，所述雙層斜坡介質層包括底層介質層以及位于底層介質層上的頂層介質層；離子注入第二導電類型的雜質于所述引出區(qū)域，并進行退火工藝；在所述半導體襯底及所述雙層斜坡介質層結構表面形成斜坡金屬場板結構。進一步的，所述底層介質層的材料為二氧化硅。進一步的，所述頂層介質層的材料為二氧化鉿或二氧化鋯。進一步的，在濕法刻蝕所述雙層介質材料步驟中，所述底層介質層的刻蝕速率小于其頂層介質層的刻蝕速率。進一步的，所述斜坡金屬場板結構采用蒸發(fā)法或濺射法形成。綜上所述，本發(fā)明優(yōu)選的一種技術方案，在濕法刻蝕所述雙層介質材料的時候，刻蝕底層介質材料的速率大于刻蝕頂層介質材料的速率。和現(xiàn)有技術相比，本發(fā)明的高壓半導體結構的高介電常數(shù)頂層介質層能夠緩和場板外邊界處密集的電場線，降低下方半導體表面電場強度的峰值大小，提高半導體結構的耐壓能力。另外，具有斜坡結構的高介電常數(shù)頂層介質層在一定程度上延續(xù)了底層斜坡，等于增加了斜坡的寬度，更好的起到了增加耐壓的作用。


圖1到圖4為本發(fā)明一實施例中高壓半導體結構的制備方法的各工藝步驟的結構示意圖。圖5為本發(fā)明一實施例中高壓半導體結構的制備方法的簡要流程示意圖。圖6為本發(fā)明一實施例中高壓半導體結構與傳統(tǒng)斜坡場板結構的半導體表面電場分布圖。
具體實施例方式
4
為使本發(fā)明的內容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。圖4是本發(fā)明的高壓半導體結構的剖面示意圖，請參照圖4，本發(fā)明提供一種高壓半導體結構包括半導體襯底1，設置于所述半導體襯底1表面的雙層斜坡介質層，及設置于所述半導體襯底1和所述雙層斜坡介質層表面的斜坡金屬場板結構5 ；所述雙層斜坡介質層包括底層介質層2以及位于底層介質層2上的頂層介質層3，所述頂層介質層3的介電常數(shù)大于其底層介質層2的介電常數(shù)。進一步的，所述底層介質層2的材料為二氧化硅。 所述頂層介質層3為高介電常數(shù)介質材料。例如，所述頂層介質層3的材料為二氧化鉿或二氧化鋯。在本實施例中，所述底層介質層2斜坡部分的坡度小于頂層介質層3斜坡部分的坡度。圖5為本發(fā)明一實施例中高壓半導體結構的制備方法的簡要流程示意圖。以下結合圖1 圖4及圖5詳細描述本發(fā)明的高壓半導體結構的工藝制備過程。其中在本實施例中，以第一導電類型為P型，第二導電類型為N型為例，所述高壓半導體結構的制備方法包括以下步驟SOl 提供第一導電類型的半導體襯底，在其表面形成雙層介質材料層；如圖1所示，在本實施例中，所述第一導電類型為P型，所述的半導體襯底1可以是硅、鍺、鍺硅等半導體材料；先在P型半導體襯底1表面形成雙層介質材料層的底層介質層2，所述底層介質層2可以采用熱氧化法或化學汽相沉積的方法形成。其中較佳的，所述半導體襯底1為硅材料，所述底層介質層2的材料為二氧化硅，所述二氧化硅采用熱氧化的方法形成，該方法得到的底層介質層2質量好，更有利于增加和其他介質材料之間的腐蝕速率的差異，得到適當寬度的斜坡；接著，在所述底層介質層2表面沉積頂層介質層3，所述頂層介質層3為高介電常數(shù)介質材料，具體的，所述的高介電常數(shù)介質材料可以為二氧化鉿或二氧化鋯。S02 利用光刻工藝定義所述半導體襯底上的引出區(qū)域；如圖2所示，利用光刻工藝定義引出區(qū)域10，在所述雙層介質材料層表面涂抹光刻膠4，并利用預設圖案的掩模板對光刻膠進行曝光4，并對光刻膠進行顯影，從而暴露出引出區(qū)域10的雙層介質材料層，保留其余的光刻膠4。S03 濕法刻蝕所述雙層介質材料層，以暴露所述引出區(qū)域的半導體襯底表面，并使雙層介質材料層形成雙層斜坡介質層；如圖3所示，利用濕法刻蝕所述頂層介質層3和所述底層介質層2。由于濕法刻蝕為各項同性，故在刻蝕過程中，引出區(qū)域10中雙層介質材料層被刻蝕，同時靠近引出區(qū)域10的側面雙層介質材料層也會被刻蝕，在本實施例中，底層介質層2為二氧化硅，頂層介質層3為高介電常數(shù)介質材料的二氧化鉿或二氧化鋯時，濕法刻蝕溶液對二氧化鉿或二氧化鋯的腐蝕速率大于對二氧化硅的腐蝕速率，從而形成如圖3 所示的雙層斜坡介質層結構，從而底層介質層2斜坡的坡度小于頂層介質層3斜坡的坡度。S04:離子注入第二導電類型的雜質于所述引出區(qū)域，并進行退火工藝；如圖4所示，在本實施例中，所述第二導電類型為N型，則去除光刻膠4后，以所述雙層斜坡介質層為掩模進行離子注入并退火，其中注入的離子為磷離子或砷離子，從而在襯底中形成N+型區(qū)。S05 在所述半導體襯底1及所述雙層斜坡介質層結構表面形成斜坡金屬場板結構5。斜坡金屬場板結構5可以采用蒸發(fā)或濺射法形成，其中較佳的，采用濺射法沉積一層金屬，并利用光刻、刻蝕工藝對金屬進行刻蝕，最終形成如圖4所示的斜坡金屬場板結構5。和現(xiàn)有技術相比，本發(fā)明的高壓半導體結構的高介電常數(shù)頂層介質層能夠緩和場板外邊界處密集的電場線，降低下方半導體表面電場強度的峰值大小，提高半導體結構的耐壓能力；另外，具有斜坡結構的高介電常數(shù)頂層介質層在一定程度上延續(xù)了底層介質層的斜坡，等于增加了斜坡的寬度，更好的起到了增加耐壓的作用。圖6為本發(fā)明一實施例中高壓半導體結構與傳統(tǒng)斜坡場板結構的半導體表面電場分布圖。如圖6所示，曲線11為傳統(tǒng)斜坡場板結構的半導體表面電場分布，采用本發(fā)明的高壓半導體結構的半導體表面電場分布為曲線12。從圖6中可以看到，本發(fā)明的高壓半導體結構與傳統(tǒng)斜坡場板結構的半導體表面電場分布相比，場板外邊界處的尖峰電場強度有明顯的下降，從而能有效提高了擊穿電壓。事實上，在上述實施例中，二氧化鉿或二氧化鋯起到了多重效用首先，在制備本發(fā)明的高壓半導體結構的工藝步驟中，二氧化鉿或二氧化鋯充當易腐蝕層，腐蝕速率大于底層的二氧化硅，從而能形成坡度較小，寬度較大的底層斜坡介質層；其次，二氧化鉿或二氧化鋯本身就是一層斜坡介質層，可視為底層二氧化硅斜坡介質層的一種延續(xù)，盡管寬度相對較小，但也能在一定程度上改善電場分布；再次，也是最重要的一點，由于二氧化鉿或二氧化鋯是高介電常數(shù)的絕緣介質層，其介電常數(shù)大于20，遠遠高于二氧化硅的3. 9。高介電常數(shù)介質層的存在，使得場板邊界對場板覆蓋區(qū)外附近的半導體表面的耦合作用加強， 防止了電場線集中在場板邊界處，降低了邊界處的電場強度，增強了本發(fā)明的高壓半導體結構的耐壓能力。在不偏離本發(fā)明的精神和范圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發(fā)明并不限于在說明書中所述的具體實施例。 任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種高壓半導體結構，其特征在于，包括半導體襯底，設置于所述半導體襯底表面的雙層斜坡介質層，及設置于所述半導體襯底和所述雙層斜坡介質層表面的斜坡金屬場板結構；所述雙層斜坡介質層包括底層介質層以及位于底層介質層上的頂層介質層，所述頂層介質層為高介電常數(shù)介質材料，所述頂層介質層的介電常數(shù)大于底層介質層的介電常數(shù)。
2.如權利要求1所述的高壓半導體結構，其特征在于，所述底層介質層的材料為二氧化硅。
3.如權利要求1所述的高壓半導體結構，其特征在于，所述頂層介質層的材料為二氧化鉿或二氧化鋯。
4.如權利要求1所述的高壓半導體結構，其特征在于，所述底層介質層斜坡部分的坡度小于頂層介質層斜坡部分的坡度。
5.一種用于制備如權利要求1所述的高壓半導體結構的方法，其特征在于，包括如下步驟提供第一導電類型的半導體襯底，在其表面形成雙層介質材料層； 利用光刻工藝定義所述半導體襯底上的引出區(qū)域；濕法刻蝕所述雙層介質材料，以暴露所述引出區(qū)域的半導體表面，并使雙層介質材料層形成雙層斜坡介質層，所述雙層斜坡介質層包括底層介質層以及位于底層介質層上的頂層介質層；離子注入第二導電類型的雜質于所述弓丨出區(qū)域，并進行退火工藝； 在所述半導體襯底及所述雙層斜坡介質層結構表面形成斜坡金屬場板結構。
6.如權利要求5所述的高壓半導體結構，其特征在于，所述底層介質層的材料為二氧化硅。
7.如權利要求5所述的高壓半導體結構，其特征在于，所述頂層介質層的材料為二氧化鉿或二氧化鋯。
8.如權利要求5所述的制備高壓半導體結構的方法，其特征在于，在濕法刻蝕所述雙層介質材料步驟中，所述底層介質層的刻蝕速率小于頂層介質層的刻蝕速率。
9.如權利要求5所述的制備高壓半導體結構的方法，其特征在于，所述斜坡金屬場板結構采用蒸發(fā)法或濺射法形成。
全文摘要
本發(fā)明公開了一種高壓半導體結構及其制備方法。所述高壓半導體結構包括半導體襯底，設置于所述半導體襯底表面的雙層斜坡介質層，設置于所述半導體襯底和所述雙層斜坡介質層表面的金屬場板結構。所述雙層斜坡介質層的頂層為高介電常數(shù)介質材料，可以緩和場板外邊界處密集的電場線，降低下方半導體表面電場強度的峰值大小，提高半導體結構的耐壓能力。
文檔編號H01L21/28GK102184947SQ201110061788
公開日2011年9月14日 申請日期2011年3月15日 優(yōu)先權日2011年3月15日
發(fā)明者孫德明, 范春暉 申請人:上海集成電路研發(fā)中心有限公司