專利名稱：金屬半導體化合物薄膜和dram存儲單元及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子器件技術(shù)領(lǐng)域，尤其涉及一種金屬半導體化合物薄膜和DRAM 存儲單元及其制備方法。
背景技術(shù)：
作為金屬電極的金屬半導體化合物薄膜被廣泛用于金屬氧化物半導體場效應晶體管(MOSFET)的源漏極和柵極，形成和硅、鍺或硅-鍺半導體的金-半接觸。金屬半導體化合物薄膜的主要作用從一開始的為簡單的二極管提供可靠的接觸， 到近來利用自對準金屬半導體化合物薄膜形成工藝(salicide)為MOSFET形成低阻源漏接觸和低方塊電阻柵電極，在CMOS器件尺寸的微縮化及提高器件性能上起著非常重要的作用。隨著半導體制備工藝技術(shù)的進步，金屬半導體化合物薄膜從早期的硅化鈦(TiSi2)、硅化鈷(CoSi2)發(fā)展到現(xiàn)在主流的的硅化鎳(NiSi)或摻鉬硅化鎳(Ni (Pt) Si)。并且隨著器件尺寸的縮小，金屬半導體化合物薄膜的厚度也要求越來越薄；這一點在動態(tài)隨機存儲器(DRAM，Dynamic Random Access Memory)中表現(xiàn)尤為明顯。DRAM通常由多個基本存儲單元按照行和列組成，每個存儲單元包括一個MOS晶體管及一個電容，所述MOS晶體管的源區(qū)與位線(bit line)相連，其柵區(qū)與字線(word line) 相連，其漏區(qū)通過一緩沖層與所述電容相連，其中，所述緩沖層為高摻雜多晶硅層，所述電容為金屬-絕緣層-金屬(MIM^etal-Insulator-Metal)電容。之所以在漏區(qū)與所述電容之間加入高摻雜多晶硅層，是因為如果MIM電容的金屬電極和硅襯底直接接觸，將會使得漏區(qū)與硅襯底之間形成的PN結(jié)(簡稱漏極PN結(jié))的漏電流增大，從而導致DRAM存儲單元的電荷保持能力下降；加入高摻雜多晶硅層可避免漏極PN結(jié)的漏電流過度增大。然而，由于所述漏區(qū)的組成材料為Si，而Si與多晶硅之間的接觸電阻很大，并且由于Si的表面通常會形成一層天然的氧化層，因而進一步增大了 Si與多晶硅之間的接觸電阻，從而使得晶體管的讀寫速度降低。為了提高晶體管的讀寫速度，目前采取的辦法是在所述漏區(qū)形成一層金屬半導體化合物薄膜，所述漏區(qū)通過所述金屬半導體化合物薄膜與所述多晶硅相連，從而可大大降低所述漏區(qū)與所述多晶硅之間的接觸電阻，提高所述晶體管的讀寫速度。然而，在所述漏區(qū)形成一層金屬半導體化合物薄膜后，所述漏區(qū)與半導體襯底之間形成的PN結(jié)的電阻也隨之降低，使得所述PN結(jié)的漏電流增大，從而導致所述電容中存儲的電荷容易流失，使得所述電容的存儲能力下降，因而需對DRAM不斷進行刷新；并且金屬半導體化合物薄膜層的厚度越厚，所述電容的存儲能力越差。因此，為了在提高所述晶體管的讀寫能力的同時，保證所述電容的存儲能力，希望所述金屬半導體化合物薄膜的厚度越薄越好。目前，形成金屬半導體化合物薄膜的方法主要有以下幾種1)硅化鈦工藝硅化鈦工藝是先將鈦金屬沉積在晶片上，然后經(jīng)過稍低溫度的第一次退火，得到高阻的中間亞穩(wěn)相C49，然后再經(jīng)過溫度稍高的第二次退火，使C49相轉(zhuǎn)變成最終需要的低阻CM相(穩(wěn)定)。硅化鈦具有形成工藝簡單、高溫穩(wěn)定性好等優(yōu)點。然而，隨著MOSFET尺寸的不斷變小，會出現(xiàn)硅化鈦的形成和相變不徹底的現(xiàn)象，尤其是其窄線條效應，即硅化鈦的形成和相變隨著線寬或接觸面積的減小而變得更加困難，這不僅大大增加了接觸電阻和寄生串聯(lián)電阻，而且導致了器件和器件、電路和電路及芯片和芯片之間特性的不穩(wěn)定和不重復；2)硅化鈷工藝為了解決較小尺寸下出現(xiàn)的線寬效應，硅化鈷作為硅化鈦的替代品應運而生，但當器件尺寸更小時，窄線條效應在硅化鈷的形成中仍然會出現(xiàn)；隨著有源區(qū)摻雜深度不斷變淺，硅化鈷形成過程中也會過度消耗表面高摻雜硅；3)硅化鎳工藝相對于之前的硅化鈦和硅化鈷而言，硅化鎳具有一系列獨特的優(yōu)勢。硅化鎳仍然沿用之前硅化物類似的兩步退火工藝，但是退火溫度有了明顯降低(< 600°C )，這樣就大大減少對器件已形成的超淺結(jié)的破壞，較低的退火溫度不會導致已摻雜離子在硅化物形成過程中的擴散。同時，較低的退火溫度也有利于更加先進的材料和技術(shù)的集成，這里特別包括了高介電系數(shù)的介質(zhì)柵(high-K dielectric)和金屬柵極(metal gate)；鎳的硅化物的形成即使在30納米以下的線條中都沒有發(fā)現(xiàn)窄線條效應；硅化鎳的形成過程對源/漏區(qū)的硅的消耗較少，而靠近表面的硅剛好是摻雜濃度最大的區(qū)域，因而對于降低整體的接觸電阻十分有利。然而，超薄鎳硅化物也面臨一系列的問題。一方面，通常使用的低阻硅化鎳薄膜有著一鎳一硅的化學組份比，即一硅化鎳NiSi。而由于Si的存在并直接同NiSi接觸，隨著溫度的升高，NiSi會和Si發(fā)生反應，形成更加穩(wěn)定的二硅化鎳NiSi2相，即低阻的一硅化鎳相有著潛在的高溫不穩(wěn)定性，對隨后的后端工藝中各個步驟的最高溫度產(chǎn)生了限制；另一方面，隨著超薄硅化物的厚度越來越小，原先的連續(xù)厚度均勻的薄膜會由于表面張力作用，會出現(xiàn)厚度不均勻甚至變成類似于島狀的不連續(xù)形狀，從而導致電阻變大甚至不導電；另外， 通常的硅化鎳形成工藝在形成硅化物時的速度不易控，不利于形成超薄的硅化物層。因此，有必要對現(xiàn)有的金屬半導體化合物薄膜的制備方法進行改進。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種金屬半導體化合物薄膜和帶金屬半導體化合物薄膜的DRAM存儲單元及其制備方法，以解決現(xiàn)有的DRAM存儲單元的晶體管的讀寫速度與電容的存儲能力矛盾制約的問題。為解決上述問題，本發(fā)明提出一種金屬半導體化合物薄膜，形成于半導體層與多晶半導體層之間，用于改善所述半導體層與所述多晶半導體層之間的接觸，所述金屬半導體化合物薄膜的厚度為2 5nm。可選的，所述半導體層為硅或絕緣層上硅，所述多晶半導體層為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物?？蛇x的，所述半導體層為鍺或絕緣層上鍺，所述多晶半導體層為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。
可選的，所述金屬半導體化合物薄膜由金屬與所述半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉬?？蛇x的，所述金屬中還摻入了鎢和/或鉬。同時，為解決上述問題，本發(fā)明還提出一種DRAM存儲單元，包括半導體襯底、形成于所述半導體襯底上的MOS晶體管及電容，所述MOS晶體管的源區(qū)與一位線相連，其柵區(qū)與一字線相連，其漏區(qū)通過一緩沖層與所述電容相連，所述緩沖層的材料為多晶半導體，在所述漏區(qū)與所述緩沖層之間還包括金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為2 5nm?？蛇x的，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物?？蛇x的，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物?？蛇x的，所述金屬半導體化合物薄膜由金屬與所述漏區(qū)的半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉬。可選的，所述金屬中還摻入了鎢和/或鉬。同時，為解決上述問題，本發(fā)明還提出一種DRAM存儲單元的制備方法，該方法包括如下步驟提供一半導體襯底，并在所述半導體襯底上形成MOS晶體管器件；在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為2 5nm ；在所述金屬半導體化合物薄膜上形成緩沖層；在所述半導體襯底上形成電容，所述電容與所述緩沖層相連?？蛇x的，在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜進一步包括如下步驟在所述MOS晶體管器件的漏區(qū)上沉積金屬層，所述金屬向所述漏區(qū)擴散；去除所述漏區(qū)表面剩余的金屬層；進行退火，在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜。可選的，在所述半導體襯底上沉積金屬層時的襯底溫度為0 300°C?？蛇x的，所述退火的溫度為200 900°C?？蛇x的，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物?？蛇x的，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物?？蛇x的，所述金屬半導體化合物薄膜由金屬與所述漏區(qū)的半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉬。可選的，所述金屬中還摻入了鎢和/或鉬?？蛇x的，該方法還包括將所述MOS晶體管的源區(qū)與一位線相連的步驟，以及將所述MOS晶體管的柵區(qū)與一字線相連的步驟。本發(fā)明由于采用上述技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點和積極效果1)通過在半導體層與多晶半導體層之間加入金屬半導體化合物薄膜，減小了半導體層與多晶半導體層之間的接觸電阻，提高了其接觸性能；2)通過在DRAM存儲單元中的MOS晶體管器件的漏區(qū)與多晶半導體緩沖層之間加入金屬半導體化合物薄膜，減小了漏區(qū)與多晶半導體緩沖層之間的接觸電阻，提高了 DRAM 存儲單元的晶體管的讀寫速度；同時通過將所述金屬半導體化合物薄膜的厚度控制在2 5nm，避免了所述漏區(qū)與硅襯底之間的漏電流過度增大，防止了所述電容上存儲的電荷過快流失，從而降低了 DRAM存儲器的刷新頻率；3)本發(fā)明提供的DRAM存儲單元的制備方法形成的DRAM存儲單元，其MOS晶體管器件的漏區(qū)與多晶半導體緩沖層之間形成有金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在2 5nm，從而可提高DRAM存儲單元的性能。


圖1為本發(fā)明實施例提供的半導體層與多晶半導體層接觸的示意圖；圖2為本發(fā)明實施例提供的DRAM存儲單元的制備方法的步驟流程圖。
具體實施例方式以下結(jié)合附圖和具體實施例對本發(fā)明提出的一種金屬半導體化合物薄膜和DRAM 存儲單元及其制備方法作進一步詳細說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發(fā)明實施例的目的。本發(fā)明的核心思想在于，提供一種金屬半導體化合物薄膜，形成于半導體層與多晶半導體層之間，所述金屬半導體化合物薄膜的厚度為2 5nm，從而改善所述半導體層與所述多晶半導體層之間的接觸；同時，提供一種DRAM存儲單元，所述DRAM存儲單元中的 MOS晶體管器件的漏區(qū)與多晶半導體緩沖層之間加入金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在2 5nm，從而可在提高DRAM存儲單元的晶體管的讀寫速度的同時，避免所述漏區(qū)與半導體襯底之間的漏電流過度增大；同時，還提供一種DRAM 存儲單元的制備方法，該方法形成的DRAM存儲單元，其MOS晶體管器件的漏區(qū)與多晶半導體緩沖層之間形成有金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在 2 5nm，從而可提高DRAM存儲單元的性能。請參考圖1，圖1為本發(fā)明實施例提供的半導體層與多晶半導體層接觸的示意圖， 如圖1所示，本發(fā)明實施例提供的金屬半導體化合物薄膜300，形成于半導體層100與多晶半導體層200之間，用于改善所述半導體層100與所述多晶半導體層200之間的接觸，所述金屬半導體化合物薄膜300的厚度為2 5nm。進一步地，所述半導體層100為硅或絕緣層上硅，所述多晶半導體層200為摻雜多晶硅，所述金屬半導體化合物薄膜300為金屬硅化物。進一步地，所述半導體層100為鍺或絕緣層上鍺，所述多晶半導體層200為摻雜多晶鍺，所述金屬半導體化合物薄膜300為金屬鍺化物。進一步地，所述金屬半導體化合物薄膜300由金屬與所述半導體層100反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉬。進一步地，所述金屬中還摻入了鎢和/或鉬。同時，本發(fā)明實施例還提供了一種DRAM存儲單元，包括半導體襯底、形成于所述半導體襯底上的MOS晶體管及電容，所述MOS晶體管的源區(qū)與一位線相連，其柵區(qū)與一字線相連，其漏區(qū)通過一緩沖層與所述電容相連，所述緩沖層的材料為多晶半導體，在所述漏區(qū)與所述緩沖層之間還包括金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為 2 5nm。通過在所述DRAM存儲單元中的MOS晶體管器件的漏區(qū)與所述緩沖層之間加入金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在2 5nm，從而可在提高 DRAM存儲單元的晶體管的讀寫速度的同時，避免所述漏區(qū)與硅襯底之間的漏電流過度增大。進一步地，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。進一步地，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。進一步地，所述金屬半導體化合物薄膜由金屬與所述漏區(qū)的半導體層反應生成， 其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉬。進一步地，所述金屬中還摻入了鎢和/或鉬。請繼續(xù)參考圖2，圖2為本發(fā)明實施例提供的DRAM存儲單元的制備方法的步驟流程圖，如圖2所示，本發(fā)明實施例提供的DRAM存儲單元的制備方法包括如下步驟S101、提供一半導體襯底，并在所述半導體襯底上形成MOS晶體管器件；具體地， 在所述半導體襯底上形成MOS晶體管器件包括如下步驟首先在所述半導體襯底上形成柵疊層，并經(jīng)過光刻及刻蝕形成柵電極；然后通過離子注入摻雜分別形成源區(qū)與漏區(qū)；其中， 所述柵疊層包括多晶硅，以及在所述多晶硅上依次形成的金屬硅化物和絕緣層；S102、在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為2 5nm ；S103、在所述金屬半導體化合物薄膜上形成緩沖層；具體地，所述緩沖層為多晶半導體層；S104、在所述半導體襯底上形成電容，所述電容與所述緩沖層相連。具體地，所述電容為MIM電容。本發(fā)明提供的DRAM存儲單元的制備方法，在MOS晶體管器件的漏區(qū)與所述緩沖層之間形成金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在2 5nm，從而可在提高DRAM存儲單元的晶體管的讀寫速度的同時，避免所述漏區(qū)與半導體襯底之間的漏電流過度增大。進一步地，在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜包括如下步驟在所述MOS晶體管器件的漏區(qū)上沉積金屬層，所述金屬向所述漏區(qū)擴散；去除所述漏區(qū)表面剩余的金屬層；進行退火，在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜。
由于金屬往半導體襯底中的擴散飽和度是一定的，因此，上述方法形成的金屬半導體化合物薄膜的厚度是可控的(即最終形成的金屬半導體化合物薄膜的厚度是一定的)，并且厚度極薄，從而有利于提高DRAM存儲單元的性能。進一步地，在所述半導體襯底上沉積金屬層時的襯底溫度為0 300°C。進一步地，所述退火的溫度為200 900°C。進一步地，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。進一步地，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。進一步地，所述金屬半導體化合物薄膜由金屬與所述漏區(qū)的半導體層反應生成， 其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉬；摻入鉬是因為純的一硅化鎳在高溫條件下穩(wěn)定性差，或出現(xiàn)薄膜厚度變得不均勻并結(jié)塊，或生成電阻率高的二硅化鎳NiSi2，嚴重影響器件的性能，因此，為了減慢硅化鎳的生長速度以及防止硅化鎳薄層遇到高溫時發(fā)生結(jié)塊或形成二硅化鎳，可以在鎳中摻入一定比例的鉬；其它金屬中摻鉬作類似解釋。進一步地，所述金屬中還摻入了鎢和/或鉬；以進一步控制硅化鎳或摻鉬硅化鎳的生長和鎳/鉬的擴散，并增加硅化鎳或摻鉬硅化鎳的穩(wěn)定性；其它金屬中摻鎢和/或鉬作類似解釋。進一步地，該方法還包括將所述MOS晶體管的源區(qū)與一位線相連的步驟，以及將所述MOS晶體管的柵區(qū)與一字線相連的步驟。綜上所述，本發(fā)明提供了一種金屬半導體化合物薄膜，形成于半導體層與多晶半導體層之間，所述金屬半導體化合物薄膜的厚度為2 5nm，從而改善所述半導體層與所述多晶半導體層之間的接觸；同時，提供了一種DRAM存儲單元，所述DRAM存儲單元中的MOS 晶體管器件的漏區(qū)與多晶半導體緩沖層之間加入金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在2 5nm，從而可在提高DRAM存儲單元的晶體管的讀寫速度的同時，避免所述漏區(qū)與半導體襯底之間的漏電流過度增大；同時，還提供了一種DRAM存儲單元的制備方法，該方法形成的DRAM存儲單元，其MOS晶體管器件的漏區(qū)與多晶半導體緩沖層之間形成有金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在2 5nm，從而可提高DRAM存儲單元的性能。顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種金屬半導體化合物薄膜，形成于半導體層與多晶半導體層之間，用于改善所述半導體層與所述多晶半導體層之間的接觸，其特征在于，所述金屬半導體化合物薄膜的厚度為2 5nm。
2.如權(quán)利要求1所述的金屬半導體化合物薄膜，其特征在于，所述半導體層為硅或絕緣層上硅，所述多晶半導體層為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。
3.如權(quán)利要求1所述的金屬半導體化合物薄膜，其特征在于，所述半導體層為鍺或絕緣層上鍺，所述多晶半導體層為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。
4.如權(quán)利要求2或3所述的金屬半導體化合物薄膜，其特征在于，所述金屬半導體化合物薄膜由金屬與所述半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、 鈦中的任一種并摻入鉬。
5.如權(quán)利要求4所述的金屬半導體化合物薄膜，其特征在于，所述金屬中還摻入了鎢和/或鉬。
6.一種DRAM存儲單元，包括半導體襯底、形成于所述半導體襯底上的MOS晶體管及電容，所述MOS晶體管的源區(qū)與一位線相連，其柵區(qū)與一字線相連，其漏區(qū)通過一緩沖層與所述電容相連，所述緩沖層的材料為多晶半導體，其特征在于，在所述漏區(qū)與所述緩沖層之間還包括金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為2 5nm。
7.如權(quán)利要求6所述的DRAM存儲單元，其特征在于，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。
8.如權(quán)利要求6所述的DRAM存儲單元，其特征在于，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。
9.如權(quán)利要求7或8所述的DRAM存儲單元，其特征在于，所述金屬半導體化合物薄膜由金屬與所述漏區(qū)的半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、 鈦中的任一種并摻入鉬。
10.如權(quán)利要求9所述的DRAM存儲單元，其特征在于，所述金屬中還摻入了鎢和/或鉬。
11.一種如權(quán)利要求6所述的DRAM存儲單元的制備方法，其特征在于，包括如下步驟提供一半導體襯底，并在所述半導體襯底上形成MOS晶體管器件；在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為2 5nm ；在所述金屬半導體化合物薄膜上形成緩沖層；在所述半導體襯底上形成電容，所述電容與所述緩沖層相連。
12.如權(quán)利要求11所述的DRAM存儲單元的制備方法，其特征在于，在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜進一步包括如下步驟在所述MOS晶體管器件的漏區(qū)上沉積金屬層，所述金屬向所述漏區(qū)擴散；去除所述漏區(qū)表面剩余的金屬層；進行退火，在所述MOS晶體管器件的漏區(qū)形成金屬半導體化合物薄膜。
13.如權(quán)利要求12所述的DRAM存儲單元的制備方法，其特征在于，在所述漏區(qū)上沉積金屬層時的襯底溫度為0 300°C。
14.如權(quán)利要求13所述的DRAM存儲單元的制備方法，其特征在于，所述退火的溫度為·200 900"C。
15.如權(quán)利要求12所述的DRAM存儲單元的制備方法，其特征在于，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。
16.如權(quán)利要求12所述的DRAM存儲單元的制備方法，其特征在于，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。
17.如權(quán)利要求15或16所述的DRAM存儲單元的制備方法，其特征在于，所述金屬半導體化合物薄膜由金屬與所述漏區(qū)的半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉬。
18.如權(quán)利要求17所述的DRAM存儲單元的制備方法，其特征在于，所述金屬中還摻入了鎢和/或鉬。
19.如權(quán)利要求11所述的DRAM存儲單元的制備方法，其特征在于，該方法還包括將所述MOS晶體管的源區(qū)與一位線相連的步驟，以及將所述MOS晶體管的柵區(qū)與一字線相連的步驟。
全文摘要
本發(fā)明公開了一種金屬半導體化合物薄膜，形成于半導體層與多晶半導體層之間，其厚度為2～5nm，從而改善所述半導體層與多晶半導體層之間的接觸；還公開了一種DRAM存儲單元，該存儲單元中的MOS晶體管的漏區(qū)與多晶半導體緩沖層之間加入金屬半導體化合物薄膜，且其厚度為2～5nm，從而可在提高晶體管的讀寫速度的同時，避免所述漏區(qū)與硅襯底之間的漏電流過度增大；同時，還公開了一種DRAM存儲單元的制備方法，該方法形成的DRAM存儲單元，其MOS晶體管器件的漏區(qū)與多晶半導體緩沖層之間形成有金屬半導體化合物薄膜，且所述金屬半導體化合物薄膜的厚度控制在2～5nm，從而可提高DRAM存儲單元的性能。
文檔編號H01L21/8242GK102184946SQ20111006388
公開日2011年9月14日 申請日期2011年3月17日 優(yōu)先權(quán)日2011年3月17日
發(fā)明者吳東平, 張世理, 張衛(wèi), 朱志煒 申請人:復旦大學