專利名稱：一種可編程存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，特別是涉及一種可編程存儲(chǔ)器及其制造方法。
背景技術(shù)：
閃存(Flash Memory)在65nm工藝制程以下時(shí)，其存儲(chǔ)技術(shù)將會(huì)遇到諸如工藝復(fù)雜性的限制，存儲(chǔ)可靠性的降低等理論上很難克服的技術(shù)困難。目前在半導(dǎo)體業(yè)界，人們將一些新型存儲(chǔ)器作為了將來(lái)替代Flash存儲(chǔ)器的對(duì)象，其中一種很有前景的技術(shù)就是阻變存儲(chǔ)器(RRAM,Resistive Random Access memory)?，F(xiàn)在國(guó)內(nèi)外研究的用于阻變存儲(chǔ)器的材料包括鈣鈦礦相PZT、Cu基氧化物、W基氧化物、非晶硅等，報(bào)道中均顯示這些阻變存儲(chǔ) 器可以實(shí)現(xiàn)比現(xiàn)有Flash存儲(chǔ)器更加快速的讀寫速度和更好的制程微縮能力。而其中的非晶硅、W基氧化物等材料具有可以匹配現(xiàn)有CMOS工藝的優(yōu)勢(shì)。2008年NANO Lett報(bào)道的密歇根大學(xué)的Sung Hyun Jo等人用非晶硅(a_Si)制造的阻變存儲(chǔ)器，驗(yàn)證了非晶硅存在阻變特性，并能用于存儲(chǔ)陣列的功能，但該技術(shù)僅實(shí)現(xiàn)了簡(jiǎn)單陣列的驗(yàn)證，并不能實(shí)現(xiàn)尋址操作等電路功能。并且由于制程特殊，并未能實(shí)現(xiàn)與現(xiàn)有CMOS工藝的完全嵌入。由于現(xiàn)有多數(shù)報(bào)道的RRAM電路為十字交叉型電路，即位線與字線交叉，交叉點(diǎn)上即存儲(chǔ)單元，此電路對(duì)于存儲(chǔ)單元沒(méi)有專門的控制單元，所以很難實(shí)現(xiàn)對(duì)存儲(chǔ)單元的單獨(dú)控制操作，因此，現(xiàn)有的RRAM電路技術(shù)不容易實(shí)現(xiàn)尋址操作?？傊?，需要本領(lǐng)域技術(shù)人員迫切解決的一個(gè)技術(shù)問(wèn)題就是如何能夠提供一種存儲(chǔ)器結(jié)構(gòu)及其制造方法，該存儲(chǔ)器能夠?qū)崿F(xiàn)可編程的尋址操作，并且其制造方法可以兼容于現(xiàn)有的CMOS工藝制程。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種存儲(chǔ)器，能夠?qū)崿F(xiàn)可編程的尋址操作，并且該存儲(chǔ)器的制造方法可以兼容于現(xiàn)有的CMOS工藝制程。為了解決上述問(wèn)題，本發(fā)明公開了可編程存儲(chǔ)器，包括CM0S管和可變電阻；所述CMOS管包括硅襯底、隔離層、源極區(qū)、漏極區(qū)、柵極區(qū)、第一電極和第二電極;其中，所述硅襯底位于隔離層之下，所述源極區(qū)和漏極區(qū)分別位于硅襯底內(nèi)的上方兩側(cè)；所述柵極區(qū)位于隔離層內(nèi)的下側(cè)，柵極區(qū)的兩端分別與源極區(qū)和漏極區(qū)連接；隔離層的兩側(cè)分別內(nèi)置豎直方向的第一通孔和第二通孔；所述第一通孔的下端與源極區(qū)相連，第一通孔內(nèi)為由金屬材料構(gòu)成的第一電極；所述第二通孔的下端與漏極區(qū)相連，第二通孔內(nèi)的上半部分為由金屬材料構(gòu)成的第二電極，第二通孔內(nèi)的下半部分為由阻變材料構(gòu)成的可變電阻。優(yōu)選的，所述阻變材料與構(gòu)成柵極區(qū)的材料相同。 優(yōu)選的，所述阻變材料為多晶硅。
優(yōu)選的，所述第一電極的上端設(shè)有第一電極線，所述第一電極線接地；所述第二電極的上端設(shè)有第二電極線，所述第二電極與位線相連；所述柵極區(qū)與字線相連。優(yōu)選的，當(dāng)?shù)诙姌O上施加大于第一預(yù)置閾值電壓的正電壓、或者第二電極上施加的正電壓撤銷時(shí)，可變電阻的阻值小于正常值，存儲(chǔ)器的存儲(chǔ)狀態(tài)為“I”；當(dāng)?shù)诙姌O上施加小于第二預(yù)置閾值電壓的負(fù)電壓、或者第二電極上施加的負(fù)電壓撤銷時(shí)，可變電阻的阻值大于正常值，存儲(chǔ)器的存儲(chǔ)狀態(tài)為“O”。優(yōu)選的，所述娃襯底包括第一摻雜娃襯底、以及位于第一摻雜娃襯底之上的第二摻雜硅襯底；當(dāng)?shù)诙诫s硅襯底為N型摻雜硅襯底時(shí)，源極區(qū)和漏極區(qū)為P型摻雜區(qū)；當(dāng)?shù)诙诫s硅襯底為P型摻雜硅襯底時(shí)，源極區(qū)和漏極區(qū)為N型摻雜區(qū)。 相應(yīng)的，本發(fā)明還公開了一種可編程存儲(chǔ)器的制造方法，包括進(jìn)行CMOS管的前道工藝，形成具有硅襯底、隔離層、源極區(qū)、漏極區(qū)、柵極區(qū)、第一通孔和第二通孔的預(yù)備CMOS管；在預(yù)備CMOS管的上表面沉積阻變材料，使第一通孔、第二通孔內(nèi)完全填充阻變材料；對(duì)預(yù)備CMOS管進(jìn)行刻蝕，使第一通孔內(nèi)部完全為空，第二通孔的上半部分為空、下半部分為阻變材料；在預(yù)備CMOS管的上表面沉積金屬材料,使第一通孔內(nèi)全部填充金屬材料,第二通孔內(nèi)的上半部填充金屬材料；進(jìn)行CMOS管的后道工藝，形成可編程存儲(chǔ)器。 優(yōu)選的，所述對(duì)預(yù)備CMOS管進(jìn)行刻蝕，包括通過(guò)平面刻蝕，除去第一通孔、第二通孔上半部分填充的阻變材料；通過(guò)光刻蝕使第一通孔的上半部分保留空的狀態(tài)、第二通孔的上半部分填充光刻膠；通過(guò)反刻蝕，除去第一通孔內(nèi)的阻變材料，以及除去第二通孔內(nèi)的光刻膠。優(yōu)選的，所述光刻蝕包括將光刻膠覆蓋在CMOS管的上表面；將掩模板置于CMOS管的上表面并進(jìn)行曝光，其中，第一通孔的上端區(qū)域?yàn)槠毓鈪^(qū)，第二通孔的上端區(qū)域?yàn)檎趽鯀^(qū)；將顯影液作用于CMOS管的上表面，除去第一通孔內(nèi)的光刻膠，同時(shí)保留第二通孔內(nèi)的光刻膠。優(yōu)選的，所述CMOS管的后道工藝包括在隔離層上制備第一電極線和第二電極線；其中，第一電極線與第一電極相連；第二電極線與第二電極相連。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)標(biāo)準(zhǔn)CMOS管的第一通孔和第二通孔內(nèi)填充的材料形成兩個(gè)電極是對(duì)稱的。本發(fā)明創(chuàng)造性地在標(biāo)準(zhǔn)CMOS管內(nèi)部嵌入可變電阻，即在第一通孔內(nèi)全部填充金屬材料以形成第一電極，第二通孔內(nèi)的下半部分填充阻變材料以形成可變電阻，第二通孔內(nèi)的上半部分填充與第一通孔內(nèi)相同的金屬材料以形成第二電極。將可變電阻作為存儲(chǔ)單元(可變電阻的阻值高低對(duì)應(yīng)不同的存儲(chǔ)狀態(tài))，利用CMOS管作為控制存儲(chǔ)單元存儲(chǔ)狀態(tài)的控制器，則通過(guò)本發(fā)明提出的存儲(chǔ)器可以實(shí)現(xiàn)可編程的尋址操作。進(jìn)一步，形成可變電阻的阻變材料可以與構(gòu)成柵極區(qū)的材料相同，例如可以是多晶硅，則由于阻變材料為現(xiàn)有的CMOS工藝中所使用的材料，因此，該可編程存儲(chǔ)器的制造可以兼容于現(xiàn)有的CMOS工藝制程，無(wú)需對(duì)現(xiàn)有CMOS工藝生產(chǎn)線進(jìn)行改造。相應(yīng)的，本發(fā)明提出的一種可編程存儲(chǔ)器的制造方法，實(shí)現(xiàn)此存儲(chǔ)器的工藝制程完全兼容于現(xiàn)有CMOS工藝制程，只需增加一個(gè)光刻工藝。在標(biāo)準(zhǔn)CMOS前道工藝之后制造存儲(chǔ)單元，即在CMOS管中填充阻變材料形成可變電阻，并能夠銜接于標(biāo)準(zhǔn)CMOS后道工藝。


圖I是本發(fā)明一種可編程存儲(chǔ)器實(shí)施例的內(nèi)部結(jié)構(gòu)示意圖；圖2是本發(fā)明一種可編程存儲(chǔ)器實(shí)施例的等效電路圖； 圖3是本發(fā)明一種可編程存儲(chǔ)器的制造方法實(shí)施例的流程圖；圖4是本發(fā)明一種可編程存儲(chǔ)器的制造流程示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。參照?qǐng)D1，示出了本發(fā)明一種可編程存儲(chǔ)器實(shí)施例的內(nèi)部結(jié)構(gòu)示意圖，包括CM0S管11和可變電阻12 ；所述CMOS管11包括硅襯底111、隔離層112、源極區(qū)113、漏極區(qū)114、柵極區(qū)115、第一電極116和第二電極117 ;其中，所述硅襯底111位于隔離層112之下，所述源極區(qū)113和漏極區(qū)114分別位于硅襯底111內(nèi)的上方兩側(cè)；所述柵極區(qū)115位于隔離層112內(nèi)的下側(cè)，柵極區(qū)115的兩端分別與源極區(qū)113和漏極區(qū)114連接；隔離層112的兩側(cè)分別內(nèi)置豎直方向的第一通孔118和第二通孔119 ;所述第一通孔118的下端與源極區(qū)113相連，第一通孔118內(nèi)為由金屬材料構(gòu)成的第一電極116 ;所述第二通孔119的下端與漏極區(qū)114相連，第二通孔內(nèi)的上半部分為由金屬材料構(gòu)成的第二電極117，第二通孔內(nèi)的下半部分為由阻變材料構(gòu)成的可變電阻12。進(jìn)一步，所述第一電極116的上端設(shè)有第一電極線(為導(dǎo)電金屬線)，所述第一電極線接地；所述第二電極117的上端設(shè)有第二電極線(為導(dǎo)電金屬線)，所述第二電極與位線相連；所述柵極區(qū)115與字線相連。需要說(shuō)明的是，為了實(shí)現(xiàn)第一電極116與源極區(qū)113、可變電阻12與漏極區(qū)114的良好接觸，還可以在第一電極116的底端設(shè)置第一底電極，使第一電極116通過(guò)第一底電極與源極區(qū)相連；在可變電阻12的底端設(shè)置第二底電極，使可變電阻12通過(guò)第二底電極與漏極區(qū)114相連。進(jìn)一步，所述娃襯底包括第一摻雜娃襯底、以及位于第一摻雜娃襯底之上的第二摻雜娃襯底；具體的，第一摻雜娃襯底為低摻雜的娃襯底、第二摻雜娃襯底為高摻雜的娃襯底。當(dāng)?shù)诙诫s硅襯底為N型摻雜硅襯底時(shí)，源極區(qū)和漏極區(qū)為P型摻雜區(qū)；當(dāng)?shù)诙诫s硅襯底為P型摻雜硅襯底時(shí)，源極區(qū)和漏極區(qū)為N型摻雜區(qū)。圖I給出了一種由P型MOS管構(gòu)成的可編程存儲(chǔ)器的結(jié)構(gòu)，其中，第二摻雜硅襯底為N型摻雜硅襯底，源極區(qū)和漏極區(qū)為P型摻雜區(qū)。由N型MOS管構(gòu)成的可編程存儲(chǔ)器的結(jié)構(gòu)與圖I類似，可相互參見，只是摻雜區(qū)不同。相應(yīng)的，圖2是本發(fā)明一種可編程存儲(chǔ)器實(shí)施例的等效電路圖，圖I所示的可編程存儲(chǔ)器等效為串聯(lián)的CMOS管和可變電阻，其中，CMOS管與可變電阻相連的一端為漏極d。本發(fā)明所述的可編程存儲(chǔ)器通過(guò)可變電阻的阻值變化實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)功能，因此，又可稱之為阻變存儲(chǔ)器RRAM。所述可編程存儲(chǔ)器的可變電阻12相當(dāng)于一個(gè)存儲(chǔ)單元，所述CMOS管11相當(dāng)于一個(gè)控制存儲(chǔ)單元的操作狀態(tài)的控制器。可變電阻的材料可以是現(xiàn)有半導(dǎo)體工藝中的通用材料。在本發(fā)明的一個(gè)具體實(shí)施例中 ，所述阻變材料與構(gòu)成柵極區(qū)的材料相同。由于阻變材料為現(xiàn)有的CMOS工藝中所使用的材料，因此，該可編程存儲(chǔ)器的制造可以兼容于現(xiàn)有的CMOS工藝制程，無(wú)需對(duì)現(xiàn)有CMOS工藝生產(chǎn)線進(jìn)行改造。例如，在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，所述阻變材料為多晶硅。下面，對(duì)本發(fā)明實(shí)施例所述的可編程存儲(chǔ)器的存儲(chǔ)功能進(jìn)行具體說(shuō)明。當(dāng)向第二電極(electrode) 117加上一個(gè)足夠的正電壓時(shí)，S卩加壓大于第一預(yù)置閾值電壓時(shí)，第二通孔119中構(gòu)成存儲(chǔ)單元(也即可變電阻12)的阻變材料的內(nèi)部將會(huì)基于各種機(jī)理產(chǎn)生導(dǎo)電通路，例如，構(gòu)成第二電極117的金屬材料在電場(chǎng)作用下向阻變材料內(nèi)部遷移，一般的，當(dāng)上端的金屬材料遷移到可變電阻12的底端時(shí)，可以形成細(xì)微的導(dǎo)電絲通路，可變電阻12的阻值小于未加電壓時(shí)的正常值，整個(gè)阻變存儲(chǔ)器的電阻降低。進(jìn)一步，在外加正壓撤消的條件下，上述細(xì)微的導(dǎo)電絲并不會(huì)消失，所以整個(gè)阻變存儲(chǔ)器的通路在斷電狀態(tài)下仍然保持在低電阻狀態(tài)下。相對(duì)應(yīng)的，如果有足夠高的反向電場(chǎng)作用，當(dāng)在第二電極117上施加一個(gè)足夠的負(fù)壓，即加壓小于第二預(yù)置閾值電壓時(shí)，構(gòu)成第二電極117的金屬材料將會(huì)退出阻變材料內(nèi)部，使形成的細(xì)微導(dǎo)電通路斷開，可變電阻12的阻值大于未加電壓時(shí)的正常值，整個(gè)阻變存儲(chǔ)器的電阻提升，整個(gè)通路的電阻恢復(fù)到了高阻狀態(tài)。進(jìn)一步，在外加負(fù)壓撤消的條件下，在斷電后高阻狀態(tài)也仍然能保持。利用上述機(jī)理，就可以實(shí)現(xiàn)一個(gè)可重復(fù)編程的非揮發(fā)存儲(chǔ)器的功能，通過(guò)控制器控制存儲(chǔ)單元的讀寫操作，依據(jù)可變電阻的阻值高低來(lái)區(qū)分存儲(chǔ)器的存儲(chǔ)狀態(tài)當(dāng)?shù)诙姌O上施加大于第一預(yù)置閾值電壓的正電壓、或者第二電極上施加的正電壓撤銷時(shí)，可變電阻的阻值小于未加電壓時(shí)的正常值時(shí)，存儲(chǔ)器的存儲(chǔ)狀態(tài)為“ I” ;當(dāng)?shù)诙姌O上施加小于第二預(yù)置閾值電壓的負(fù)電壓、或者第二電極上施加的負(fù)電壓撤銷時(shí)，可變電阻的阻值大于未加電壓時(shí)的正常值時(shí)，存儲(chǔ)器的存儲(chǔ)狀態(tài)為“O”。本發(fā)明實(shí)施例提出的可編程存儲(chǔ)器可以實(shí)現(xiàn)bit位級(jí)的讀寫操作。參照?qǐng)D3，示出了本發(fā)明一種可編程存儲(chǔ)器的制造方法實(shí)施例的流程圖，包括步驟301，進(jìn)行CMOS管的前道工藝，形成具有硅襯底、隔離層、源極區(qū)、漏極區(qū)、柵極區(qū)、第一通孔和第二通孔的預(yù)備CMOS管；經(jīng)前道工藝后所制造的預(yù)備CMOS管為現(xiàn)有的標(biāo)準(zhǔn)CMOS晶體管結(jié)構(gòu)，可參照?qǐng)D1，所述硅襯底位于隔離層之下，所述源極區(qū)和漏極區(qū)分別位于硅襯底內(nèi)的上方兩側(cè)；所述柵極區(qū)位于隔離層內(nèi)的下側(cè)，柵極區(qū)的兩端分別與源極區(qū)和漏極區(qū)連接；隔離層的兩側(cè)分別內(nèi)置豎直方向的第一通孔和第二通孔；所述第一通孔的下端與源極區(qū)相連；所述第二通孔的下端與漏極區(qū)相連。
步驟302，在預(yù)備CMOS管的上表面沉積阻變材料，使第一通孔、第二通孔內(nèi)完全填充阻變材料；阻變材料可以是現(xiàn)有半導(dǎo)體工藝中的通用材料。在本發(fā)明的一個(gè)具體實(shí)施例中，所述阻變材料與構(gòu)成柵極區(qū)的材料相同。由于阻變材料為現(xiàn)有的CMOS工藝中所使用的材料，因此，該可編程存儲(chǔ)器的制造可以兼容于現(xiàn)有的CMOS工藝制程，無(wú)需對(duì)現(xiàn)有CMOS工藝生產(chǎn)線進(jìn)行改造。例如，在本發(fā)明的一個(gè)優(yōu)選實(shí)施例中，所述阻變材料為多晶硅。步驟303，對(duì)預(yù)備CMOS管進(jìn)行刻蝕，使第一通孔內(nèi)部完全為空，第二通孔的上半部分為空、下半部分為阻變材料；所述步驟303包括如下子步驟

平面刻蝕子步驟3031，通過(guò)對(duì)阻變材料進(jìn)行平面刻蝕，除去第一通孔、第二通孔上半部分填充的阻變材料；光刻蝕子步驟3032，通過(guò)對(duì)阻變材料進(jìn)行光刻蝕，使第一通孔的上半部分保留空的狀態(tài)、第二通孔的上半部分填充光刻膠；反刻蝕子步驟3033，通過(guò)對(duì)阻變材料反刻蝕，除去第一通孔內(nèi)的阻變材料，以及除去第二通孔內(nèi)的光刻膠。步驟304，在預(yù)備CMOS管的上表面沉積金屬材料，使第一通孔內(nèi)全部填充金屬材料，第二通孔內(nèi)的上半部填充金屬材料；標(biāo)準(zhǔn)CMOS管的第一通孔和第二通孔內(nèi)填充的材料是對(duì)稱的，在本發(fā)明實(shí)施例中，需要在CMOS管內(nèi)部嵌入可變電阻，因此，CMOS晶閘兩端的第一通孔和第二通孔內(nèi)填充的材料是不對(duì)稱的，需要保證第一通孔內(nèi)全部填充金屬材料以形成第一電極，第二通孔內(nèi)的下半部分填充阻變材料以形成作為存儲(chǔ)單元的可變電阻，第二通孔內(nèi)的上半部分填充與第一通孔內(nèi)相同的金屬材料以形成第二電極。步驟305，進(jìn)行CMOS管的后道工藝，形成可編程存儲(chǔ)器。通常的，所述CMOS管的后道工藝包括在隔離層上制備第一電極線和第二電極線；其中，第一電極線與第一電極相連；第二電極線與第二電極相連。在使用存儲(chǔ)器時(shí)，可將第一電極線接地；將第二電極與位線相連；將CMOS管的柵極區(qū)與字線相連。參照?qǐng)D4，示出了本發(fā)明一種可編程存儲(chǔ)器的制造流程示意圖。下面，對(duì)照?qǐng)D4，對(duì)所述可編程存儲(chǔ)器的制造方法進(jìn)行具體說(shuō)明，所述方法包括如下步驟Al，進(jìn)行標(biāo)準(zhǔn)CMOS管的前道工藝，形成具有硅襯底、隔離層、源極區(qū)、漏極區(qū)、柵極區(qū)、第一通孔和第二通孔的預(yù)備CMOS管，如圖4(a)所示。A2，通過(guò)在預(yù)備CMOS管的上表面沉積阻變材料，使第一通孔、第二通孔內(nèi)完全填充阻變材料；如圖4(b)所示。A3，通過(guò)阻變材料的平面刻蝕，除去第一通孔、第二通孔上半部分填充的阻變材料；如圖4(c)所示。A4，將光刻膠覆蓋在CMOS管的上表面，所述光刻膠為光敏材料；如圖4(d)所示。A5，對(duì)CMOS管的上表面進(jìn)行曝光和顯影；光刻蝕工藝是半導(dǎo)體工藝中最重要的環(huán)節(jié)，通過(guò)光刻蝕工藝使模具(掩模板)上的電路圖形復(fù)制到器件表面，最終經(jīng)過(guò)蝕刻(顯影)使電路圖形保留在器件表面。具體步驟如下將掩模板置于CMOS管的上表面并進(jìn)行曝光，其中，第一通孔的上端區(qū)域?yàn)槠毓鈪^(qū)，第二通孔的上端區(qū)域?yàn)檎趽鯀^(qū)。光源通過(guò)掩模板照射到器件表面上，光照射區(qū)(即曝光區(qū))與光遮擋區(qū)的光敏材料由于光照射的不同而產(chǎn)生不同的變化，具備了不同的性質(zhì)。進(jìn)一步，將顯影液作用于CMOS管的上表面，對(duì)器件表面的光敏材料做化學(xué)處理，與顯影液產(chǎn)生反應(yīng)的光敏材料(曝光區(qū)的光敏材料)被去除，與顯影液不反應(yīng)的光敏材料(光遮擋區(qū)的光敏材料)被保留，則掩模板上的電路圖形最終形成于器件表面，最終可以除去第一通孔內(nèi)的光刻膠，同時(shí)保留第二通孔內(nèi)的光刻膠，如圖4(e)所示。A6，除去第一通孔內(nèi)的阻變材料；如圖4(f)所示。A7，除去第二通孔內(nèi)上半部分的光刻膠，第二通孔內(nèi)下半部分保留阻變材料；如圖4(g)所示。A8,在預(yù)備CMOS管的上表面沉積金屬材料,將第一通孔內(nèi)全部填充金屬材料，第二通孔內(nèi)的上半部填充金屬材料；如圖4(h)所示。A9，進(jìn)行CMOS管的后道工藝，最終形成可編程存儲(chǔ)器，可參見圖I。本發(fā)明實(shí)施例提出的一種可編程存儲(chǔ)器的制造方法，實(shí)現(xiàn)此存儲(chǔ)器的工藝制程完全兼容于現(xiàn)有CMOS工藝制程，只需增加一個(gè)光刻工藝。在標(biāo)準(zhǔn)CMOS前道工藝之后，制造存儲(chǔ)單元，即在CMOS管中填充阻變材料形成可變電阻，并能夠銜接于標(biāo)準(zhǔn)CMOS后道工藝。本說(shuō)明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。以上對(duì)本發(fā)明所提供的一種可編程存儲(chǔ)器及其制造方法，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。權(quán)利要求
1.一種可編程存儲(chǔ)器，其特征在于，包括=CMOS管和可變電阻； 所述CMOS管包括硅襯底、隔離層、源極區(qū)、漏極區(qū)、柵極區(qū)、第一電極和第二電極；其中， 所述硅襯底位于隔離層之下，所述源極區(qū)和漏極區(qū)分別位于硅襯底內(nèi)的上方兩側(cè)；所述柵極區(qū)位于隔離層內(nèi)的下側(cè)，柵極區(qū)的兩端分別與源極區(qū)和漏極區(qū)連接； 隔離層的兩側(cè)分別內(nèi)置豎直方向的第一通孔和第二通孔；所述第一通孔的下端與源極區(qū)相連，第一通孔內(nèi)為由金屬材料構(gòu)成的第一電極；所述第二通孔的下端與漏極區(qū)相連，第二通孔內(nèi)的上半部分為由金屬材料構(gòu)成的第二電極，第二通孔內(nèi)的下半部分為由阻變材料構(gòu)成的可變電阻。
2.如權(quán)利要求I所述的存儲(chǔ)器，其特征在干， 所述阻變材料與構(gòu)成柵極區(qū)的材料相同。
3.如權(quán)利要求I或2所述的存儲(chǔ)器，其特征在干， 所述阻變材料為多晶硅。
4.如權(quán)利要求I所述的存儲(chǔ)器，其特征在干， 所述第一電極的上端設(shè)有第一電極線，所述第一電極線接地； 所述第二電極的上端設(shè)有第二電極線，所述第二電極與位線相連； 所述柵極區(qū)與字線相連。
5.如權(quán)利要求4所述的存儲(chǔ)器，其特征在干， 當(dāng)?shù)诙姌O上施加大于第一預(yù)置閾值電壓的正電壓、或者第二電極上施加的正電壓撤銷時(shí)，可變電阻的阻值小于正常值，存儲(chǔ)器的存儲(chǔ)狀態(tài)為“I”； 當(dāng)?shù)诙姌O上施加小于第二預(yù)置閾值電壓的負(fù)電壓、或者第二電極上施加的負(fù)電壓撤銷時(shí)，可變電阻的阻值大于正常值，存儲(chǔ)器的存儲(chǔ)狀態(tài)為“O”。
6.如權(quán)利要求I所述的存儲(chǔ)器，其特征在干， 所述娃襯底包括第一摻雜娃襯底、以及位于第一摻雜娃襯底之上的第二摻雜娃襯底； 當(dāng)?shù)诙诫s硅襯底為N型摻雜硅襯底時(shí)，源極區(qū)和漏極區(qū)為P型摻雜區(qū)； 當(dāng)?shù)诙诫s硅襯底為P型摻雜硅襯底時(shí)，源極區(qū)和漏極區(qū)為N型摻雜區(qū)。
7.一種可編程存儲(chǔ)器的制造方法，其特征在于，包括 進(jìn)行CMOS管的前道エ藝，形成具有硅襯底、隔離層、源極區(qū)、漏極區(qū)、柵極區(qū)、第一通孔和第二通孔的預(yù)備CMOS管； 在預(yù)備CMOS管的上表面沉積阻變材料，使第一通孔、第二通孔內(nèi)完全填充阻變材料；對(duì)預(yù)備CMOS管進(jìn)行刻蝕，使第一通孔內(nèi)部完全為空，第二通孔的上半部分為空、下半部分為阻變材料； 在預(yù)備CMOS管的上表面沉積金屬材料，使第一通孔內(nèi)全部填充金屬材料，第二通孔內(nèi)的上半部填充金屬材料； 進(jìn)行CMOS管的后道エ藝，形成可編程存儲(chǔ)器。
8.如權(quán)利要求7所述的方法，其特征在于，所述對(duì)預(yù)備CMOS管進(jìn)行刻蝕，包括 通過(guò)平面刻蝕，除去第一通孔、第二通孔上半部分填充的阻變材料； 通過(guò)光刻蝕使第一通孔的上半部分保留空的狀態(tài)、第二通孔的上半部分填充光刻膠；通過(guò)反刻蝕，除去第一通孔內(nèi)的阻變材料，以及除去第二通孔內(nèi)的光刻膠。
9.如權(quán)利要求8所述的方法，其特征在于，所述光刻蝕包括 將光刻膠覆蓋在CMOS管的上表面； 將掩模板置于CMOS管的上表面并進(jìn)行曝光，其中，第一通孔的上端區(qū)域?yàn)槠毓鈪^(qū)，第二通孔的上端區(qū)域?yàn)檎趽鯀^(qū)； 將顯影液作用于CMOS管的上表面，除去第一通孔內(nèi)的光刻膠，同時(shí)保留第二通孔內(nèi)的光刻膠。
10.如權(quán)利要求7所述的方法，其特征在于，所述CMOS管的后道エ藝包括 在隔離層上制備第一電極線和第二電極線； 其中，第一電極線與第一電極相連；第二電極線與第二電極相連。
全文摘要
本發(fā)明提供了一種可編程存儲(chǔ)器及其制造方法，所述存儲(chǔ)器包括CMOS管和可變電阻；CMOS管包括硅襯底、隔離層、源極區(qū)、漏極區(qū)、柵極區(qū)、第一電極和第二電極；硅襯底位于隔離層之下，源極區(qū)和漏極區(qū)位于硅襯底內(nèi)的上兩側(cè)；柵極區(qū)位于隔離層內(nèi)的下側(cè)，柵極區(qū)的兩端與源極區(qū)和漏極區(qū)連接；隔離層的兩側(cè)內(nèi)置豎直方向的第一通孔和第二通孔；第一通孔下端與源極區(qū)相連，第一通孔內(nèi)為由金屬材料構(gòu)成的第一電極；第二通孔下端與漏極區(qū)相連，第二通孔內(nèi)的上半部分為由金屬材料構(gòu)成的第二電極，第二通孔內(nèi)的下半部分為由阻變材料構(gòu)成的可變電阻。本發(fā)明的存儲(chǔ)器能夠?qū)崿F(xiàn)可編程的尋址操作，并且該存儲(chǔ)器的制造方法可以兼容于現(xiàn)有的CMOS工藝制程。
文檔編號(hào)H01L45/00GK102693985SQ20111007340
公開日2012年9月26日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者馮駿, 朱一明 申請(qǐng)人:北京兆易創(chuàng)新科技有限公司