專利名稱：制造鰭狀半導體器件結(jié)構(gòu)的方法
技術領域：
一般而言，本發(fā)明在此描述的實施例是關于半導體器件及相關的制造工藝，且特別是關于以可靠的方式形成鰭狀半導體器件，如鰭式場效應晶體管(FinFET)器件的方法。
背景技術：
晶體管，如金屬氧化物半導體場效應晶體管(MOSFET)，是在絕大多數(shù)的半導體器件的核心組成部分。一些半導體集成電路，如高性能處理器或處理單元，可以包括有數(shù)十億個晶體管。對于這樣的器件，降低晶體管的尺寸，從而增加晶體管密度，傳統(tǒng)上在半導體制造產(chǎn)業(yè)中一直是高度優(yōu)先事項。
FinFET是一種晶體管，可使用非常小規(guī)模的工藝制造。圖1是FinFET 10的簡化透視圖，其形成在半導體晶片襯底12上。FinFET以使用一個或多個鰭14而命名，其由襯底 12的半導體材料形成。如圖1所示，每個鰭14在FinFET 10的源極區(qū)16和漏極區(qū)18之間延伸。FinFETlO還包括形成在上方并橫跨鰭14的柵極結(jié)構(gòu)20。與柵極結(jié)構(gòu)20接觸的鰭 14的表面區(qū)域決定FinFET 10的有效渠道。適用于產(chǎn)生FinFET的半導體材料包括但不限于硅，鍺，硅鍺合金，和如砷化鎵，砷化銦鎵，磷化銦之III-V族材料。

發(fā)明內(nèi)容
本發(fā)明提供一種制造鰭狀半導體器件結(jié)構(gòu)的方法。該方法由半導體材料層形成半導體鰭狀結(jié)構(gòu)，然后沉積絕緣材料覆蓋半導體鰭狀結(jié)構(gòu)，使絕緣材料充填毗鄰半導體鰭狀結(jié)構(gòu)的空間。該方法由沉積的絕緣材料產(chǎn)生平坦表面，使得該平坦表面與半導體鰭狀結(jié)構(gòu)的上表面相連。然后，該方法制造覆蓋該平坦表面的偽柵極結(jié)構(gòu)，該偽柵極結(jié)構(gòu)橫向覆蓋半導體鰭狀結(jié)構(gòu)。該方法形成毗鄰偽柵極結(jié)構(gòu)的側(cè)壁的間隔物，去除偽柵極結(jié)構(gòu)而讓該間隔物實質(zhì)完整，以自我對準間隔物的方式，選擇性地蝕刻間隔物之間定義的區(qū)域下方的一些沉積絕緣材料。
本發(fā)明也提供另一種制造鰭狀半導體器件結(jié)構(gòu)的方法。該方法首先提供具有大塊的半導體材料的襯底，由大塊半導體材料形成半導體鰭狀結(jié)構(gòu)。該方法接著沉積覆蓋半導體鰭狀結(jié)構(gòu)的絕緣材料，使得絕緣材料充填毗鄰半導體鰭狀結(jié)構(gòu)的空間。該方法平坦化沉積的絕緣材料和半導體鰭狀結(jié)構(gòu)以產(chǎn)生平坦表面，執(zhí)行更換柵極程序，以形成橫向覆蓋半導體鰭狀結(jié)構(gòu)的柵極結(jié)構(gòu)。
本發(fā)明還提供又一種制造鰭狀半導體器件結(jié)構(gòu)的方法。該方法提供具有大塊半導體材料的襯底，由大塊半導體材料形成多個半導體鰭狀結(jié)構(gòu)，在大塊半導體材料中產(chǎn)生隔離溝槽。隔離溝槽位于多個半導體鰭狀結(jié)構(gòu)之間。該方法接著以絕緣材料充填隔離溝槽并覆蓋多個半導體鰭狀結(jié)構(gòu)，由沉積的絕緣材料產(chǎn)生平坦表面，執(zhí)行更換柵極程序，以形成橫向覆蓋多個半導體鰭狀結(jié)構(gòu)的柵極結(jié)構(gòu)。
此發(fā)明內(nèi)容是以簡化形式介紹以下在實施方式中要進一步描述的挑選出的概念。 此發(fā)明內(nèi)容并非意圖識別本發(fā)明的關鍵特征或必要特征，亦非意圖用作為決定本發(fā)明的范圍。


通過配合下列圖式參考實施方式和權利要求書而可完整了解本發(fā)明，其中相同的組件符號表示圖式中相似的組件。
圖1是有多個鰭的傳統(tǒng)的FinFET的簡化透視圖；及 圖2-23是各種截面和頂視圖，說明鰭狀半導體器件結(jié)構(gòu)和其制造過程。
具體實施例方式下列實施方式在本質(zhì)上僅為例示，并非用來限制本發(fā)明的實施例或這些實施例的應用和使用。如在此所使用者，用語“例示”意指“用作為范例、例子或說明”。在此所描述并作為例示的任何實作不需被解讀為相較于其它實作為較佳或有利者。再者，本發(fā)明無意受到前述技術領域、背景技術、發(fā)明內(nèi)容或下列實施方式中提到的任何明示或暗示的理論所限制。
下列描述中的某些用語僅用作參考，而非意圖限制。舉例而言，例如“上方”、“下方”、“之上”和“之下”指的是附圖中的參考方向。可使用例如“正面”、“背面”、“后方”、“側(cè)方”、“外側(cè)”和“內(nèi)側(cè)”來描述在一致卻任意的參考架構(gòu)內(nèi)的特征或組件的定位及/或位置， 其通過參考描述所討論的組件的文字與相關附圖而變得清楚。這類用語可包含特別是以上所提到的字、其衍生字和類似輸入的字。
可以利用本文所述工藝和技術制作MOS晶體管器件，其包括NMOS晶體管器件、 PMOS晶體管器件和稱為CMOS器件的NM0S/PM0S器件的組合。雖然“M0S器件”一般是指具有金屬柵極電極和氧化柵極絕緣體的器件，但該詞在本案全文中將用于指包括導電柵電極 (不論是金屬或其它導電材料)的任何半導體器件，該導電柵電極置于柵極絕緣體(不論氧化或其他絕緣體)上方或周圍，柵極絕緣體接著置于半導體區(qū)上方或周圍，如同F(xiàn)inFET器件的情況。MOS組件和FinFET的制造的各種步驟是眾所周知的，所以為簡短起見，許多傳統(tǒng)的步驟于此將只簡要地提到或?qū)⒈煌耆雎圆惶峁┍娝苤墓に嚰毠?jié)。這里所用的術語“FinFET”既指只有鰭的垂直壁受到柵極電壓影響的鰭狀器件(也稱為“雙柵極”或“雙重柵極”器件)，也指鰭狀頂面以及鰭狀垂直壁受到柵極電壓影響的鰭狀器件(也稱為“三柵”或“三重柵極”器件)。
雖然這里所描述的制造工藝可以被用來由大塊半導體襯底或絕緣體上半導體 (SOI)襯底產(chǎn)生鰭狀半導體器件，但使用大塊半導體襯底時，可獲得一定的實際利益。因此， 以下重點放在說明大塊半導體的實作(在非限制范圍內(nèi))。大塊半導體襯底上FinFET形成的常見方法半導體是采用鰭蝕刻后面接著溝槽填充步驟，將電介質(zhì)材料充填溝槽(溝槽由鰭蝕刻形成)，隨后平坦化至鰭的上表面。此后，在平坦化的電介質(zhì)中形成凹槽以顯露出所需的鰭高度。對于后柵極(fete-last)方法，形成偽柵極堆疊(dummy gate stack)覆蓋顯露的鰭，側(cè)壁間隔物形成在偽柵極堆疊上。制作偽柵極堆疊和側(cè)壁間隔物時，執(zhí)行各向異性蝕刻步驟。不幸的是，由于這些特征(在半導體鰭以上和上方形成)的三維性質(zhì)，很難實現(xiàn)均勻，可靠和一致的偽柵極堆疊和間隔物的蝕刻。下面描述的制作工藝通過在平坦的表面上形成偽柵極堆疊和側(cè)壁間隔物，造成元件形成時有更均勻和可靠的蝕刻，解決了傳統(tǒng)方
6法的這一缺失。值得注意的是，平坦化電介質(zhì)充填材料之后自然有平坦的表面。因此，所描述的制作工藝可以很容易地整合到利用典型后柵極方法的現(xiàn)有工藝流程。
圖2-23是各種截面和頂視圖，說明鰭狀半導體器件結(jié)構(gòu)和其制造過程。此制作過程代表適用于制造鰭狀半導體器件(如FinFET)的方法的一個實作。提供由或以其他方式包括半導體材料形成的適當?shù)囊r底，開始此制作過程的一實施例。較佳實施例是從具有適當大塊的半導體材料的襯底開始，即大塊半導體襯底。在其它實施例中，襯底實現(xiàn)為SOI襯底，其包括支持層、覆蓋或駐于支持層上的絕緣材料層、覆蓋或駐于絕緣材料層上的半導體材料層。半導體材料最好是通常用于半導體產(chǎn)業(yè)中的硅材料，例如，相對純的硅和硅摻其它元素如鍺、碳和等等。另外，半導體材料可為鍺、鎵砷化物等等。雖然可能很輕地摻雜為N 型或P型，但半導體材料不需被摻雜而不會影響這里描述的制造工藝。例如，常提供輕摻雜 P型襯底的大塊硅襯底，輕摻雜P型半導體材料可用于這里描述的實施例。當然，半導體材料可隨后以適當?shù)姆绞綋诫s，以熟悉半導體制造技術者所理解的方式形成主動區(qū)。
圖2是已由半導體材料層106形成半導體鰭狀結(jié)構(gòu)102和104后的半導體器件結(jié)構(gòu)100A的橫截面圖。圖2代表垂直半導體鰭狀結(jié)構(gòu)102，104的縱向軸的相交平面的透視圖。因此，半導體鰭狀結(jié)構(gòu)102，104的縱向軸進出圖2出現(xiàn)的頁上。
對此示范的實施例，最初以大塊半導體襯底108的形式提供半導體材料層106。雖然可以產(chǎn)生任何數(shù)量的鰭狀結(jié)構(gòu)，但圖2描述的是包括兩個半導體鰭狀結(jié)構(gòu)102，104的鰭狀配置?？捎砂雽w材料層106使用任何已知的工藝步驟和技術形成半導體鰭狀結(jié)構(gòu)102， 104。其中的一個方法是采用光刻技術形成覆蓋半導體材料層106的圖案化蝕刻掩膜，通常是圖案化硬掩膜。此后，用圖案化蝕刻掩膜各向異性蝕刻半導體材料106以定義半導體鰭狀結(jié)構(gòu)102、104。如果所需的鰭狀厚度太薄不能直接由光刻技術產(chǎn)生，則可用產(chǎn)生間隔物的已知方法，以此方式使得氮化物或其他耐蝕刻材料組成的間隔物成為圖案和硬掩膜以用于鰭產(chǎn)生。依據(jù)某些實施例，硬掩膜材料仍保留在下方的底層半導體材料106上。在這方面， 圖2每個半導體鰭狀結(jié)構(gòu)102、104包括由半導體材料層106形成的鰭110和覆蓋鰭110的硬掩膜帽(cap) 112。但是，在一些實施例，蝕刻半導體材料106后，自鰭110去除硬掩膜帽 112以形成半導體鰭狀結(jié)構(gòu)102，104，或者完全不使用它們。
在產(chǎn)生鰭110時，也能以適當?shù)姆绞絹砦g刻半導體材料層106，以在大塊半導體襯底108產(chǎn)生隔離溝槽114。雖然沒有在圖2顯示，但最左邊的隔離溝槽114的左側(cè)可以定義半導體材料106的側(cè)壁(而最右邊的隔離溝槽114的右側(cè)可以同樣定義)。很容易理解到，產(chǎn)生隔離溝槽114容納隔離材料以用于讓半導體鰭狀結(jié)構(gòu)102，104彼此絕緣。因此，隔離溝槽114位于并且毗鄰半導體鰭狀結(jié)構(gòu)102，104之間。
為了方便說明和清晰，圖2顯示單一的和一致的深度形成的隔離溝槽114的實施例。然而在實施時，如果需要的話可制作雙深度或多重深度的隔離溝槽。在這方面，形成較高深寬比(aspect ratio)溝槽時可考慮多重深度的方法。例如，雙深度方法可以用來形成兩個半導體鰭狀結(jié)構(gòu)102，104之間的較淺的隔離溝槽，并形成兩個半導體鰭結(jié)構(gòu)102，104 外側(cè)較深的隔離溝槽。可以執(zhí)行如下描述其余的制造工藝步驟(如果需要可適當?shù)男薷?， 以容納單一深度、雙深度或多重深度隔離溝槽。
如上所述，所披露的半導體器件制造工藝可用于產(chǎn)生鰭狀器件于SOI襯底(而不是大塊襯底)上。在這樣的實施例，通過提供具有覆蓋絕緣層的半導體材料層的SOI襯底
7開始該工藝。使用傳統(tǒng)技術，蝕刻半導體材料層以定義一個或多個覆蓋絕緣層的半導體鰭狀結(jié)構(gòu)。反之，由于隔離埋藏氧化物的存在，自SOI襯底形成鰭本質(zhì)上會導致鰭之間的隔離的產(chǎn)生。不過，下面介紹的技術和方法仍然可以用于處理具有自SOI襯底蝕刻的鰭的半導體器件結(jié)構(gòu)。
以絕緣材料120充填隔離溝槽114繼續(xù)此制造工藝的實施例。圖3描述完成一個或多個工藝步驟后，半導體器件結(jié)構(gòu)IOOb的狀態(tài)。在此制造工藝的點，隔離溝槽114已以絕緣材料120(例如，通過沉積)完成填補與過滿(overfill)，以及隨后以拋光或以其他方式平坦化絕緣材料120，以由沉積的絕緣材料120和硬掩膜帽112上表面產(chǎn)生平坦的表面 122。在圖3，虛線代表平坦的表面122，與沉積的絕緣材料120的暴露表面和硬掩膜帽112 暴露的上表面相連。
在某些實施例，絕緣材料120是一種氧化物材料，其為使用眾所周知的材料沉積技術如化學氣相沉積法(CVD)，低壓化學氣相沉積(LPCVD)，或等離子增強化學氣相沉積 (PECVD)沉積覆蓋半導體鰭狀結(jié)構(gòu)102，104的毯層(blanket)。沉積絕緣材料120以充填毗鄰和半導體鰭狀結(jié)構(gòu)102，104之間的空間(即在這個例子中的隔離溝槽114)并覆蓋硬掩膜帽112。此后，由沉積絕緣材料120產(chǎn)生平坦的表面122。在特別的實施例中，使用例如化學機械拋光工具平坦化沉積的絕緣材料120，使得硬掩膜帽112作為拋光停止指標。因此，所產(chǎn)生的平坦的表面122對應于拋光后的絕緣材料120的暴露表面和硬掩膜帽112的暴露上表面。
于SOI的實施例，毗鄰且在鰭之間仍然可以沉積絕緣材料，并且之后以上述方式平坦化而形成平坦的表面。由此產(chǎn)生的結(jié)構(gòu)將類似于圖3所示，但是，將留絕緣材料覆蓋 SOI襯底的絕緣層(如，埋藏氧化物層)而不是大塊的半導體材料。
如果制作三柵器件，在平坦化的步驟之前，可能需要去除硬掩膜帽112使鰭110的上表面無保護。對于這種情況下，絕緣材料120將被拋光，使其暴露表面與鰭110的暴露上表面相連?；蛘?，如果硬掩膜帽112在這個平坦化的步驟的時間存在，那么可以執(zhí)行平坦化絕緣材料120，致使硬掩膜帽112在這個時候去除。如果以這種方式去除硬掩膜帽112，所需的平坦的表面將對應于絕緣材料的暴露拋光表面和鰭110的暴露上表面。還有一些實施例中，在更換柵極程序的某些其他時間點，去除硬掩膜帽112。
值得注意的是，更換柵極程序利用平坦的表面122形成橫向覆蓋半導體鰭狀結(jié)構(gòu) 102，104的柵極結(jié)構(gòu)。這個時候利用平坦的表面122執(zhí)行更換柵極程序，這使得能夠可靠且均勻地蝕刻用以制造偽柵極結(jié)構(gòu)及相關側(cè)壁間隔物的材料。在這方面，圖4-6描繪一個或多個過程步驟完成后，半導體器件結(jié)構(gòu)IOOc的狀態(tài)。更具體地說，圖4-6顯示覆蓋平坦的表面122的偽柵極結(jié)構(gòu)130。圖4是半導體器件結(jié)構(gòu)IOOc的俯視圖，圖5是自圖4的5_5線觀看的半導體器件結(jié)構(gòu)IOOc的橫截面視圖，圖6是自圖4的6-6線觀看的半導體器件結(jié)構(gòu) IOOc的橫截面視圖。偽柵極結(jié)構(gòu)130包括偽柵極132和覆蓋偽柵極132的偽帽134。如圖 4和圖5所示，制作偽柵極結(jié)構(gòu)130使它橫向覆蓋半導體鰭狀結(jié)構(gòu)102，104。這個例子中， 相對于半導體鰭狀結(jié)構(gòu)102，104的縱向軸，偽柵極結(jié)構(gòu)130為正交面向。
可以使用傳統(tǒng)工藝步驟諸如材料沉積，光刻和蝕刻，制作偽柵極結(jié)構(gòu)130。在這方面，形成至少一層覆蓋平坦的表面122的偽柵極材料開始偽柵極結(jié)構(gòu)130的制作。在這個例子中，偽柵極132所使用的材料形成覆蓋平坦的表面122，然后偽帽134使用的硬掩膜材料形成覆蓋偽柵極材料。偽柵極材料典型是多晶硅材料，以及硬掩膜材料典型是氮化物材料或氧化物材料。在典型的實施例中，偽柵極材料是以共形方式毯沉積(blanket deposited) 于半導體器件結(jié)構(gòu)上(使用例如在前面提到的任何沉積技術)。
硬掩膜層被光刻圖案化而形成偽柵極蝕刻掩膜，而下方的偽柵極材料被各向異性蝕刻成由偽柵極蝕刻掩膜定義的所需形貌(topology)。由此產(chǎn)生的偽柵極130描繪在圖 4-6。值得注意的是，因為偽柵極130在平坦的表面122上，所以偽柵極材料的各向異性蝕刻可以可靠的方式控制以產(chǎn)生均勻的蝕刻。換句話說，偽柵極材料的垂直尺寸相對均勻且持續(xù)覆蓋平坦的表面122，以實現(xiàn)在垂直方向的準確和均勻的各向異性蝕刻。
在產(chǎn)生偽柵極結(jié)構(gòu)130后，通過形成相鄰偽柵極結(jié)構(gòu)130的側(cè)壁的間隔物，繼續(xù)該進程。在這方面，圖7-9描繪間隔物140的形成后，半導體器件結(jié)構(gòu)IOOd的狀態(tài)。圖7是半導體器件結(jié)構(gòu)IOOd的俯視圖，圖8是自圖7的8-8線觀看的半導體器件結(jié)構(gòu)IOOd的橫截面視圖，圖9是自圖7的9-9線觀看的半導體器件結(jié)構(gòu)IOOd的橫截面視圖。如圖7和圖 9所示，間隔物140形成于鄰接并且位在偽柵極結(jié)構(gòu)130的側(cè)壁142上。
可以使用傳統(tǒng)工藝步驟諸如材料沉積、光刻和蝕刻制作間隔物140。在這方面，通過共形沉積覆蓋偽柵極結(jié)構(gòu)130的間隔物材料而開始間隔物140的形成。間隔物材料是合適的絕緣體，如氧化硅或硅氮化物，并且間隔物材料可以已知的方式，例如，原子層沉積 (ALD)、CVD、低壓化學氣相沉積(LPCVD)、半大氣化學氣相沉積(SACVD)或PECVD沉積。各向異性刻蝕后，間隔材料沉積至一厚度使間隔物140的厚度適合下面描述的后續(xù)的蝕刻步馬聚ο 此后，各向異性和選擇性蝕刻間隔物材料以定義間隔物140。實施時，可通過使用合適的蝕刻化學，例如反應離子刻蝕(RIE)，蝕刻間隔物材料。值得注意的是，因為偽柵極 130和間隔物材料在平坦的表面122上有利于在垂直方向上準確與均勻的各向異性蝕刻， 所以間隔物材料的各向異性蝕刻可以可靠的方式控制產(chǎn)生均勻的蝕刻。
在已產(chǎn)生間隔物140后，通過形成源/漏極腔(source/drain cavities)于半導體器件結(jié)構(gòu)中而繼續(xù)該進程。圖10和圖11描繪源/漏極腔150的形成后，半導體器件結(jié)構(gòu)IOOe的狀態(tài)。圖10是半導體器件結(jié)構(gòu)IOOe的俯視圖，圖11是自圖10的11-11線觀看的半導體器件結(jié)構(gòu)IOOe的橫截面視圖。應該了解，仍將出現(xiàn)如圖5所示通過偽柵極130沿縱向截取的半導體器件結(jié)構(gòu)IOOe的橫斷面視圖。
通過連續(xù)或同時蝕刻硬掩模帽112、鰭110和絕緣材料120的無保護部分到所需的深度，形成源/漏極腔150。蝕刻源/漏極腔150，使絕緣材料120沒有仍覆蓋在源/漏極腔150的底部的半導體材料106。這個選項通常會同時使用鰭之間的淺隔離溝槽，而更深的隔離將分隔各器件。此源/漏極腔類型能提供更受控制的外延(epitaxial)工藝(在平面和平坦的襯底材料播種)以及與器件的通道可能更好的應力耦合(該應力由腔內(nèi)生長的外延材料造成)。值得注意的是，源/應力極腔150產(chǎn)生時，偽帽134和間隔物140可以作為部分蝕刻掩模。雖然沒有顯示，適當圖案化的蝕刻掩模材料也可以在蝕刻步驟用來保護絕緣材料120的某些區(qū)域。對于這個實施例，通過絕緣材料120區(qū)，定義源/漏極腔150兩側(cè)，其在蝕刻步驟(見圖10)由蝕刻掩模保護。如圖11所描述，各向異性蝕刻源/漏極腔 150，使源/汲極腔150的側(cè)壁152自我對齊間隔物140。
通過以半導體材料至少部分填充源/漏極腔150，可繼續(xù)該制造進程。圖12和圖
913描繪源/漏極腔150填充半導體材料160后，半導體器件結(jié)構(gòu)IOOf的狀態(tài)。圖12是半導體器件結(jié)構(gòu)IOOf的俯視圖，圖13是自圖12的13-13線觀看的半導體器件結(jié)構(gòu)IOOf的橫截面視圖。應該了解，仍將出現(xiàn)如圖5所示通過偽柵極130沿縱向截取的半導體器件結(jié)構(gòu)IOOf的橫斷面視圖。
半導體材料160可以是硅材料、應力誘導的半導體材料等等。在此實施例，半導體材料160是一種應力誘導半導體材料，通過選擇性外延生長硅基材料于源/漏極腔150而形成。對于NMOS晶體管器件，半導體材料160是一種半導體材料，如硅碳，或具有比硅較低的晶格常數(shù)的其他材料。相反，對于PMOS晶體管器件，半導體材料160是一種半導體材料， 如硅鍺，或具有比硅較高的晶格常數(shù)的其他材料。如所理解，這種外延生長自半導體材料 106，發(fā)生在源/漏極腔150底部。這就是為什么所有的絕緣材料120自源/漏極腔150區(qū)去除。在某些實施例中，半導體材料160是一種“原位摻雜(in situ doped)”材料，其中合適的摻雜物在主體材料生長時被引入到主體材料。在這里可以利用外延生長原位摻雜硅材料，使材料不必為摻雜的目的而經(jīng)受離子注入。
應該明白，應力誘導半導體材料160的使用是視需要而選擇的?；蛘?，鰭110可部分或全部暴露在源/漏極區(qū)，而硅(這不是應力誘導)在需要加厚鰭110和/或?qū)Ⅵ?10 合并在一起時，可以外延生長在源/漏極區(qū)如。通常執(zhí)行這種處理以降低鰭110的接觸電阻和容納鰭110的末端的源/漏極接觸的形成。
再參考圖12和圖13，此時若有需要，半導體材料160有可能會受到離子注入(用于源/漏極摻雜)。作為另一個視需要的步驟，半導體材料160有可能會受到硅化處理，以在這個時候形成源/漏極接觸區(qū)域?；蛘撸x子注入和/或硅化可稍后在制作過程執(zhí)行。
通過間隔物140外側(cè)的電介質(zhì)材料區(qū)的形成，繼續(xù)該制造進程。圖14和圖15后描繪電介質(zhì)材料170形成后，半導體器件結(jié)構(gòu)IOOg的狀態(tài)。圖14是半導體器件結(jié)構(gòu)IOOg的俯視圖，圖15是自圖14的15-15線觀看的半導體器件結(jié)構(gòu)IOOg的橫截面視圖。應該了解， 仍出現(xiàn)如圖5所示通過偽柵極130沿縱向截取的半導體器件結(jié)構(gòu)IOOg的橫斷面視圖。在該制造進程中的時間點，在間隔物140外側(cè)且之前空置的空間已完全充滿電介質(zhì)材料170(例如，通過毯沉積)，以及如圖15所示半導體器件結(jié)構(gòu)IOOg暴露的表面經(jīng)拋光或其他平坦處理。
在某些實施例，電介質(zhì)材料170是層間電介質(zhì)(ILD)材料，使用眾所周知的材料沉積技術如化學氣相沉積法(CVD)、低壓化學氣相沉積(LPCVD)和等離子增強化學氣相沉積 (PECVD)而初始毯沉積覆蓋半導體材料160、偽柵極結(jié)構(gòu)130和間隔物140。沉積電介質(zhì)材料170，使其充填相鄰以及在間隔物140外側(cè)的空間，使其覆蓋間隔物140和偽帽134。此后，使用例如化學機械拋光工具平坦化所沉積的電介質(zhì)材料170，使得偽帽134作為拋光停止指標。
通過去除偽柵極結(jié)構(gòu)130而使間隔物140完整或至少實質(zhì)完整，繼續(xù)該制造進程。 圖16和圖17描繪偽柵極結(jié)構(gòu)130去除后，半導體器件結(jié)構(gòu)IOOh的狀態(tài)。圖16是半導體器件結(jié)構(gòu)IOOh的俯視圖，圖17是自圖16的17-17線觀看的半導體器件結(jié)構(gòu)IOOh的橫截面視圖。值得注意的是，偽柵極結(jié)構(gòu)130的去除導致偽帽134(假設在這個時候它仍然存在) 的去除和偽柵極132的去除。因此，偽柵極結(jié)構(gòu)130的去除暴露間隔物140(見圖17)之間的平坦的表面122。因此，硬掩膜帽112部分和絕緣材料120部分(即之前偽柵極結(jié)構(gòu)130所覆蓋者)將被暴露出來。因此，應該明白，仍將出現(xiàn)如圖3所示間隔物140之間沿縱向截取的半導體器件結(jié)構(gòu)IOOh的橫斷面視圖。
在某些實施例中，通過依序或同時而以選擇性的方式蝕刻偽帽134和偽柵極132， 在想要的位置停止，從而去除偽柵極結(jié)構(gòu)130。選擇蝕刻步驟使用的蝕刻化學和技術，使間隔物140和電介質(zhì)材料170不被蝕刻(或僅蝕刻極小的量)。根據(jù)特殊的工藝，偽柵極130 的蝕刻可受控制而停在硬掩膜帽112(如果在這個時候他們?nèi)匀淮嬖?或停在鰭110頂部。
通過去除一些暴露的絕緣材料120以定義鰭110所需的高度，繼續(xù)該制造進程。圖 18和圖19描繪絕緣材料120的高度縮減后，半導體器件結(jié)構(gòu)IOOi的狀態(tài)。對于此特殊例， 半導體鰭狀結(jié)構(gòu)102，104的硬掩膜帽112保持完整。因此，半導體器件結(jié)構(gòu)IOOi的俯視圖類似于如圖16所示者(因為絕緣材料120的高度在圖16不特出)。出于這個原因，圖18 是自圖16的18-18線觀看的半導體器件結(jié)構(gòu)IOOi的橫截面視圖，圖19是自圖16的19-19 線觀看的半導體器件結(jié)構(gòu)IOOi的橫截面視圖。值得注意的是，圖18對應于經(jīng)半導體鰭狀結(jié)構(gòu)104部分，圖19對應于毗鄰半導體鰭狀結(jié)構(gòu)102的部分。對于這個實施例，毗鄰半導體鰭狀結(jié)構(gòu)104的部分和半導體鰭狀結(jié)構(gòu)102，104之間的部分也將出現(xiàn)如圖19所示。
如果制作三柵極器件，那么硬掩膜帽112也可在這個時候去除。在這樣的實施例中，器件結(jié)構(gòu)在工藝的此時的頂視圖類似于如圖16所示，但是，鰭110是可見的，而不是硬掩膜帽112。同樣，硬掩膜帽112將不會出現(xiàn)在圖18。
在某些實施例中，使用選擇性和各向異性蝕刻技術部分地去除絕緣材料120。在這方面，使用對絕緣材料120具有選擇性的適當蝕刻化學物而較佳地蝕刻絕緣材料120，使得電介質(zhì)材料170、間隔物140、硬掩膜帽112和鰭110保持完整(或使得這些項目只有被蝕刻極小的量)。請注意，間隔物140作為自我對準蝕刻掩膜，同時各向異性地蝕刻絕緣材料 120。因此，絕緣材料120部分位于間隔物140之間定義的區(qū)域是以自我對準的方式蝕刻。 此外，控制絕緣材料120的選擇性蝕刻，使得所沉積的絕緣材料120的隔離層仍覆蓋半導體材料106和半導體鰭狀結(jié)構(gòu)102，104之間(見圖18)。余下的絕緣材料120相互隔離半導體鰭狀結(jié)構(gòu)102，104。
如圖18和圖19所示，絕緣材料120的蝕刻降低其高度，使鰭110的上部外露和 “突出”絕緣材料120新形成的上表面180(供比較，見圖幻。該絕緣材料120的選擇性蝕刻定義并形成半導體器件結(jié)構(gòu)IOOi的柵極空間182。見圖16，18和19，此柵極空間182位于覆蓋絕緣材料120、覆蓋半導體鰭狀結(jié)構(gòu)102，104并且在間隔物140之間。此外，間隔物 140保護下方的絕緣材料120，而形成絕緣材料120的薄“壁”，自半導體材料160外側(cè)與柵極空間182分開(見圖19)。
通過形成柵極結(jié)構(gòu)占據(jù)柵極空間182和間隔物140之間定義的區(qū)域，繼續(xù)該制造進程。圖20-23描繪產(chǎn)生示范的柵極結(jié)構(gòu)190后，半導體器件結(jié)構(gòu)IOOj的狀態(tài)。圖20是半導體器件結(jié)構(gòu)IOOj的俯視圖，圖21是自圖20的21-21線觀看的半導體器件結(jié)構(gòu)IOOj 的橫截面視圖，圖22是自圖20的22-22線觀看的半導體器件結(jié)構(gòu)IOOj的橫截面視圖(即經(jīng)半導體鰭狀結(jié)構(gòu)104)，圖23是自圖20的23-23線觀看的半導體器件結(jié)構(gòu)IOOj的橫截面視圖(即經(jīng)半導體鰭狀結(jié)構(gòu)102相鄰的部分)。
圖20-23說明完成的柵極結(jié)構(gòu)190如何充填柵極空間182和間隔物140之間的區(qū)域。如所理解，形成柵極結(jié)構(gòu)190覆蓋半導體鰭狀結(jié)構(gòu)102，104，使得柵極結(jié)構(gòu)190接觸鰭
11110的垂直側(cè)。所示實施例是雙柵極器件，其中硬掩膜帽112仍在鰭110的頂端。因此，如圖21所示，形成柵極結(jié)構(gòu)190覆蓋絕緣材料120、鰭110和硬掩膜帽112。或者，形成柵極結(jié)構(gòu)190之前，可去除硬掩膜112，產(chǎn)生三柵極器件結(jié)構(gòu)。依據(jù)傳統(tǒng)的更換柵極程序，柵極結(jié)構(gòu)190的頂視圖(見圖20)是按照偽柵極結(jié)構(gòu)130(見圖14)相同的布局。在這方面，制作柵極結(jié)構(gòu)190，使其橫向覆蓋半導體鰭狀結(jié)構(gòu)102，104。這個例子中，相對于半導體鰭狀結(jié)構(gòu)102，104的縱向軸，柵極結(jié)構(gòu)190為正交面向。
可以使用傳統(tǒng)工藝步驟，諸如材料沉積、光刻和蝕刻，制作柵極結(jié)構(gòu)190。此外，可使用任何既定的柵極模塊技術(例如，與多晶柵電極、高k金屬柵極配置等等結(jié)合的柵極絕緣體)形成柵極結(jié)構(gòu)190。在實施時，通過形成至少一層柵極材料覆蓋如圖18和圖19示之半導體器件結(jié)構(gòu)100i，可開始柵極結(jié)構(gòu)190的制作。在典型的實施例中，各柵極材料層為以共形方式(使用例如在前面提到的任何沉積技術)于半導體器件結(jié)構(gòu)上毯沉積。
使用例如化學機械拋光工具可以平坦化沉積的柵極材料。對于所示的實施例， 拋光沉積的柵極材料，直到其與間隔物140的上頂端齊平，使得任何溢出材料(overfill material)自電介質(zhì)材料170的上表面去除(見圖22和圖23)。在實施時，間隔物140和/ 或電介質(zhì)材料170可在此步驟作為拋光停止指標。最終，這些制作步驟的結(jié)果形成柵極結(jié)構(gòu) 190。
此后，可以執(zhí)行任何數(shù)目的已知工藝步驟完成一個或多個具有半導體鰭狀結(jié)構(gòu) 102，104的半導體器件的制造。例如，可以執(zhí)行制造工藝完成至少一個晶體管器件的制造以包括鰭110和柵極結(jié)構(gòu)190。這些最后的工藝步驟，以及其他后端工藝步驟，將不在這里描述。
雖然已在上述實施方式提出至少一個示范實施例，但應了解到有大量的變化例存在。也應了解到，在此所描述的示范實施例并非意圖以任何方式限制本發(fā)明的范圍、應用性和組構(gòu)。相反地，上述實施方式將提供本技術領域之人士實施所述實施例的方便藍圖。櫻了解到，在不超出權利要求書所界定的范圍的情況下，可對組件的功能和配置作出各種改變， 此范圍包含在提出此專利申請時的已知等效物和預知等效物。
權利要求
1.一種制造鰭狀半導體器件結(jié)構(gòu)的方法，該方法包括 由半導體材料層形成半導體鰭狀結(jié)構(gòu)；沉積覆蓋該半導體鰭狀結(jié)構(gòu)的絕緣材料，使得該絕緣材料充填毗鄰該半導體鰭狀結(jié)構(gòu)的空間，造成沉積的絕緣材料；由該沉積的絕緣材料產(chǎn)生平坦表面，該平坦的表面與該半導體鰭狀結(jié)構(gòu)的上表面相連；制造覆蓋該平坦表面的偽柵極結(jié)構(gòu)，該偽柵極結(jié)構(gòu)橫向覆蓋該半導體鰭狀結(jié)構(gòu)； 形成毗鄰該偽柵極結(jié)構(gòu)的側(cè)壁的間隔物；去除該偽柵極結(jié)構(gòu)而讓該間隔物實質(zhì)完整，以暴露該間隔物之間的該平坦表面；及以自我對準該間隔物的方式，選擇性地蝕刻該間隔物之間定義的區(qū)域下方的一些該沉積的絕緣材料。
2.如權利要求1所述的方法，其中，形成該半導體鰭狀結(jié)構(gòu)包括 形成覆蓋該半導體材料層的圖案化硬掩膜；及蝕刻該半導體材料層，使用該圖案化硬掩膜作為蝕刻掩膜，使得該半導體鰭狀結(jié)構(gòu)包括由該半導體材料層形成的鰭和對應于該圖案化硬掩膜的帽。
3.如權利要求2所述的方法，其中，該產(chǎn)生步驟產(chǎn)生該平坦表面，使該上表面對應于該帽的表面。
4.如權利要求1所述的方法，其中，形成該半導體鰭狀結(jié)構(gòu)包括 提供具有大塊半導體材料形式的該半導體材料層的襯底；及蝕刻該大塊半導體材料以定義該半導體鰭狀結(jié)構(gòu)，并對該半導體鰭狀結(jié)構(gòu)在該大塊半導體材料中產(chǎn)生隔離溝槽。
5.如權利要求4所述的方法，其中，該沉積步驟將該絕緣材料充填該隔離溝槽。
6.如權利要求1所述的方法，其中，形成該半導體鰭狀結(jié)構(gòu)包括提供具有覆蓋絕緣層的該半導體材料層的絕緣體上半導體(SOI)襯底；及蝕刻該半導體材料層以定義覆蓋該絕緣層的該半導體鰭狀結(jié)構(gòu)。
7.如權利要求1所述的方法，其中，產(chǎn)生該平坦表面包括拋光該沉積的絕緣材料，使用該半導體鰭狀結(jié)構(gòu)的該上表面作為拋光停止指標。
8.如權利要求1所述的方法，其中選擇性蝕刻一些該沉積的絕緣材料而對該鰭狀半導體器件結(jié)構(gòu)定義柵極空間；及該方法還包括形成占據(jù)該柵極空間和該間隔物之間定義的區(qū)域的柵極結(jié)構(gòu)。
9.如權利要求1所述的方法，還包括去除該偽柵極結(jié)構(gòu)之前，在該間隔物外側(cè)形成電介質(zhì)材料區(qū)。
10.如權利要求1所述的方法，其中，制造該偽柵極結(jié)構(gòu)包括 沉積至少一層偽柵極材料覆蓋該平坦表面；形成偽柵極蝕刻掩膜覆蓋該至少一層偽柵極材料；及將該至少一層偽柵極材料各向異性蝕刻成由該偽柵極蝕刻掩膜定義的形貌。
11.如權利要求1所述的方法，其中，形成該間隔物包括 沉積間隔物材料覆蓋該偽柵極結(jié)構(gòu)的；及各向異性和選擇性蝕刻該間隔物材料以定義該間隔物。
12.一種制造鰭狀半導體器件結(jié)構(gòu)的方法，該方法包括 提供有大塊半導體材料的襯底；由該大塊半導體材料形成半導體鰭狀結(jié)構(gòu)；沉積覆蓋該半導體鰭狀結(jié)構(gòu)的絕緣材料，使得該絕緣材料充填毗鄰該半導體鰭狀結(jié)構(gòu)的空間，造成沉積的絕緣材料；平坦化該沉積的絕緣材料和該半導體鰭狀結(jié)構(gòu)以產(chǎn)生平坦表面；及執(zhí)行更換柵極程序，以形成橫向覆蓋該半導體鰭狀結(jié)構(gòu)的柵極結(jié)構(gòu)。
13.如權利要求12所述的方法，其中，執(zhí)行更換柵極程序包括制造覆蓋該平坦表面的偽柵極結(jié)構(gòu)，該偽柵極結(jié)構(gòu)橫向覆蓋該半導體鰭狀結(jié)構(gòu)； 形成毗鄰該偽柵極結(jié)構(gòu)的側(cè)壁的間隔物；去除該偽柵極結(jié)構(gòu)而讓該間隔物實質(zhì)完整，以暴露該間隔物之間的該平坦表面；及以自我對準該間隔物的方式，選擇性地蝕刻在該間隔物之間定義的區(qū)域下方的一些該沉積的絕緣材料。
14.如權利要求13所述的方法，其中選擇性蝕刻一些該沉積的絕緣材料對該鰭狀半導體器件結(jié)構(gòu)定義柵極空間；及執(zhí)行更換柵極程序還包括形成該柵極結(jié)構(gòu)，使得其占據(jù)該柵極空間和該間隔物之間定義的區(qū)域。
15.如權利要求12所述的方法，其中該半導體鰭狀結(jié)構(gòu)包括由該大塊半導體材料形成的鰭和覆蓋該鰭的硬掩膜帽；及平坦化該沉積的絕緣材料，造成該硬掩膜帽的去除。
16.如權利要求12所述的方法，其中該半導體鰭狀結(jié)構(gòu)包括由該大塊半導體材料形成的鰭和覆蓋該鰭的硬掩膜帽；及該方法還包括平坦化該沉積的絕緣材料之前，自該鰭去除該硬掩膜帽。
17.如權利要求12所述的方法，其中半導體鰭狀結(jié)構(gòu)包括由該大塊半導體材料形成的鰭和覆蓋該鰭的硬掩膜帽；及該方法還包括更換柵極程序時，自該鰭去除該硬掩膜帽。
18.—種制造鰭狀半導體器件結(jié)構(gòu)的方法，該方法包括 提供有大塊半導體材料的襯底；由該大塊半導體材料形成多個半導體鰭狀結(jié)構(gòu)；在該大塊半導體材料中產(chǎn)生隔離溝槽，該隔離溝槽位于該多個半導體鰭狀結(jié)構(gòu)之間； 以絕緣材料充填該隔離溝槽并覆蓋該多個半導體鰭狀結(jié)構(gòu)，造成沉積的絕緣材料； 由該沉積的絕緣材料產(chǎn)生平坦表面，該平坦表面與該多個半導體鰭狀結(jié)構(gòu)的上表面相連；及執(zhí)行更換柵極程序，以形成橫向覆蓋該多個半導體鰭狀結(jié)構(gòu)的柵極結(jié)構(gòu)。
19.如權利要求18所述的方法，其中，執(zhí)行更換柵極程序包括制造覆蓋該平坦表面的偽柵極結(jié)構(gòu)，該偽柵極結(jié)構(gòu)橫向覆蓋該多個半導體鰭狀結(jié)構(gòu)； 形成毗鄰該偽柵極結(jié)構(gòu)的側(cè)壁的間隔物；去除該偽柵極結(jié)構(gòu)而讓該間隔物實質(zhì)完整，以暴露該間隔物之間的該平坦表面以自我對準間隔物的方式，選擇性地蝕刻在該間隔物之間定義的區(qū)域下方的一些該沉積的絕緣材料，以對該鰭狀半導體器件結(jié)構(gòu)定義柵極空間；及形成該柵極結(jié)構(gòu)，使其占據(jù)該柵極空間和該間隔物之間定義的區(qū)域。
20.如權利要求19所述的方法，其中，控制選擇性蝕刻一些該沉積的絕緣材料的步驟， 使得該沉積的絕緣材料的隔離層仍覆蓋該大塊半導體材料和該多個半導體鰭狀結(jié)構(gòu)之間。
全文摘要
一種制造鰭狀半導體器件結(jié)構(gòu)的方法。該方法首先提供有大塊的半導體材料的襯底。該方法繼續(xù)以由大塊的半導體材料形成半導體鰭狀結(jié)構(gòu)，沉積絕緣材料覆蓋半導體鰭狀結(jié)構(gòu)，使得絕緣材料充填毗鄰半導體鰭狀結(jié)構(gòu)的空間，以及平坦化所沉積的絕緣材料和半導體鰭狀結(jié)構(gòu)以產(chǎn)生平坦表面。此后，進行更換柵極程序以形成橫向覆蓋半導體鰭狀結(jié)構(gòu)的柵極結(jié)構(gòu)。
文檔編號H01L21/336GK102208349SQ20111008500
公開日2011年10月5日 申請日期2011年3月29日 優(yōu)先權日2010年3月29日
發(fā)明者W·馬斯扎拉, R·J·米勒 申請人:格羅方德半導體公司