專利名稱：一種針對boac構架的焊盤結構及集成電路器件結構的制作方法
技術領域：
本發(fā)明涉及一種半導體器件結構，尤其涉及一種針對BOAC構架的焊盤結構及集成電路器件結構。
背景技術：
隨著集成電路工藝制造產(chǎn)業(yè)的快速發(fā)展，集成電路的電路密度及復雜度顯著地提高，伴隨之封裝尺寸也顯著減小。技術的進步相伴而來的是對半導體裝置的快速操作、成本降低以及更高的可靠性需求的增加。在晶圓(Wafer)上形成更多的獨立半導體芯片，對上述技術發(fā)展要求是十分重要的。為了保證芯片出廠質量，在芯片制作過程中，經(jīng)歷封裝前測試和封裝后出廠前測試(ChipProber)等各種測試。其中封裝前測試又稱晶圓測試，是在封裝前對晶圓級別的芯片進行測試的過程。隨著芯片尺寸的不斷縮小，業(yè)內(nèi)多數(shù)采用BOAC構架，即焊盤結構直接設置于有效電路之上，以縮小芯片尺寸，增加單一晶圓上芯片個數(shù)，從而提高生產(chǎn)效率，降低成本。圖1 為現(xiàn)有技術中針對BOAC構架的焊盤結構的簡要示意圖。如圖1所示，在現(xiàn)有技術中，芯片上焊接區(qū)域10的焊墊20與其下方的金屬襯墊為一一對應，以供晶圓測試和封裝時打線使用。在現(xiàn)有集成工藝制造產(chǎn)業(yè)中，晶圓測試，例如FLASH芯片的晶圓測試需要經(jīng)歷至少三次晶圓測試，針對焊墊20 (PAD)位置反復使用測試針扎壓，如果設置不當或長時間扎壓及打線過程中產(chǎn)生的壓力會造成晶圓測試時因不平導致晶圓焊墊20位置受力不均，且為適應產(chǎn)品尺寸縮小的趨勢，大部分芯片的焊墊20制直接作于有效電路上方，從而焊墊20的損傷會使導致焊墊20受損塌陷，進而引起測試低良率、封裝低良率甚至產(chǎn)品失效。

發(fā)明內(nèi)容
本發(fā)明要解決的技術問題是，提供一種在BOAC構架中減少焊墊損傷，提高封裝良
率的焊盤結構。一種針對BOAC構架的焊盤結構，包括印刷電路板和位于印刷電路板上預設位置的焊接區(qū)，在所述焊接區(qū)上形成有多組焊墊結構，所述焊墊結構位于所述BOAC構架的有效電路之上，每組焊墊結構包括至少兩個電性連接完全相同的焊墊，其中一焊墊用于形成封裝連線，其余焊墊用于封裝前進行晶圓級別測試。進一步的，每組焊墊結構包括兩個相鄰的焊墊，其中相對靠近焊接區(qū)邊緣的焊墊用于封裝前進行晶圓級別的測試，其中相對遠離焊接區(qū)邊緣的焊墊用于形成封裝連線。進一步的，所述焊墊結構的材質為鎢、鋁、銅或其組合。一種集成電路器件結構，包括有效電路及位于有效電路上的如權利要求1所述的焊盤結構，所述有效電路與所述針對BOAC構架的焊盤結構之間包括至少一電介質層和位于電介質層中的多個金屬襯墊，所述金屬襯墊與有效電路電性相連，所述每組焊墊結構連接同一金屬襯墊。進一步的，所述焊墊結構與對應的金屬襯墊通過導電通孔電性相連。
進一步的，電介質層的材質為氧化硅、氮化硅、硼磷硅玻璃、氟硅玻璃、磷硅玻璃或其組合。進一步的，所述焊墊結構的材質為鎢、鋁、銅或其組合。進一步的，所述金屬襯墊的材質為鎳、鈷、鋁、銅或其組合。

綜上所述，本發(fā)明所述針對BOAC構架的焊盤結構的焊接區(qū)節(jié)約芯片面積的同時， 其上設置多組焊墊結構，每組焊墊結構包括至少兩個焊墊，其中一焊墊用于形成封裝連線， 其余焊墊用于封裝前進行晶圓級別測試，從而避免一個焊墊不斷受到外界壓力造成損傷、 坍塌等，從而提高器件測試、封裝的良率，提高質量。


圖1為現(xiàn)有技術中針對BOAC構架的焊盤結構的簡要示意圖。圖2為本發(fā)明一實施例中針對BOAC構架的焊盤結構的簡要示意圖。圖3為本發(fā)明一實施例中集成電路結構的簡要結構示意圖。
具體實施例方式為使本發(fā)明的內(nèi)容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內(nèi)的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。本發(fā)明的核心思想是提供一種針對BOAC構架的焊盤結構，所述針對BOAC構架的焊盤結構的焊接區(qū)上設置多組焊墊結構，每組焊墊結構包括至少兩個焊墊，其中一焊墊用于形成封裝連線，其余焊墊用于封裝前進行晶圓級別測試，從而避免一個焊墊不斷受到外界壓力造成損傷、坍塌等，從而提高器件測試、封裝的良率，提高質量。圖2為本發(fā)明一實施例中針對BOAC構架的焊盤結構的簡要示意圖。結合圖2，本發(fā)明提供一種針對BOAC構架的焊盤結構，包括印刷電路板100和位于印刷電路板100預設位置上形成的焊接區(qū)，在所述焊接區(qū)上形成有多組焊墊結構200，每組焊墊結構包括至少兩個電性連接完全相同的焊墊，其中一焊墊用于形成封裝連線，其余焊墊用于封裝前進行晶圓級別測試。在本實施例中，每組焊墊結構包括兩個相鄰的焊墊，其中相對靠近焊接區(qū)邊緣的焊墊201用于封裝前進行晶圓級別測試，其中相對遠離焊接區(qū)邊緣的焊墊202用于形成封裝連線。此外每組焊墊結構還可以包括三個或三個以上的焊墊，針對多次不同的晶圓級別測試以及形成封裝的連線時利用不同的焊墊，從而避免多次對同一焊墊施加壓力，降低焊墊損傷幾率，提高封裝的良率，減少芯片失效。進一步的，所述焊墊結構的材質可以為鎢、 鋁、銅或其組合，但不限制于上述材料，其他例如多晶硅材料也可以作為焊墊結構材質。在BOAC構架中，焊盤結構直接設置于有效電路上，大大節(jié)約了芯片的尺寸，同時每組焊墊結構包括多個焊墊進而減小單一焊墊承受多次針壓或焊壓，從而減少焊墊損傷程度，進而包括其下方的有效電路，從而提高產(chǎn)品的良率，減小芯片失效。圖3為本發(fā)明一實施例中集成電路結構的簡要結構示意圖。結合圖3，本發(fā)明還提供一種集成電路器件結構，包括有效電路210及位于其上的針對BOAC構架的焊盤結構，所述有效電路210與所述針對BOAC構架的焊盤結構之間包括至少一電介質層207和位于電介質層207中的多個金屬襯墊205，所述每組焊墊結構連接同一金屬襯墊。在本實施例中，針對BOAC構架的焊盤結構的焊墊結構形成于焊接區(qū)100上，每組焊墊結構包括兩個焊墊，例如為第一焊墊201及第二焊墊202。其第一焊墊201和第二焊墊202均通過導電通孔206與電介質層207中的多個金屬襯墊205電性相連，同時金屬襯墊根據(jù)預設與有效電路210對應相連。此外每組焊墊結構并不限制于兩個焊墊，還可以為三個或三個以上。進一步的，電介質層207的材質為氧化硅、氮化硅、硼磷硅玻璃、氟硅玻璃、磷硅玻璃或其組合。進一步的，所述焊墊結構的材質為鎢、鋁、銅或其組合。進一步的，所述金屬襯墊的材質為鎳、鈷、鋁、銅或其組合。綜上所述，所述針對BOAC構架的焊盤結構及集成電路測試結構通過設置多組焊墊結構，且每組焊墊結構包括至少兩個焊墊，其中一焊墊用于形成封裝連線，其余焊墊用于封裝前進行晶圓級別測試，從而避免一個焊墊不斷受到外界壓力造成損傷、坍塌等，從而提高器件測試、封裝的良率，提高質量。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種針對BOAC構架的焊盤結構，其特征在于，包括印刷電路板和位于印刷電路板上預設位置的焊接區(qū)，在所述焊接區(qū)上形成有多組焊墊結構，所述焊墊結構位于所述BOAC構架的有效電路之上，每組焊墊結構包括至少兩個電性連接完全相同的焊墊，其中一焊墊用于形成封裝連線，其余焊墊用于封裝前進行晶圓級別測試。
2.如權利要求1所述的針對BOAC構架的焊盤結構，其特征在于，每組焊墊結構包括兩個相鄰的焊墊，其中相對靠近焊接區(qū)邊緣的焊墊用于封裝前進行晶圓級別的測試，其中相對遠離焊接區(qū)邊緣的焊墊用于形成封裝連線。
3.如權利要求1所述的針對BOAC構架的焊盤結構，其特征在于，所述焊墊結構的材質為鎢、鋁、銅或其組合。
4.一種集成電路器件結構，其特征在于，包括有效電路及位于有效電路上的如權利要求1所述的焊盤結構，所述有效電路與所述針對BOAC構架的焊盤結構之間包括至少一電介質層和位于電介質層中的多個金屬襯墊，所述金屬襯墊與有效電路電性相連，所述每組焊墊結構連接同一金屬襯墊。
5.如權利要求4所述的集成電路器件結構，其特征在于，所述焊墊結構與對應的金屬襯墊通過導電通孔電性相連。
6.如權利要求4所述的集成電路器件結構，其特征在于，電介質層的材質為氧化硅、氮化硅、硼磷硅玻璃、氟硅玻璃、磷硅玻璃中的任一種或其組合。
7.如權利要求4所述的集成電路器件結構，其特征在于，所述焊墊結構的材質為鎢、 鋁、銅或其組合。
8.如權利要求4所述的集成電路器件結構，其特征在于，所述金屬襯墊的材質為鎳、 鈷、鋁、銅或其組合。
全文摘要
本發(fā)明揭示了一種針對BOAC構架的焊盤結構及應用該焊盤結構的集成電路結構，所述針對BOAC構架的焊盤結構包括印刷電路板和位于印刷電路板上預設位置的焊接區(qū)，在所述焊接區(qū)上形成有多組焊墊結構，每組焊墊結構包括至少兩個電性連接完全相同的焊墊，其中一焊墊用于形成封裝連線，其余焊墊用于封裝前進行晶圓級別測試。所述針對BOAC構架的焊盤結構在節(jié)約芯片面積的同時，避免了同一焊墊不斷受到外界壓力造成損傷、坍塌等，從而提高器件測試、封裝的良率，提高質量。
文檔編號H01L23/488GK102184904SQ20111009046
公開日2011年9月14日 申請日期2011年4月12日 優(yōu)先權日2011年4月12日
發(fā)明者王秉杰 申請人:中穎電子股份有限公司