專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
在以往的技術(shù)中，已經(jīng)有可以不增加半導(dǎo)體裝置的ON阻抗而使半導(dǎo)體裝置微細(xì)化、且具有良好的耐壓特性的半導(dǎo)體裝置(例如參照專利文獻(xiàn)1)。圖8是這種以往的半導(dǎo)體裝置90的斷面圖。以往的半導(dǎo)體裝置90是功率M0SFET，如圖8所示，其具有由含有第1基準(zhǔn)濃度的η型雜質(zhì)(第1導(dǎo)電型雜質(zhì))的基準(zhǔn)濃度層4及設(shè)置在該基準(zhǔn)濃度層4下表面的含有低于第1基準(zhǔn)濃度的η型雜質(zhì)的低濃度層3所構(gòu)成的漂移層5，在基準(zhǔn)濃度層4的上表面通過門絕緣膜9形成的門極電極(門極電極結(jié)構(gòu)20的多晶硅層11)，在基準(zhǔn)濃度層4的表面上分別設(shè)置在所述門極電極構(gòu)造20的各端部附近的含有高于第1基準(zhǔn)濃度的η型雜質(zhì)的一對源極區(qū)域(第1導(dǎo)電型半導(dǎo)體區(qū)域)8a和8b，分別圍繞所述源極區(qū)域8a和8b的含有第 2基準(zhǔn)濃度的ρ型雜質(zhì)(第2導(dǎo)電型雜質(zhì))的一對基極區(qū)域7a和7b，同源極區(qū)域8a和8b 及基極區(qū)域7a和7b有電連接的源極(第1電極)14，設(shè)置在所述基極區(qū)域7a和7b的下部的基準(zhǔn)濃度層4內(nèi)的含有低于第2基準(zhǔn)濃度的ρ型雜質(zhì)的空乏層增長區(qū)域6a和6b，設(shè)置在低濃度層3的下表面的含有高于第1基準(zhǔn)濃度的η型雜質(zhì)的漏極層2，以及設(shè)置在所述漏極層2下表面的在與源極電極14之間加有電壓的漏極電極1，其中，空乏層增長區(qū)域6a和 6b，該空乏層增長區(qū)域6a和6b的下表面，被形成為比低濃度層3及基準(zhǔn)濃度層4的界面位置更深、且伸入低濃度層3。以往的半導(dǎo)體裝置90，由于基極區(qū)域7a和7b的側(cè)面沒有覆蓋空乏層增長區(qū)域6a 和6b，使對向的基極區(qū)域7a和7b間的間隔可以比以往更加狹小，從而可以比以往(例如， 參照專利文獻(xiàn)2、的半導(dǎo)體裝置更加微細(xì)化。另外，以往的半導(dǎo)體裝置90，由于基極區(qū)域7a 和7b的側(cè)面沒有覆蓋空乏層增長區(qū)域6a和6b，即使可以使對向的基極區(qū)域7a和7b間的間隔比以往更加狹小，卻并沒有增加半導(dǎo)體裝置的ON阻抗。另外，以往的半導(dǎo)體裝置90，由于沒有必要用空乏層增長區(qū)域6a和6b來覆蓋基極區(qū)域7a和7b的側(cè)面，也就沒有必要大范圍地注入ρ型雜質(zhì)，通過與第1基準(zhǔn)濃度的均衡而具有指向性，可以較深地注入P型雜質(zhì)，從而使基極區(qū)域7a和7b的擴(kuò)散層底部下方的空乏層增長區(qū)域6a和6b作為具有充分厚度的擴(kuò)散層增長。因此，可以在逆偏壓(Bias)時使從 PN結(jié)開始擴(kuò)展的空乏層向空乏層增長區(qū)域6a和6b充分增長。其結(jié)果是，通過增長的空乏層可以使電場充分緩和，可以抑制由于電場集中所導(dǎo)致的耐壓的下降，從而獲得良好的耐壓特性。因此，以往的半導(dǎo)體裝置90，可以在不增加半導(dǎo)體裝置的ON阻抗的情況下使半導(dǎo)體裝置微細(xì)化，且具有良好的耐壓特性。先行技術(shù)文獻(xiàn)專利文獻(xiàn)
專利文獻(xiàn)1國際公開第W02008/069309號手冊專利文獻(xiàn)2日本專利第3484690號公報但是，在以往的半導(dǎo)體裝置90中，雖然可以在不增加半導(dǎo)體裝置的ON阻抗的情況下使半導(dǎo)體裝置微細(xì)化，但由于切換速度(Switching Speed)變快，從而導(dǎo)致在某些使用條件下切斷電路時容易產(chǎn)生門的寄生振蕩，為了抑制這種寄生振蕩，可能出現(xiàn)需要變更電路常數(shù)的情況。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于，提供一種與以往的半導(dǎo)體裝置相比難以產(chǎn)生門寄生振蕩的半導(dǎo)體裝置及其制造方法。[1]本發(fā)明的半導(dǎo)體裝置，具有漂移層，由基準(zhǔn)濃度層和低濃度層所構(gòu)成，所述基準(zhǔn)濃度層含有第1導(dǎo)電型雜質(zhì)、其濃度為第1基準(zhǔn)濃度，所述低濃度層被設(shè)置在所述基準(zhǔn)濃度層的下表面并且含有所述第1導(dǎo)電型雜質(zhì)、其濃度比所述第1基準(zhǔn)濃度更低；門極電極，在所述基準(zhǔn)濃度層的上表面經(jīng)由門絕緣膜而形成；一對第1導(dǎo)電型半導(dǎo)體區(qū)域，被設(shè)置在所述基準(zhǔn)濃度層的表面并分別靠近所述門極電極的各個端部、含有第1導(dǎo)電型雜質(zhì)、其濃度比所述第1基準(zhǔn)濃度更高；一對基極區(qū)域，分別圍繞所述第1導(dǎo)電型半導(dǎo)體區(qū)域、含有第2導(dǎo)電型雜質(zhì)、其濃度為第2基準(zhǔn)濃度；第1電極，與所述第1導(dǎo)電型半導(dǎo)體區(qū)域及所述基極區(qū)域電連接；以及空乏層延伸區(qū)域，被設(shè)置在所述基極區(qū)域下部的所述基準(zhǔn)濃度層內(nèi)、 含有第2導(dǎo)電型雜質(zhì)、其濃度比所述第2基準(zhǔn)濃度更低、其下表面被形成為與所述低濃度層和所述基準(zhǔn)濃度層的界面位置相比更進(jìn)入所述低濃度層，其特征在于在所述基準(zhǔn)濃度層的表面形成有“dVDS/dt”低減用擴(kuò)散層，用于在切斷電路時降低“dVDS/dt”，所述“dVDS/dt”低減用擴(kuò)散層含有第1導(dǎo)電型雜質(zhì)、其濃度比所述基準(zhǔn)濃度層更高。通過本發(fā)明的半導(dǎo)體裝置，在基準(zhǔn)濃度層的表面，由于形成有包含有比所述基準(zhǔn)濃度層所含的濃度更高濃度的第ι導(dǎo)電型雜質(zhì)的“dVDS/dt”低減用擴(kuò)散層，在切斷電路時因該“dVDS/dt”低減用擴(kuò)散層的作用，使空乏層難以從門氧化膜及基極區(qū)域向“dVDS/dt” 低減用擴(kuò)散層擴(kuò)展，從而使門極及漏極間的反向傳輸電容Crss不再像以往一樣急速下降。 所以，漏極及源極間的電壓VDS不再像以往一樣急速上升，切斷電路時就不易產(chǎn)生門寄生振蕩。另外，本發(fā)明的半導(dǎo)體裝置具有與以往的半導(dǎo)體裝置結(jié)構(gòu)相同的基本結(jié)構(gòu)，所以可以在不增加半導(dǎo)體裝置的ON阻抗的情況下使半導(dǎo)體裝置微細(xì)化，且半導(dǎo)體裝置具有良好的耐壓特性。另外，本發(fā)明的半導(dǎo)體裝置由于門極電極下方的阻抗較低，與以往的半導(dǎo)體裝置相比，能夠進(jìn)一步降低半導(dǎo)體裝置的ON阻抗。因此，本發(fā)明的半導(dǎo)體裝置可以在不增加半導(dǎo)體裝置的ON阻抗的情況下使半導(dǎo)體裝置微細(xì)化，且半導(dǎo)體裝置具有良好的耐壓特性，再者，與以往的半導(dǎo)體裝置相比，不易產(chǎn)生門寄生振蕩。[2]在本發(fā)明的半導(dǎo)體裝置中，所述“dVDS/dt”低減用擴(kuò)散層的理想狀態(tài)是，所述 “dVDS/dt”低減用擴(kuò)散層被形成在從所述基準(zhǔn)濃度層的表面起與所述基極區(qū)域的下表面相比更淺的區(qū)域。通過這樣的結(jié)構(gòu)，由于形成“dVDS/dt”低減用擴(kuò)散層而使基準(zhǔn)濃度層不會過薄，從而可以維持半導(dǎo)體裝置整體的良好耐壓特性。[3]在本發(fā)明的半導(dǎo)體裝置中，所述“dVDS/dt”低減用擴(kuò)散層的理想狀態(tài)是，所述 “dVDS/dt”低減用擴(kuò)散層被形成在從所述基準(zhǔn)濃度層的表面起與所述基極區(qū)域的下表面的深度相比為其深度的1/2還淺的區(qū)域。通過這樣的結(jié)構(gòu)，由于可以使基準(zhǔn)濃度層比上述[2]的狀態(tài)更厚，所以就能夠可以維持半導(dǎo)體裝置整體的良好耐壓特性。[4]在本發(fā)明的半導(dǎo)體裝置中，所述“ dVDS/dt，，低減用擴(kuò)散層的理想狀態(tài)是，所述 “dVDS/dt”低減用擴(kuò)散層含有第1導(dǎo)電型雜質(zhì)，其濃度比所述基極區(qū)域所含的第2導(dǎo)電型雜質(zhì)的濃度更低。通過這樣的結(jié)構(gòu)，在制造本發(fā)明的半導(dǎo)體裝置時，不需要考慮“dVDS/dt”低減用擴(kuò)散層與基極區(qū)域之間的干擾，可以使制造工序更加簡化。[5]在本發(fā)明的半導(dǎo)體裝置中，其特征在于，還具有漏極層和漏極電極；其中， 所述第1導(dǎo)電型半導(dǎo)體區(qū)域是源極區(qū)域；所述第1電極是源極電極；所述漏極層被設(shè)置在所述低濃度層的下表面、含有第1導(dǎo)電型雜質(zhì)、其濃度比所述第1基準(zhǔn)濃度更高；以及所述漏極電極被設(shè)置在該漏極層的下面，與所述第1電極之間加有電壓；所述半導(dǎo)體裝置是 MOSFET。[6]在本發(fā)明的半導(dǎo)體裝置中，其特征在于，還具有集電極層和集電極電極；其中，所述第1導(dǎo)電型半導(dǎo)體區(qū)域是發(fā)射極區(qū)域；所述第1電極是發(fā)射極電極；所述集電極層被設(shè)置在所述低濃度層的下表面、包含第2導(dǎo)電型雜質(zhì)；所述集電極電極被設(shè)置在所述集電極層的下表面、與所述第1電極之間加有電壓；所述半導(dǎo)體裝置是IGBT。[7]在本發(fā)明的半導(dǎo)體裝置中，根據(jù)權(quán)利要求1 4任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，還具有勢壘金屬層，其中，所述第1導(dǎo)電型半導(dǎo)體區(qū)域是發(fā)射極區(qū)域；所述第1電極是發(fā)射極電極；所述勢壘金屬層被設(shè)置在所述低濃度層的下表面、并且與所述第1電極之間加有電壓；所述半導(dǎo)體裝置是具有肖特基結(jié)的IGBT。[8]本發(fā)明的半導(dǎo)體裝置的制造方法，是一種使用含有第1導(dǎo)電型雜質(zhì)的低濃度層的半導(dǎo)體基板來形成權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，具有以高于所述低濃度層的雜質(zhì)濃度的第1基準(zhǔn)濃度將第1導(dǎo)電型雜質(zhì)注入所述低濃度層，進(jìn)行熱擴(kuò)散后作為基準(zhǔn)濃度層，從而形成由該基準(zhǔn)濃度層及所述低濃度層構(gòu)成的漂移層的工序; 將第2導(dǎo)電型雜質(zhì)注入所述基準(zhǔn)濃度層中具有一定間隔的區(qū)域，形成空乏層延伸區(qū)域的工序；使被注入到所述空乏層延伸區(qū)域的第2導(dǎo)電型雜質(zhì)活性化而進(jìn)行的熱擴(kuò)散的擴(kuò)散工序；將所述第1導(dǎo)電型雜質(zhì)注入所述基準(zhǔn)濃度層、進(jìn)行熱擴(kuò)散而形成所述“dVDS/dt”低減用擴(kuò)散層的工序；在所述半導(dǎo)體基板上形成氧化膜后堆積多晶硅層、在所述空乏層延伸區(qū)域間形成門極圖案的工序；將所述門極圖案作為形成基極區(qū)域的掩模，以高于所述空乏層延伸區(qū)域的雜質(zhì)濃度的第2基準(zhǔn)濃度注入第2導(dǎo)電型雜質(zhì)，并進(jìn)行熱擴(kuò)散而形成基極區(qū)域的工序；以及將所述門極圖案作為形成第1導(dǎo)電型半導(dǎo)體區(qū)域的掩模，以高于所述第1基準(zhǔn)濃度的雜質(zhì)濃度向所述基極區(qū)域內(nèi)注入第1導(dǎo)電型雜質(zhì)，并進(jìn)行熱擴(kuò)散而形成第1導(dǎo)電型半導(dǎo)體區(qū)域的工序，其中，所述空乏層延伸區(qū)域的下表面被形成為與所述低濃度層和所述基準(zhǔn)濃度層的界面位置相比更進(jìn)入所述低濃度層。通過采用這樣的方法，可以制造本發(fā)明的半導(dǎo)體裝置(上述[1]中記載的半導(dǎo)體 裝置)。[9]根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于其中，所述半導(dǎo) 體裝置是MOSFET ；所述半導(dǎo)體基板具有低濃度層，該低濃度層含有第1導(dǎo)電型雜質(zhì)，所述半 導(dǎo)體基板由漏極層和設(shè)置在該漏極層的上表面的低濃度層構(gòu)成，所述漏極層以一定濃度含 有第1導(dǎo)電型雜質(zhì)，所述低濃度層含有所述第1導(dǎo)電型雜質(zhì)、其濃度低于所述所定雜質(zhì)濃/又。通過這樣的方法，可以制造本發(fā)明的半導(dǎo)體裝置(上述[5]中記載的半導(dǎo)體裝置)。[10]根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于所述半導(dǎo)體裝 置是IGBT ；所述半導(dǎo)體基板具有低濃度層、該低濃度層含有第1導(dǎo)電型雜質(zhì)，所述半導(dǎo)體基 板由集電極層和低濃度層構(gòu)成，所述集電極層含有第2導(dǎo)電型雜質(zhì)，所述低濃度層被設(shè)置 在所述集電極層的上表面、含有所述第1導(dǎo)電型雜質(zhì)。[11]根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于其中，所述半導(dǎo) 體裝置是IGBT ；所述半導(dǎo)體基板具有低濃度層，該低濃度層含有第1導(dǎo)電型雜質(zhì)；所述制造 方法還具有在所述低濃度層的下表面形成勢全金屬層的工序。通過這樣的方法，可以制造本發(fā)明的半導(dǎo)體裝置(上述[7]中記載的半導(dǎo)體裝置)。


圖1是表示實(shí)施方式中半導(dǎo)體裝置10的斷面圖；圖2A是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2B是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2C是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2D是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2E是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2F是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2G是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2H是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖21是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2J是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2K是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2L是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2M是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖2N是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖20是表示實(shí)施方式中半導(dǎo)體裝置的制造方法的工序圖；圖3是表示實(shí)施方式中半導(dǎo)體10的特性的示意圖；圖4是說明實(shí)施方式中半導(dǎo)體裝置10的效果的示意圖5是說明實(shí)施方式中半導(dǎo)體裝置10的作用的說明圖；圖6是表示變形例1中半導(dǎo)體裝置IOa的斷面圖；圖7是表示變形例2中半導(dǎo)體裝置IOb的斷面圖；圖8是表示以往的半導(dǎo)體裝置90的斷面圖。符號說明L···漏極、la···集電極電極、Ib…勢壘金屬層、2…漏極層、2a···集電極層、3…低濃度層、4…基準(zhǔn)濃度層、5…漂移層、6a，mr··空乏層增長區(qū)域、7a，7b…基極區(qū)域、8a，mr··源極區(qū)域、8c，8cl···發(fā)射極區(qū)域、9…門氧化膜、10，10a，10b，90…半導(dǎo)體裝置、11···多晶硅層、 12…氧化膜、13…PSG、14…源極、1 …發(fā)射極、20···門極電極結(jié)構(gòu)、30···「dVDS/dt」低減用擴(kuò)散層
具體實(shí)施例方式下面參照附圖，對本發(fā)明的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法進(jìn)行詳細(xì)說明。1.半導(dǎo)體裝置10的結(jié)構(gòu)圖1是表示實(shí)施方式中半導(dǎo)體裝置10的斷面圖。實(shí)施方式中的半導(dǎo)體裝置10是通過加供在門極電極的電壓對電流進(jìn)行控制的 MOSFET (電場效應(yīng)晶體管)，作為該M0SFET，其結(jié)構(gòu)為并列配置，具有多個MOSFET的結(jié)構(gòu)。 另外，由于并列配置的各MOSFET為相同的結(jié)構(gòu)，因而在本實(shí)施方式中，僅以一個MOSFET的結(jié)構(gòu)作為代表實(shí)例進(jìn)行說明。如圖1所示，實(shí)施方式中的半導(dǎo)體裝置10，具有由含有所定的第1基準(zhǔn)濃度的作為第1導(dǎo)電型雜質(zhì)的η型雜質(zhì)的基準(zhǔn)濃度層4及含有與該基準(zhǔn)濃度層4相比濃度較低的η 型雜質(zhì)的低濃度層3構(gòu)成的漂移層5，基準(zhǔn)濃度層4的表面上形成的門極電極結(jié)構(gòu)20。另外，在形成該門極電極結(jié)構(gòu)20的基準(zhǔn)濃度層4的表面附近，在具有所定的離間間隔、與門極電極結(jié)構(gòu)20對向的端部附近的半導(dǎo)體基板表面上，分別設(shè)置有一對擴(kuò)散區(qū)域，即包含比第 1基準(zhǔn)濃度更高濃度的η型雜質(zhì)的源極區(qū)域(第1導(dǎo)電型半導(dǎo)體區(qū)域)8a和Sb。而且，在該源極區(qū)域8a和8b各自與低濃度層3之間，作為分別覆蓋該源極區(qū)域8a和8b的擴(kuò)散層， 分別形成有含有第2基準(zhǔn)濃度的作為第2導(dǎo)電型雜質(zhì)的ρ型雜質(zhì)的基極區(qū)域7a和7b。另外，實(shí)施方式中的半導(dǎo)體裝置10中，在所述基極區(qū)域7a和7b各自的擴(kuò)散層的底面區(qū)域，分別設(shè)置有含有低于第2基準(zhǔn)濃度的ρ型雜質(zhì)的空乏層伸張區(qū)域6a和6b。在這里，底面區(qū)域是指，例如，在基極區(qū)域7a和7b的擴(kuò)散層中，與半導(dǎo)體基板表面平行的、基極區(qū)域7a和7b中的擴(kuò)散層底部的平面區(qū)域的面。所述空乏層增長區(qū)域6，被形成為擴(kuò)散層的下表面對于基準(zhǔn)濃度層4和低濃度層3的界面，進(jìn)入進(jìn)低濃度層3側(cè)的形狀，即，所述擴(kuò)散層下表面(空乏層增長區(qū)域6及低濃度層3的界面)比低濃度層3和基準(zhǔn)濃度層4的界面位置更深。源極(第1電極)14，分別與所述源極區(qū)域8a、8b及基極區(qū)域7a、7b電連接。漏極電極1是與所述源極電極14之間加供有電壓的電極，設(shè)置在半導(dǎo)體裝置中的半導(dǎo)體基板的內(nèi)面?zhèn)?。另外，在所述漏極電極1與低濃度層3之間，設(shè)置有含有高于第1基準(zhǔn)濃度的η型雜質(zhì)的漏極層2。在具有上述結(jié)構(gòu)的實(shí)施方式的半導(dǎo)體裝置10中，所述源極電極14及漏極電極1之間加供有電壓，在門極電極(門極電極結(jié)構(gòu)20的多晶硅層11)加供有控制電壓，從而在與源極區(qū)域8鄰接并覆蓋源極區(qū)域8的基極區(qū)域7上形成通道(反轉(zhuǎn)層)，在源極電極14 與漏極電極1之間通過漂移層5及漏極層2流通電流。另外，所述漂移層5的基準(zhǔn)濃度層4包含例如表面濃度為lX1016cm_3的磷作為η 型雜質(zhì)，層的厚度約為5 7 μ m。低濃度層3包含例如濃度為3 X 1014cm 3的磷作為η型雜質(zhì)，層的厚度約為40 μ m。漏極層2包含例如濃度為lX1020cm_3磷或銻作為η型雜質(zhì)， 層的厚度約為200 300 μ m。各源極電極14是在位置A以鋁為主的材料來形成的，被形成為例如具有4μπι的厚度。另外，漏極電極1是通過Ti-Ni^g等的多層金屬膜來形成的，例如可以是多層金屬膜，其整體厚度為0.5μπι。如圖1所示，門極電極結(jié)構(gòu)20被形成在基準(zhǔn)濃度層4的表面上，其形成位置是在與形成于基準(zhǔn)濃度層4表面附近的一對源極區(qū)域8中離間的位置對應(yīng)的基準(zhǔn)濃度層4的表面上。門極電極結(jié)構(gòu)20具有依次積層的門氧化膜9及多晶硅層11，還具有覆蓋它們表面的積層氧化膜12。覆蓋在門氧化膜9及多晶硅層11表面的積層氧化膜12還延伸存在于源極區(qū)域8的一部分之上，該氧化膜12上還形成有具絕緣性的PSG13作為層間絕緣膜。通過形成PSGl3，可以防止后述的源極電極14及門極電極20的電氣連接。但是，門極電極結(jié)構(gòu)20的門氧化膜9被形成為例如0. 1 μ m的厚度，多晶硅層11 被形成為例如0. 5 μ m的厚度。氧化膜12被形成為例如0. 05 μ m的厚度，PSG13被形成為例如Iym的厚度。在門極電極結(jié)構(gòu)20下方的基準(zhǔn)濃度層4的表面附近離間且對向的源極區(qū)域8a 和8b，被形成為具有約4 6 μ m的離間間隔，該源極區(qū)域8a和8b含有例如表面濃度為 2X 1020cm_3的砷(As)作為η型雜質(zhì)，其深度厚度約為0. 3 μ m。覆蓋源極區(qū)域8a和8b的基極區(qū)域7a和7b，由漂移層5的基準(zhǔn)濃度層4隔開并對向設(shè)置，該基極區(qū)域7a和7b含有例如表面濃度為3X1017cm_3的硼(B)作為ρ型雜質(zhì)，其深度約為2 2. 5 μ m?；鶚O區(qū)域7a和7b以及在該基極區(qū)域7a和7b的底面下形成的空乏層增長區(qū)域6a 和6b，被形成為由門極電極結(jié)構(gòu)20下方的漂移層5隔開并對向設(shè)置。將基極區(qū)域7a和7b 的間隔、即在基極區(qū)域7a和7b之間的漂移層5的橫向尺寸作為離間間隔(對向距離)，將在下面進(jìn)行說明。但是，對向的空乏層增長區(qū)域6a的一側(cè)端部、即由漂移層5隔開并與空乏層增長區(qū)域6b對向側(cè)的端部，被形成在由離間間隔的中間點(diǎn)(中間位置B)與該空乏層增長區(qū)域6 的漂移層5隔開而并不對向的另一側(cè)的空乏層增長區(qū)域6b端部E的中間點(diǎn)(基準(zhǔn)位置C) 附近的位置。如圖1所示，該端部E是由多個MOSFET連續(xù)形成的折返點(diǎn)。即，端部E是圖 1所示的MOSFET和在該MOSFET左側(cè)連續(xù)形成的同其它MOSFET共通的基極區(qū)域7a的中心點(diǎn)。同樣，鄰接圖1的MOSFET右側(cè)的其它MOSFET也共同使用基極區(qū)域7b。更加具體的內(nèi)容如圖1所示，當(dāng)把從門極電極20的橫向尺寸的1/2的中點(diǎn)B至半導(dǎo)體裝置10端部的距離作為1時，在其距離的1/2的位置C(基準(zhǔn)位置)附近形成空乏層增長區(qū)域6的一端。如果進(jìn)一步進(jìn)行詳細(xì)說明的話，即在位置C附近形成的空乏層增長區(qū)域6a和6b，如表示半導(dǎo)體裝置的斷面的圖1所示，基極區(qū)域7a和7b底面下的上表面?zhèn)缺恍纬稍诒任恢肅更靠近該半導(dǎo)體裝置10的內(nèi)側(cè)(位置B側(cè)的方向)的位置，空乏層增長區(qū)域6a的下表面?zhèn)缺恍纬稍诒任恢肅更靠近該半導(dǎo)體裝置10的外側(cè)的位置，且具有彎曲。即，源極電極14及漏極電極1之間加供有電壓，當(dāng)MOSFET為OFF狀態(tài)時，從基極區(qū)域7a及基準(zhǔn)濃度層4的界面、基極區(qū)域7b及基準(zhǔn)濃度層4的界面開始分別延伸的空乏層在兩方的中間位置 B接合起來，從空乏層增長區(qū)域6a及基準(zhǔn)濃度層4的界面、空乏層增長區(qū)域6b及基準(zhǔn)濃度層4的界面開始分別延伸的空乏層在兩方的中間位置B接合起來。另外，具有彎曲形狀的空乏層增長區(qū)域6a和6b的端部，與緩和的彎曲形狀相比， 最好形成為激烈的彎曲形狀，更加理想的狀態(tài)是，除上表面?zhèn)扰c下表面?zhèn)纫酝?，盡可能沿圖 1的位置C所示的垂線，在上表面?zhèn)扰c位置C相比僅在該半導(dǎo)體裝置內(nèi)側(cè)(位置B側(cè))的位置，且在下表面?zhèn)扰c位置C相比僅在該半導(dǎo)體裝置外側(cè)(位置C側(cè))的位置，即類似于日本的菜刀切口的形狀，并使對向的面平行。如上所述，通過形成空乏層增長區(qū)域6a和6b，與以往的結(jié)構(gòu)相比，可以確保空乏層6a和6b有較寬的對向距離，在半導(dǎo)體裝置為ON的狀態(tài)時， 電子(載體)移動的區(qū)域變大，從而可以降低半導(dǎo)體裝置的ON阻抗?；谏鲜鲂螤?，由漂移層5隔開并相互對向的空乏層增長區(qū)域6a和6b的離間間隔如圖1所示，與形成空乏層增長區(qū)域6a和6b的擴(kuò)散層的彎曲部相對應(yīng)，離間間隔自上表面?zhèn)认蛳卤砻鎮(zhèn)戎饾u增加。另外，空乏層增長區(qū)域6a和6b中以7X1016 10X1016cnT3的表面濃度含有例如硼作為P型雜質(zhì)，其深度約為7 8 μ m。再者，如圖1所示，該空乏層增長區(qū)域6a和6b 至下表面的深度尺寸(基準(zhǔn)濃度層4表面至空乏層增長區(qū)域6底面的深度尺寸)，被設(shè)計為是至基極區(qū)域7底面的深度尺寸(基準(zhǔn)濃度4表面至基極區(qū)域7底面的深度尺寸d)的 2倍以上Qd以上)。因此，當(dāng)空乏層增長區(qū)域6a和6b與對向的低濃度層3之間被加供有逆偏壓時，從與低濃度層3的界面起，基極區(qū)域7a和7b、低濃度區(qū)域3的兩方均延伸有充分厚度的空乏層，因其具有充分的層厚，從而可以提高上述界面的耐壓特性。另外，在基準(zhǔn)濃度層4的表面上，形成有包含比基準(zhǔn)濃度層4所含的濃度更高濃度的η型雜質(zhì)(第1導(dǎo)電型雜質(zhì))、用于在切斷電路時降低“dVDS/dt”的“dVDS/dt低減用擴(kuò)散層” 30。“dVDS/dt”低減用擴(kuò)散層30被形成為比基準(zhǔn)濃度層4表面的基極區(qū)域7a和7b 的下表面深度更淺的區(qū)域。另外，“dVDS/dt”低減用擴(kuò)散層30包含比基極區(qū)域7a和7b所含的P型雜質(zhì)(第2導(dǎo)電型雜質(zhì))的濃度更低濃度的η型雜質(zhì)(第1導(dǎo)電型雜質(zhì))。具體是“dVDS/dt”低減用擴(kuò)散層30被形成為包含約1. 1X1016 3 X 1016cm—3的濃度的磷，其層厚約為1.0 2.0μπι。2.半導(dǎo)體裝置的制造方法下面通過圖2Α 圖20對半導(dǎo)體裝置10的制造方法進(jìn)行說明。首先準(zhǔn)備具有包含例如1 X 1020cm-3的濃度的銻或磷作為η型雜質(zhì)的層、以及在該層上積層有包含例如3Χ 1014cm 3的濃度的磷作為η型雜質(zhì)的層的半導(dǎo)體基板。所準(zhǔn)備的半導(dǎo)體基板的下層是為漏極層2而準(zhǔn)備的層，上層是為漂移層5而準(zhǔn)備的層。另外，在現(xiàn)階段，漂移層5的基準(zhǔn)濃度層4還未形成(圖2Α)。對于上述所準(zhǔn)備的半導(dǎo)體基板的表面，為了形成基準(zhǔn)濃度區(qū)域4，通過IOOkeV的能量將η型雜質(zhì)磷(P)在劑量為4X 1012 8Χ 1012cm_2的條件下進(jìn)行離子注入(圖2B)。另外，在基底氧化膜形成后，對經(jīng)過離子注入的上述磷進(jìn)行預(yù)先擴(kuò)散，預(yù)先形成具有所定深度的擴(kuò)散區(qū)域(圖2C)。在基底氧化膜上涂敷抗蝕層，進(jìn)行光刻，形成進(jìn)行離子注入的掩模圖案。上述掩模圖案是用于形成空乏層增長區(qū)域6a和6b的，從該掩模圖案的開口部進(jìn)行雜質(zhì)的離子注入(圖2D)。該掩模圖案中用于離子注入的開口的開口尺寸被形成為所定值以下，具體請參照圖1，當(dāng)從門極電極結(jié)構(gòu)20的橫向尺寸的1/2的位置B(中間位置)至該半導(dǎo)體裝置10的端部E的距離為1時，開口尺寸被形成為其1/4以下。在本實(shí)施方式中， 掩模圖案的開口尺寸被形成為0. 5 2 μ m(另外，在實(shí)際的制造中，由于要將圖1所示的半導(dǎo)體裝置按上述進(jìn)行連續(xù)地連接配置，所以該部分的尺寸為1 4 μ m)。另外，將所述掩模圖案中用于離子注入的開口設(shè)置為1/4以下的條件，是發(fā)明人經(jīng)過反復(fù)實(shí)驗(yàn)得出的結(jié)果。即，該掩模圖案的開口部被形成為在同位置B與基準(zhǔn)位置C的距離的1/2以上、在從基準(zhǔn)位置C至多晶硅層11方向的反方向上形成，從而可以使基于后述的熱擴(kuò)散等的雜質(zhì)擴(kuò)散面橫向的端部形成為達(dá)不到基極區(qū)域7的擴(kuò)散層彎曲部的位置。 因此，可以抑制之后形成的空乏層增長區(qū)域6a和6b的對向距離過于狹小，從而維持ON阻抗。如上所述，用于空乏層增長區(qū)域6的ρ型雜質(zhì)硼⑶，是在劑量為1 X 1013 4X 1013cm-2的條件下，將上述掩模圖案作為掩模，在上述基準(zhǔn)濃度區(qū)域4中對于具有一定間隔的區(qū)域進(jìn)行離子注入。另外，對上述的圖案進(jìn)行加工，使所述開口尺寸在1/4以下，在所述的注入條件下進(jìn)行離子注入，隨后通過熱擴(kuò)散使空乏層增長區(qū)域6形成為所需的形狀。經(jīng)反復(fù)實(shí)驗(yàn)證明， 可以獲得良好的特性。在后述的將作為P層的空乏層增長區(qū)域6a和6b中的雜質(zhì)硼⑶進(jìn)行活化的熱工序中，通過事先形成一定程度的深度的η型雜質(zhì)的擴(kuò)散區(qū)域，可以抑制P型雜質(zhì)在與半導(dǎo)體裝置面平行的方向(橫向)的擴(kuò)散。因此，由于可以將一側(cè)的空乏層增長區(qū)域6a與對向的另一側(cè)的空乏層增長區(qū)域6b的間隔以更為寬廣的設(shè)計值形成，從而可以使基準(zhǔn)濃度區(qū)域4 的寬度與以往實(shí)例相比更加寬廣，不會增加MOSFET的ON阻抗。另外，關(guān)于磷(P)的離子注入量與硼(B)的離子注入量，由于硼(B)的注入量比離子的注入量約高出1位數(shù)，所以與磷 (P)相比，硼(B)的擴(kuò)散速度較快，可以使空乏層增長區(qū)域6a和6b比η型的基準(zhǔn)濃度層4 擴(kuò)散的更深。隨后，需將注入的雜質(zhì)活性化而進(jìn)行長時間的擴(kuò)散。這樣就在半導(dǎo)體基板上形成了用于基準(zhǔn)濃度層4及用于空乏層增長區(qū)域6a和6b的區(qū)域(圖2E)。上述基準(zhǔn)濃度層4 (η 層)的雜質(zhì)濃度被設(shè)定為高于低濃度層3 (η-層)的雜質(zhì)濃度。另外，低濃度層3及基準(zhǔn)濃度層4在ON狀態(tài)下，形成電子通過電場移動的漂移層5。隨后，通過蝕刻法除去基底氧化膜，在能量為lOOkeV、劑量為5X1011 5X 1012cm—2的條件下進(jìn)行η型雜質(zhì)磷(P)的離子注入(圖2F)。磷離子的注入是為了形成今后能成為“dVDS/dt”低減用擴(kuò)散層30的層30’。接下來重新形成作為門氧化膜9的氧化膜(圖2G)。這時，會引起被離子注入的磷的一定程度的擴(kuò)散(參照圖2G中的符號30”)。隨后，在該氧化膜上，再形成用于形成門極電極的多晶硅層，然后在規(guī)定的位置形成門極電極，涂敷抗蝕層，進(jìn)行基于形成門極電極圖案的掩模的光刻(圖片工序)，形成用于將多晶硅蝕刻的抗蝕層圖案(圖2H)。將上述抗蝕層圖案作為掩模，通過各向異性蝕刻或各向同性蝕刻等進(jìn)行上述多晶硅層的蝕刻。由此可以在一定位置形成一定形狀的門氧化膜 9及作為門極電極的多晶硅層11 (圖21)。隨后除去形成中使用的所述抗蝕層。隨后將上述多晶硅層11作為掩模，通過SOkeV的能量，將用于形成基極區(qū)域7a和 7b的擴(kuò)散層的硼⑶在劑量為4X 1013 5X 1013cm_2的條件下進(jìn)行離子注入，(圖2J)。進(jìn)行擴(kuò)散處理(通道擴(kuò)散)，形成用于基極區(qū)域7a和7b的擴(kuò)散層后，在多晶硅層的周圍形成氧化膜12 (圖2K)。由此可以形成由門氧化膜9、多晶硅層11及氧化膜12構(gòu)成的門極電極結(jié)構(gòu)20。另外，在進(jìn)行上述擴(kuò)散處理時，由于將成為“dVDS/dt”低減用擴(kuò)散層 30的層30’的磷擴(kuò)散，也同時形成了 dVDS/dt”低減用擴(kuò)散層30。隨后，為了形成源極區(qū)域8a和8b，需涂敷抗蝕層，通過形成源極區(qū)域的掩模來進(jìn)行光刻，從而形成抗蝕圖案。將上述門極電極20及形成的抗蝕圖案作為掩模，通過IOOkeV 的能量，將用于形成源極區(qū)域8a和8b的擴(kuò)散層的砷在劑量為8X1015 IOX 1015cm—2的條件下進(jìn)行離子注入(圖2L)，隨后除去用于掩模的抗蝕圖案。接下來，在半導(dǎo)體基板表面的一面，通過CVD (Chemical Vapor D印osition)積層形成PSGO^hosphorus Silicon Glass) 13作為層間絕緣膜的層。隨后通過熱處理，同時進(jìn)行形成源極區(qū)域8a和8b的擴(kuò)散層的擴(kuò)散處理和PSG13的燒固處理(使膜表面平坦化的 reflow 處理)(圖 2M)。隨后，為了形成基極區(qū)域7a和7b及源極區(qū)域8a和8b的觸點(diǎn)，需在半導(dǎo)體基板整個表面上涂敷抗蝕層，通過形成觸點(diǎn)的掩模進(jìn)行光刻，形成觸點(diǎn)的抗蝕圖案。然后使用上述觸點(diǎn)的抗蝕圖案將在一面形成的PSG 13及氧化膜12蝕刻，相對PSG 13及氧化膜12形成接觸孔21，使基極區(qū)域7a和7b及源極區(qū)域8a和8b的一部分呈露出的狀態(tài)，之后除去抗蝕層(圖2N)。接下來，對于形成了 PSG13的半導(dǎo)體基板的表面，通過飛濺法(或蒸著法)堆積 Al (鋁)，形成源極電極14 (表面電極)。該源極電極14對于源極區(qū)域8a和8b以及基極區(qū)域7a和7b，通過接觸孔21內(nèi)堆積的鋁相互電連接，且通過層間絕緣層的PSG13，與門極電極結(jié)構(gòu)20的多晶硅層11絕緣。另外，門極電極結(jié)構(gòu)20的多晶硅層11通過與源極電極 14之間的圖中未標(biāo)示的被實(shí)施了無短路加工的、埋設(shè)在接觸孔內(nèi)的導(dǎo)電物與外部相互電連接。另外，對于未形成門極電極結(jié)構(gòu)20等的半導(dǎo)體基板的里面，通過飛濺法(或蒸著法)堆積Ti-Ni-Ag的多層金屬膜，形成與漏極層2相互電連接的漏極電極1 (里面電極) (圖 20)。通過上述的工序，可以形成實(shí)施方式中的半導(dǎo)體裝置10(圖1)。3.半導(dǎo)體裝置10 的效果圖3是表示實(shí)施方式中半導(dǎo)體裝置10的特性的示意圖。在圖3中，VDSS是表示在門極電極與源極間為短路狀態(tài)時可以加供在漏極與源極間的最大電壓，RonA是表示每個單位活性區(qū)域的ON阻抗。另外，比較例1的數(shù)據(jù)是專利文獻(xiàn)2中記載的半導(dǎo)體裝置的數(shù)據(jù)。圖4是說明實(shí)施方式中的半導(dǎo)體裝置10的效果的示意圖。在圖4中，符號t2表示切斷電路。圖4(a)是表示門控制電壓的示意圖，圖4(b)是表示比較例2中半導(dǎo)體裝置(專利文獻(xiàn)1中記載的半導(dǎo)體裝置90)的漏極與源極間的電壓VDS、漏極與源極間的電流IDS以及門極與源極間的電壓VGS的時間變化的示意圖，圖4(c)是表示實(shí)施方式中半導(dǎo)體裝置10 的漏極與源極間的電壓VDS、漏極與源極間的電流IDS以及門極與源極間的電壓VGS的時間變化的示意圖。圖5是說明實(shí)施方式中的半導(dǎo)體裝置10的作用的示意圖。圖5(a)是表示比較例2中的半導(dǎo)體裝置(專利文獻(xiàn)1中記載的半導(dǎo)體裝置90)的漏極與源極間的電壓VDS、 門極與漏極間的各容量(輸入電容Ciss、輸出電容Coss、反向傳輸電容Crss)的示意圖，圖 5(b)是表示實(shí)施方式中的半導(dǎo)體裝置10的漏極與源極間的電壓VDS、門極與漏極間的各容量(輸入電容Ciss、輸出電容Coss、反向傳輸電容Crss)的示意圖。具有上述結(jié)構(gòu)的實(shí)施方式中的半導(dǎo)體裝置10，在源極電極14及漏極電極1之間加供有電壓，當(dāng)在門極電極(門極電極結(jié)構(gòu)20的多晶硅層11)加供ON的控制電壓時，即對源極電極14加供負(fù)極電壓(負(fù)電位)、對漏極電極1加供正極電壓(正電位)、在源極電極 14與門極電極間對門極電極加供正極電壓、將負(fù)極電壓連接在源極電極14時，在作為后門的基極區(qū)域7a和7b中，在與門極電極的界面上形成反轉(zhuǎn)層。在源極電極14與漏極電極1之間加供有電壓的狀態(tài)下形成反轉(zhuǎn)層后，被供給的電子從源極電極14依次通過源極區(qū)域8a和Sb、基極區(qū)域7a和7b的反轉(zhuǎn)層、基準(zhǔn)濃度層4、 低濃度層3以及漏層2向漏極電極1移動，通過該電子的移動，電流從漏極電極1向源極電極14流通。另外，在源極電極14與漏極電極1之間加供電壓、在門極電極(多晶硅層11)加供OFF控制電壓時，即在源極電極14加供負(fù)極電壓、在漏極電極1加供正極電壓、在源極電極14與門極電極之間不加供電壓的情況下使源極電極14與門極電極之間的電壓為OV時， 由于沒有在門極電極加供電壓，就不會在基極區(qū)域7的與門極電極的界面上形成反轉(zhuǎn)層。因此，通過在源極電極14及漏極電極1之間加供電壓，如上所述，在ρ型的基極區(qū)域7a和7b及空乏層增長區(qū)域6a和6b與η型的漂移層5的接合部形成空乏層。空乏層隨著在源極電極14與漏極電極1之間外回的電壓逐漸擴(kuò)展，當(dāng)加供規(guī)定以上的電壓時，在對向的空乏層增長區(qū)域6a和6b與基極區(qū)域7a和7b之間設(shè)置的漂移層5的基準(zhǔn)濃度層4被擴(kuò)展的空乏層填滿。另外，空乏層還會在漂移層5的低濃度層3中擴(kuò)展。但是，實(shí)施方式中的半導(dǎo)體裝置10含有低濃度的P型雜質(zhì)，且設(shè)有具備充分的層厚尺寸的空乏層增長區(qū)域6a和6b。因此，實(shí)施方式中的半導(dǎo)體裝置10，當(dāng)源極電極14及漏極電極1加供有逆偏壓時，與以往的半導(dǎo)體裝置相比，提高了其耐壓特性，通過抑制空乏層增長區(qū)域6a和6b與低濃度層3之間的電場強(qiáng)度的增加、或空乏層增長區(qū)域6a和6b與基準(zhǔn)濃度層4之意的電場強(qiáng)度的增加，可以促進(jìn)空乏層在空乏層增長區(qū)域6a和6b內(nèi)的增長。如上所述，實(shí)施方式的半導(dǎo)體裝置10，不是像專利文獻(xiàn)2那樣以抑制空乏層的擴(kuò)展為目的，相反是通過延伸空乏層的擴(kuò)展距離，使用緩和空乏層內(nèi)的電場強(qiáng)度的結(jié)構(gòu)。即，實(shí)施方式中的空乏層增長區(qū)域6a和6b含有低濃度的ρ型雜質(zhì)，使擴(kuò)散層可以充分增長，且擴(kuò)散層的厚度與以往實(shí)例相比，更具有大于距半導(dǎo)體裝置表面的距離(例如基極區(qū)域7a和7b的深度)2倍以上的充分的深度。因此，在實(shí)施方式中，在上述空乏層增長區(qū)域6a和6b上擴(kuò)展的空乏層，可以充分的增長以緩和電場強(qiáng)度，通過增長的空乏層可以合電場緩和。因此，通過實(shí)施方式中的半導(dǎo)體裝置10，可以改善因電場集中而引起的耐壓能力低下，從而可以獲得良好的耐壓特性。因此，當(dāng)在源極電極14與漏極電極1之間加供逆偏壓時，空乏層(空乏層C)從空乏層增長區(qū)域6a和6b及低濃度層3的界面開始向空乏層增長區(qū)域6a和6b及低濃度層3 兩側(cè)延伸。當(dāng)該空乏層被加供的逆偏壓電壓增加時，該空乏層的延伸距離也隨之增加。這時，空乏層(空乏層A)同樣從基極區(qū)域7a與基準(zhǔn)濃度層4的界面、基極區(qū)域7b與基準(zhǔn)濃度層4的界面開始向兩側(cè)延伸，另外，空乏層(空乏層B)從空乏層增長區(qū)域6a與基準(zhǔn)濃度層4的界面、空乏層增長區(qū)域6b與基準(zhǔn)濃度層4的界面開始向兩側(cè)延伸，并在中間位置B 接合。這樣，通過將以往的電場在極端集中的部分除掉，即，通過使上述空乏層A、空乏層B 及空乏層C各自的電場強(qiáng)度以同樣的數(shù)值增加，可以增加半導(dǎo)體裝置10整體的耐壓特性。 因此，通過實(shí)施方式中的半導(dǎo)體裝置10，幾乎可以使各PN結(jié)部分的電場獲得相同的提升， 從而可以在不增加ON阻抗的情況下，使半導(dǎo)體裝置整體的耐壓特性獲得提高。另外，在上述半導(dǎo)體裝置的結(jié)構(gòu)中的各種設(shè)定條件，是發(fā)明人制作實(shí)際的器件，將設(shè)計規(guī)則及濃度作為參數(shù)，經(jīng)反復(fù)實(shí)驗(yàn)而得出的結(jié)論。基于上述設(shè)定條件制造的半導(dǎo)體裝置，即使不以空乏層增長區(qū)域6a和6b覆蓋基極區(qū)域7a和7b的側(cè)面，在門極與源極之間短路的狀態(tài)下也可以提高能夠在漏極與源極之間可以加供的最大電壓(以下簡稱“VDSS”)， 且可以降低每個單位活性區(qū)域的ON阻抗(以下簡稱“RonA”)，從而可以獲得如圖3所示的良好的特性。如上所述，在實(shí)施方式中的半導(dǎo)體裝置10中，由于沒有將空乏層增長區(qū)域6a和6b 設(shè)置在與基極區(qū)域7a和7b對向的端部(包括擴(kuò)散層的彎曲區(qū)域)，從而與以往的在半導(dǎo)體裝置的基極區(qū)域的側(cè)面形成空乏層增長區(qū)域(專利文獻(xiàn)2的電場緩和層)的情況不同，可以縮小覆蓋源極區(qū)域8a和8b的基極區(qū)域7a和7b之間的離間間隔，從而可以在維持而不增加ON阻抗的情況下謀求半導(dǎo)體裝置的微細(xì)化。即，實(shí)施方式中的半導(dǎo)體裝置10在門極電壓為OV的情況下，在增加源極電極14與漏極電極1之間加供的逆偏壓的電壓的過程中， 空乏層A從基極區(qū)域7a和7b與基準(zhǔn)濃度層4的界面開始延伸、空乏層B從空乏層增長區(qū)域6a和6b與基準(zhǔn)濃度層4的界面開始延伸、空乏層C從空乏層增長區(qū)域6a和6b與低濃度層3的界面開始延伸時，各空乏層A、B以及C分別對應(yīng)的PN結(jié)在到達(dá)引起絕緣破壞的電場強(qiáng)度之前，通過使空乏層伸張的厚度及雜質(zhì)濃度，在使各空乏層內(nèi)的電場為同樣強(qiáng)度的情況下，形成基極區(qū)域、空乏層增長區(qū)域、基準(zhǔn)濃度導(dǎo)及低濃度層的各擴(kuò)散區(qū)域。另外，通過實(shí)施方式中的半導(dǎo)體裝置10，在基準(zhǔn)濃度層4的表面，為了形成含有比基準(zhǔn)濃度層4所含濃度更高濃度的η型雜質(zhì)的“dVDS/dt”低減用擴(kuò)散層30，在切斷電路時， 通過該“dVDS/dt”低減用擴(kuò)散層30的作用，使空乏層難以從門氧化膜9及基極區(qū)域7a和 7b向“dVDS/dt”低減用擴(kuò)散層30，如圖5所示，門極與漏極間的反向傳輸電容Crss不會像以往那樣迅速下降。這樣，如圖4所示，漏極與源極間的電壓VDS不像以往那樣迅速上升， 切斷電路時不易產(chǎn)生門寄生振蕩。因此，可以有效抑制“如比較例中的半導(dǎo)體裝置90那樣， 在切斷電路時因門寄生振蕩，門極與源極之間的電壓VGS再次進(jìn)入ON電壓的范圍”。另外，通過實(shí)施方式中的半導(dǎo)體裝置10，作為其基本結(jié)構(gòu)，是具有與以往的半導(dǎo)體裝置90 (專利文獻(xiàn)1中記載的半導(dǎo)體裝置)相同的結(jié)構(gòu)，可以在不增加半導(dǎo)體裝置的ON阻抗的情況下使半導(dǎo)體裝置微細(xì)化，且可以獲得良好的耐壓特性。另外，通過實(shí)施方式中的半導(dǎo)體裝置10，由于門極電極20下方的阻抗降低，因而與以往的半導(dǎo)體裝置90(專利文獻(xiàn)1中記載的半導(dǎo)體裝置)相比，可以進(jìn)一步降低半導(dǎo)體裝置的ON阻抗。這樣，實(shí)施方式中的半導(dǎo)體裝置10，可以在不增加半導(dǎo)體裝置的ON阻抗的情況下使半導(dǎo)體裝置微細(xì)化，且具有良好的耐壓特性，而且，與以往的半導(dǎo)體裝置相比，不易產(chǎn)生門寄生振蕩。另外，通過實(shí)施方式中的半導(dǎo)體裝置10，由于“dVDS/dt”低減用擴(kuò)散層30被形成在比基準(zhǔn)濃度層4表面的基極區(qū)域7a和7b的下表面深度更淺的區(qū)域，所以不會因“dVDS/ dt”低減用擴(kuò)散層30的形成而導(dǎo)致基準(zhǔn)濃度層4過薄，從而可以保持半導(dǎo)體裝置整體的良好的耐壓特性。另外，通過實(shí)施方式中的半導(dǎo)體裝置10，由于“dVDS/dt”低減用擴(kuò)散層30含有比基極區(qū)域7a和7b所含的ρ型雜質(zhì)(第2導(dǎo)電型雜質(zhì))的濃度更低濃度的η型雜質(zhì)(第1 導(dǎo)電型雜質(zhì))，所以在制造半導(dǎo)體裝置時，無需考慮“dVDS/dt”低減用擴(kuò)散層30與基極區(qū)域 7a和7b的干涉，從而可以使制造工更加簡單。以上是基于上述實(shí)施方式對本發(fā)明進(jìn)行了說明，但本發(fā)明并不以上述的實(shí)施方式為限。只要不脫離宗旨，還可以有各種形態(tài)的變更，例如可以是以下的變形方式(1)在上述實(shí)施方式中，“dVDS/dt”低減用擴(kuò)散層30是被形成在比基準(zhǔn)濃度層4 表面的基極區(qū)域7a和7b的下表面深度更淺的區(qū)域，還可以將其形成在比基準(zhǔn)濃度層4表面的基極區(qū)域7a和7b的下表面深度的1/2更淺的區(qū)域。這樣，可以使基準(zhǔn)濃度層4(除 “dVDS/dt”低減用擴(kuò)散層30以外的部分)比實(shí)施方式中的更厚，從而可以保持半導(dǎo)體裝置整體的良好的耐壓特性。這時，作為η型雜質(zhì)，最好使用具有更小的擴(kuò)散系數(shù)的砷或銻來替代磷。(2)在上述實(shí)施方式中，“dVDS/dt”低減用擴(kuò)散層30含有比基極區(qū)域7a和7b所含的P型雜質(zhì)(第2導(dǎo)電型雜質(zhì))的濃度更低濃度的η型雜質(zhì)(第1導(dǎo)電型雜質(zhì))，但本發(fā)明并不以此為限。還可以是含有與基極區(qū)域7a和7b所含的ρ型雜質(zhì)(第2導(dǎo)電型雜質(zhì)) 的濃度相同或比該濃度更高濃度的η型雜質(zhì)(第1導(dǎo)電型雜質(zhì))。(3)在上述實(shí)施方式中，是將第1導(dǎo)電型作為η型、將第2導(dǎo)電型作為ρ型對本發(fā)明進(jìn)行說明的，但本發(fā)明并不以此為限。還可以將第1導(dǎo)電型作為P型、將第2導(dǎo)電型作為 η型。(4)在上述實(shí)施方式中，是使用由MOSFET構(gòu)成的半導(dǎo)體裝置10對本發(fā)明進(jìn)行說明的，但本發(fā)明并不以此為限。圖6是本發(fā)明變形方式中的半導(dǎo)體裝置IOa的斷面圖。圖7是本發(fā)明變形方式中的半導(dǎo)體裝置IOb的斷面圖。在圖6和圖7中，符號8c和8d表示發(fā)射極區(qū)域，符號Ha表示發(fā)射極。另外，在圖6中，符號Ia表示集電極電極，符號加表示集電極層。在圖7中，符號Ib表示勢壘金屬層。發(fā)圖6及圖7所示，在低濃度層3的下面?zhèn)染哂屑姌O層加及勢壘金屬層Ib的半導(dǎo)體裝置10a、10b(IGBT或具有肖特基結(jié)的IGBT)也適用于本發(fā)明。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有漂移層，由基準(zhǔn)濃度層和低濃度層所構(gòu)成，所述基準(zhǔn)濃度層含有第1導(dǎo)電型雜質(zhì)、其濃度為第1基準(zhǔn)濃度，所述低濃度層被設(shè)置在所述基準(zhǔn)濃度層的下表面并且含有所述第1導(dǎo)電型雜質(zhì)、其濃度比所述第1基準(zhǔn)濃度更低；門極電極，在所述基準(zhǔn)濃度層的上表面經(jīng)由門絕緣膜而形成； 一對第1導(dǎo)電型半導(dǎo)體區(qū)域，被設(shè)置在所述基準(zhǔn)濃度層的表面并分別靠近所述門極的各個端部、含有第1導(dǎo)電型雜質(zhì)、其濃度比所述第1基準(zhǔn)濃度更高；一對基極區(qū)域，分別圍繞所述第1導(dǎo)電型半導(dǎo)體區(qū)域、含有第2導(dǎo)電型雜質(zhì)、其濃度為第2基準(zhǔn)濃度；第1電極，與所述第1導(dǎo)電型半導(dǎo)體區(qū)域及所述基極區(qū)域電連接；以及空乏層延伸區(qū)域，被設(shè)置在所述基極區(qū)域下部的所述基準(zhǔn)濃度層內(nèi)、含有第2導(dǎo)電型雜質(zhì)、其濃度比所述第2基準(zhǔn)濃度更低、其下表面被形成為與所述低濃度層和所述基準(zhǔn)濃度層的界面位置相比更進(jìn)入所述低濃度層，其特征在于在所述基準(zhǔn)濃度層的表面形成有“dVDS/dt”低減用擴(kuò)散層，用于在切斷電路時降低“dVDS/dt”，所述“dVDS/dt”低減用擴(kuò)散層含有第1導(dǎo)電型雜質(zhì)、其濃度比所述基準(zhǔn)濃度層更高。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于其中，所述“dVDS/dt”低減用擴(kuò)散層被形成在從所述基準(zhǔn)濃度層的表面起與所述基極區(qū)域的下表面相比更淺的區(qū)域。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于其中，所述“dVDS/dt”低減用擴(kuò)散層被形成在從所述基準(zhǔn)濃度層的表面起與所述基極區(qū)域的下表面的深度相比為其深度的1/2還淺的區(qū)域。
4.根據(jù)權(quán)利要求1任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于其中，所述“dVDS/dt”低減用擴(kuò)散層含有第1導(dǎo)電型雜質(zhì)，其濃度比所述基極區(qū)域所含的第2導(dǎo)電型雜質(zhì)的濃度更低。
5.根據(jù)權(quán)利要求1 4任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，還具有 漏極層和漏極電極；其中，所述第1導(dǎo)電型半導(dǎo)體區(qū)域是源極區(qū)域； 所述第1電極是源極電極；所述漏極層被設(shè)置在所述低濃度層的下表面、含有第1導(dǎo)電型雜質(zhì)、其濃度比所述第1 基準(zhǔn)濃度更高；以及所述漏極電極被設(shè)置在該漏極層的下面，與所述第1電極之間加有電壓； 所述半導(dǎo)體裝置是MOSFET。
6.根據(jù)權(quán)利要求1 4任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，還具有集電極層和集電極電極；其中，所述第1導(dǎo)電型半導(dǎo)體區(qū)域是發(fā)射極區(qū)域； 所述第1電極是發(fā)射極電極；所述集電極層被設(shè)置在所述低濃度層的下表面、包含第2導(dǎo)電型雜質(zhì)； 所述集電極電極被設(shè)置在所述集電極層的下表面、與所述第1電極之間加有電壓；所述半導(dǎo)體裝置是IGBT。
7.根據(jù)權(quán)利要求1 4任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于，還具有勢壘金屬層， 其中，所述第1導(dǎo)電型半導(dǎo)體區(qū)域是發(fā)射極區(qū)域；所述第1電極是發(fā)射極電極；所述勢壘金屬層被設(shè)置在所述低濃度層的下表面、并且與所述第1電極之間加有電壓；所述半導(dǎo)體裝置是具有肖特基結(jié)的IGBT。
8.一種使用含有第1導(dǎo)電型雜質(zhì)的低濃度層的半導(dǎo)體基板來形成權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，具有以高于所述低濃度層的雜質(zhì)濃度的第1基準(zhǔn)濃度將第1導(dǎo)電型雜質(zhì)注入所述低濃度層，進(jìn)行熱擴(kuò)散后作為基準(zhǔn)濃度層，從而形成由該基準(zhǔn)濃度層及所述低濃度層構(gòu)成的漂移層的工序；將第2導(dǎo)電型雜質(zhì)注入所述基準(zhǔn)濃度層中具有一定間隔的區(qū)域，形成空乏層延伸區(qū)域的工序；使被注入到所述空乏層延伸區(qū)域的第2導(dǎo)電型雜質(zhì)活性化而進(jìn)行的熱擴(kuò)散的擴(kuò)散工序；將所述第1導(dǎo)電型雜質(zhì)注入所述基準(zhǔn)濃度層、進(jìn)行熱擴(kuò)散而形成所述“dVDS/dt”低減用擴(kuò)散層的工序；在所述半導(dǎo)體基板上形成氧化膜后堆積多晶硅層、在所述空乏層延伸區(qū)域間形成門極圖案的工序；將所述門極圖案作為形成基極區(qū)域的掩模，以高于所述空乏層延伸區(qū)域的雜質(zhì)濃度的第2基準(zhǔn)濃度注入第2導(dǎo)電型雜質(zhì)，并進(jìn)行熱擴(kuò)散而形成基極區(qū)域的工序；以及將所述門極圖案作為形成第1導(dǎo)電型半導(dǎo)體區(qū)域的掩模，以高于所述第1基準(zhǔn)濃度的雜質(zhì)濃度向所述基極區(qū)域內(nèi)注入第1導(dǎo)電型雜質(zhì)，并進(jìn)行熱擴(kuò)散而形成第1導(dǎo)電型半導(dǎo)體區(qū)域的工序，其中，所述空乏層延伸區(qū)域的下表面被形成為與所述低濃度層和所述基準(zhǔn)濃度層的界面位置相比更進(jìn)入所述低濃度層。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于 其中，所述半導(dǎo)體裝置是MOSFET ；所述半導(dǎo)體基板具有低濃度層，該低濃度層含有第1導(dǎo)電型雜質(zhì)，所述半導(dǎo)體基板由漏極層和設(shè)置在該漏極層的上表面的低濃度層構(gòu)成，所述漏極層以一定濃度含有第1導(dǎo)電型雜質(zhì)，所述低濃度層含有所述第1導(dǎo)電型雜質(zhì)、其濃度低于所述所定雜質(zhì)濃度。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于 所述半導(dǎo)體裝置是IGBT ；所述半導(dǎo)體基板具有低濃度層、該低濃度層含有第1導(dǎo)電型雜質(zhì)，所述半導(dǎo)體基板由集電極層和低濃度層構(gòu)成，所述集電極層含有第2導(dǎo)電型雜質(zhì)，所述低濃度層被設(shè)置在所述集電極層的上表面、含有所述第1導(dǎo)電型雜質(zhì)。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的制造方法，其特征在于 其中，所述半導(dǎo)體裝置是IGBT;所述半導(dǎo)體基板具有低濃度層，該低濃度層含有第1導(dǎo)電型雜質(zhì)； 所述制造方法還具有在所述低濃度層的下表面形成勢壘金屬層的工序。
全文摘要
本發(fā)明的目的在于，提供一種與以往的半導(dǎo)體裝置相比，不易出現(xiàn)門寄生振蕩的半導(dǎo)體裝置。本發(fā)明的半導(dǎo)體裝置10具有由基準(zhǔn)濃度層4和低濃度層3構(gòu)成的漂移層5、門極電極結(jié)構(gòu)20、一對源極區(qū)域8a和8b、一對基極區(qū)域7a和7b、以及在該基極區(qū)域7a和7b的下部的基準(zhǔn)濃度層4內(nèi)設(shè)置的空乏層延伸區(qū)域6a和6b，該空乏層延伸區(qū)域6a和6b的下表面與低濃度層3和基準(zhǔn)濃度層4的界面位置相比更進(jìn)入低濃度層3，在基準(zhǔn)濃度層4的表面上，形成有“dVDS/dt”低減用擴(kuò)散層30，用于在切斷電路時降低“dVDS/dt”，該“dVDS/dt”低減用擴(kuò)散層30含有n型雜質(zhì)、其濃度比基準(zhǔn)濃度層4所含的雜質(zhì)濃度更高。
文檔編號H01L21/265GK102208439SQ20111009317
公開日2011年10月5日 申請日期2011年3月30日 優(yōu)先權(quán)日2010年3月30日
發(fā)明者丸岡道明, 渡邊祐司, 福井正紀(jì) 申請人:新電元工業(yè)株式會社