專利名稱：覆晶封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路封裝技術(shù)，尤其涉及一種覆晶封裝方法。
背景技術(shù)：
隨著集成電路密集度的增加，芯片的封裝技術(shù)也越來越多樣化，由于覆晶封裝技術(shù)(Flip Chip Interconnect Technology,簡稱FC)具有縮小芯片封裝體積及縮短信號傳輸路徑等優(yōu)點，目前已經(jīng)廣泛應(yīng)用于芯片封裝領(lǐng)域，其中如芯片尺寸封裝、芯片直接貼附封裝以及多芯片模塊封裝等形態(tài)的封裝體，均可以利于覆晶封裝技術(shù)達(dá)到封裝芯片的目的。覆晶封裝技術(shù)是將裸晶(bar die)以表面朝下的方式與基板進(jìn)行接合。具體過程為，在芯片的表面設(shè)置多個焊墊，并在焊墊上形成凸塊(bump)，之后將芯片翻轉(zhuǎn)，通過熱壓合等技術(shù)，使芯片上的多個凸塊與線路基板上的線路電性連接及機械性連接，之后即可通 過線路基板的內(nèi)部線路實現(xiàn)芯片與外界電子裝置的電性連接。在液晶顯示器電路封裝領(lǐng)域，目前采用的較多的是卷帶式薄膜覆晶封裝(Chip onfilm，簡稱COF)，這種覆晶封裝技術(shù)是采用軟性線路基板作為封裝芯片的載體，即采用軟性線路基板作為上述線路基板，之后通過熱壓合技術(shù)，將芯片上的凸塊與軟性線路基板的內(nèi)引腳接合。芯片上的凸塊與軟性線路基板的內(nèi)引腳連接后，出于可靠性考慮，還需在軟性線路基板與芯片的間隙內(nèi)填入底膠，即封膠，將接點所受到的應(yīng)力分散至膠體，以降低接點所受到的應(yīng)力，從而便可減少接點破裂，并抑制破裂的延伸，以延長接點的壽命，同時由于底膠為絕緣物質(zhì)，從而可防止接點間因存在雜質(zhì)而造成凸塊短路的情況。由于底膠可有效的提升接合的可靠性，因此在覆晶封裝過程中，填充底膠為一個不可忽略的過程?，F(xiàn)有技術(shù)中填充底膠的方法為，在芯片的長邊單側(cè)涂膠，之后依靠虹吸作用，即利用液體在芯片與軟性線路基板間微細(xì)孔隙所形成的毛細(xì)壓力作為驅(qū)動力，對芯片其它邊的內(nèi)引腳進(jìn)行包裹，具體如圖I所示，但是在實際生產(chǎn)中發(fā)現(xiàn)，由于僅在芯片一側(cè)涂膠，導(dǎo)致芯片的其它三個邊的區(qū)域均為風(fēng)險區(qū)域，存在的具體風(fēng)險及現(xiàn)有方法的缺點如下填充緩慢，在毛細(xì)壓力的驅(qū)動下，填充時間約與距離的平方成正比，同時還與底膠的溫度有關(guān)，如一個7_2的芯片，填充底膠的時間可能為數(shù)分鐘到幾十分鐘不等，因此，為了使膠材充分滲透到芯片的另一側(cè)，就需要足夠的滲透時間，這必然會影響封膠的效率；由于虹吸作用的壓力有限，并且滲透過程受到多種因素的影響，如芯片長度和寬度、凸塊間距、凸塊的壓痕深度、膠材的滲透性能及溫度、夾具(Jig)的溫度、針頭的內(nèi)外徑、軟性電路基板(即卷帶Tape)的材質(zhì)和線路設(shè)計、軟性電路基板的引腳保護(hù)層(SR)的材質(zhì)等，在上述眾多因素的影響下，導(dǎo)致填充完成后，除芯片涂膠一側(cè)外，其它的三邊的封膠范圍內(nèi)很容易出現(xiàn)氣泡、包覆不良和剝離強度不足等現(xiàn)象。其中，氣泡是指在芯片與軟性電路基板之間的膠材內(nèi)出現(xiàn)空洞的現(xiàn)象，封膠范圍內(nèi)的氣泡很可能在后續(xù)的加熱過程中，造成封膠區(qū)域的爆米花效應(yīng)(popcorn),可使芯片線路與膠材之間出現(xiàn)分離的現(xiàn)象(即分層現(xiàn)象)，從而使封膠失效，或在封膠區(qū)域承受應(yīng)力時，因應(yīng)力集中而加速破壞，進(jìn)而使封膠失效，從而直接影響覆晶封裝的良率、產(chǎn)品的可靠性以及縮短使用壽命，并且，由于氣泡的存在，兩個凸塊之間因缺少封膠，而由導(dǎo)電雜質(zhì)將兩個凸塊連通，進(jìn)而使兩個凸塊間短路，使芯片運行異常，影響使用；包覆不良是指芯片的內(nèi)弓I腳沒有完全被膠材包覆住而裸露在空氣中，剝離強度是指芯片的短邊與軟性電路基板剝離所需的力，包覆不良和剝離強度不足都會影響覆晶封裝的效果。

發(fā)明內(nèi)容
為解決上述技術(shù)問題，本發(fā)明提供了一種覆晶封裝方法，通過改變涂膠路徑，解決了現(xiàn)有技術(shù)的問題，節(jié)省了封膠的時間，提高了封膠效率，并且在一定程度上避免了封膠區(qū)域的氣泡、包覆不良和剝離強度不足等現(xiàn)象。為解決上述問題，本發(fā)明實施例提供了如下技術(shù)方案
一種覆晶封裝方法，包括將芯片的凸塊與線路基板的引腳接合后，在所述芯片的四周進(jìn)行涂膠，其中，涂膠順序為沿芯片周長的順時針或逆時針方向，且至少先在所述芯片的第一道長邊一側(cè)涂布膠材，待膠材從芯片下方滲出后，再在所述芯片的第二道長邊一側(cè)涂布膠材。優(yōu)選的，所述芯片四周的涂膠路徑為四個頂角處為弧形的矩形。優(yōu)選的，所述涂膠路徑與所述芯片四邊的距離為240 u m-260 u m。優(yōu)選的，所述芯片的第一道長邊為芯片的輸出端，第二道長邊為芯片的輸入端。優(yōu)選的，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為在所述芯片左下角下針，點膠軸帶動點膠針頭沿芯片周長順時針涂布一周，其中，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s，在所述芯片的短邊側(cè)涂膠時，涂膠速度為20mm/s或25mm/s,在所述芯片的弧形轉(zhuǎn)角處涂膠時,涂膠速度為25mm/s。優(yōu)選的，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為在距芯片左下角距離為1/5芯片長邊長度位置下針，點膠軸帶動點膠針頭先涂布到所述芯片左下角，之后沿芯片周長順時針涂布一周，其中，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s,在所述芯片的短邊側(cè)涂膠時,涂膠速度為20mm/s或25mm/s,在所述芯片的弧形轉(zhuǎn)角處涂膠時，涂膠速度為25mm/s。優(yōu)選的，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為在所述芯片的左上角下針，點膠軸帶動點膠針頭先涂布到所述芯片左下角，之后沿芯片周長順時針涂布一周，其中，點膠針頭由所述芯片左下角移動至左上角過程中，點膠針頭不吐膠，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s，在所述芯片的短邊側(cè)涂膠時，涂膠速度為20mm/s或25mm/s，在所述芯片的弧形轉(zhuǎn)角處涂膠時，涂膠速度為25mm/s。優(yōu)選的，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為在所述芯片的左下角下針，點膠軸帶動點膠針頭先涂布到所述芯片左上角后，點膠針頭再移動至所述芯片左下角，之后沿芯片周長順時針涂布一周，其中，點膠針頭由所述芯片左上角移動至左下角，及其之后的由所述芯片的左下角至移動左上角過程中，點膠針頭不吐膠，第一次在所述芯片的左側(cè)長邊涂膠時，涂膠速度為10mm/S-25mm/S，在所述芯片的短邊側(cè)涂膠時，涂膠速度為15mm/s或20mm/s，在所述芯片的弧形轉(zhuǎn)角處涂膠時，涂膠速度為 15mm/s。優(yōu)選的，所述芯片的特征包括以下條件中的至少一種所述芯片短邊寬度大于I. 5mm ；所述芯片每兩個凸塊的間距小于30 m ;所述線路基板的內(nèi)部走線復(fù)雜；
所述線路基板的引腳保護(hù)層與引腳之間為斷層式排列。 優(yōu)選的，所述點膠針頭的內(nèi)徑為0. 30mm-0. 32mm。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點本發(fā)明實施例所提供的技術(shù)方案，通過將現(xiàn)有技術(shù)中的只在芯片一側(cè)涂膠的涂膠方式改為在芯片的四周涂膠，并且在芯片的第一道長邊側(cè)涂膠后，需等待膠材從芯片下方滲出后才能在芯片的第二道長邊側(cè)涂膠，以排除芯片底部的氣泡，避免因急于在芯片的第二道長邊側(cè)涂膠，而導(dǎo)致氣泡被封鎖在芯片與線路基板之間，從而留下安全隱患，并且由于芯片的四周均涂布有膠材，從而可以避免包覆不良以及剝離強度不足等缺陷，并且由于凸塊之間均涂有膠材，從而可以避免凸塊間的短路，同時四周涂膠的方式也在一定程度上提高了封膠效率，不必為了等待膠材充分滲透到芯片另一側(cè)而浪費大量時間，從而縮短了封膠時間。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)中涂膠路徑示意圖；圖2為本發(fā)明實施例一提供的覆晶封裝方法的過程示意圖；圖3為本發(fā)明實施例一提供的覆晶封裝方法的涂膠路徑的示意圖；圖4為本發(fā)明實施例二提供的覆晶封裝方法的涂膠路徑的示意圖；圖5為本發(fā)明實施例二提供的覆晶封裝方法在涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖；圖6為線路基板的SR層與lead層間的普通式排列的排列方式示意圖；圖7為本發(fā)明實施例三提供的覆晶封裝方法的涂膠路徑的示意圖；圖8為本發(fā)明實施例三提供的覆晶封裝方法在涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖；圖9為本發(fā)明實施例四提供的覆晶封裝方法的涂膠路徑的示意圖；圖10為本發(fā)明實施例四提供的覆晶封裝方法在涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖11為線路基板的SR層與lead層間的斷層式排列的排列方式示意圖；圖12為本發(fā)明實施例五提供的覆晶封裝方法的涂膠路徑的示意圖；圖13為本發(fā)明實施例五提供的覆晶封裝方法在涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖。
具體實施例方式正如背景技術(shù)部分所述，現(xiàn)有技術(shù)中僅在芯片一側(cè)涂膠，之后利用虹吸作用將芯片其它邊的引腳進(jìn)行包裹的涂膠方式 ，存在封膠過程緩慢，封膠效率低，并且容易出現(xiàn)氣泡及包覆不良等各種問題，從而影響芯片的性能。發(fā)明人研究發(fā)現(xiàn)，出現(xiàn)包覆不良、剝離強度不足、分層及凸塊間短路的根本原因是，由于僅在芯片一側(cè)涂膠，虹吸作用的壓力很小，以及各種因素的影響導(dǎo)致容易出現(xiàn)氣泡，同時在實際生產(chǎn)過程中還需考慮到封膠效率不能太低，往往沒有足夠的時間等待膠材從芯片的另一側(cè)完全滲出，以排除氣泡并將所有引腳包裹住，從而導(dǎo)致出現(xiàn)各種缺陷。因此，發(fā)明人考慮，可以嘗試在芯片的兩側(cè)長邊或芯片的四周都進(jìn)行涂膠，考慮到涂膠設(shè)備的工作方式，更優(yōu)選為后者，這樣便可以在一定程度上提高封膠效率，縮短封膠時間，并且適當(dāng)?shù)膶ν磕z過程進(jìn)行控制，還可以盡可能的減少氣泡等缺陷?；谏鲜鲅芯康幕A(chǔ)上，本發(fā)明實施例提供了，該方法包括將芯片的凸塊與線路基板的引腳接合后，在所述芯片的四周進(jìn)行涂膠，其中，涂膠順序為沿芯片周長的順時針或逆時針方向，且至少先在所述芯片的第一道長邊一側(cè)涂布膠材，待膠材從芯片下方滲出后，再在所述芯片的第二道長邊一側(cè)涂布膠材。本發(fā)明實施例所提供的技術(shù)方案，通過在芯片的四周進(jìn)行涂膠，并且在芯片的第一道長邊側(cè)涂膠后，需等待膠材從芯片下方滲出后才能在芯片的第二道長邊側(cè)涂膠，以排除芯片底部的氣泡，避免因急于在芯片的第二道長邊側(cè)涂膠，而導(dǎo)致氣泡被封鎖在芯片與線路基板之間，從而留下安全隱患，并且由于芯片的四周均涂布有膠材，從而可以避免包覆不良以及剝離強度不足等缺陷，并且由于凸塊之間均涂有膠材，從而可以避免凸塊間的短路，同時四周涂膠的方式也在一定程度上提高了封膠效率，不必為了等待膠材充分滲透到芯片另一側(cè)而浪費大量時間，從而縮短了封膠時間。以上是本申請的核心思想，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。實施例一本發(fā)明實施例公開的覆晶封裝方法的具體過程如圖2所示，具體為，將芯片IC的凸塊與線路基板的引腳接合后，在所述芯片的四周進(jìn)行涂膠，其中，涂膠順序為沿芯片周長的順時針或逆時針方向，且至少先在所述芯片的第一道長邊一側(cè)涂布膠材，待膠材從芯片下方滲出后，再在所述芯片的第二道長邊一側(cè)涂布膠材。需要說明的是，本實施例中只要是沿順時針或逆時針的方向在芯片四周涂膠即可，并不限定涂膠的具體順序，可以從芯片周長的任一位置開始涂膠，如可以從芯片的短邊開始涂膠，也可以從芯片的長邊開始涂膠，如圖2所示，可以按照標(biāo)號I — 2 — 3 — 4的順序順時針圍繞芯片周長涂I父一周，或者還可以按照4 — I — 2 — 3、4 — 3 — 2 — I、2-1-4-3等順序圍繞芯片周長涂膠一周，這里不再一一敘述，本實施例中僅以圖I所示的I — 2 — 3 — 4的涂膠順序為例對本發(fā)明的主要思想進(jìn)行說明。發(fā)明人發(fā)現(xiàn)，涂膠過程中產(chǎn)生的氣泡中的氣體的主要來源就是芯片底部與線路基板的間隙中的氣體，因此，為了避免產(chǎn)生氣泡，需采用膠材將這些氣體擠出芯片底部與線路基板的間隙，實際操作中具體為，在膠材一側(cè)長邊涂膠后，當(dāng)膠材從芯片另一側(cè)長邊下方滲、出后，即可說明芯片下方的氣體已排除到安全水平，此時再在芯片的另一側(cè)長邊涂膠，以包裹住芯片另一側(cè)的凸塊，這樣即可保證芯片的所有引腳處的凸塊均已被膠材包裹住，從而避免包覆不良、凸塊間短路等間題。上述芯片下方氣體的安全水平并非是指芯片下方的氣體全部被排空，或者芯片下方全部被膠材填滿，而是芯片下方所余氣體不足以產(chǎn)生大的氣泡，或者在后續(xù)加熱過程中，不會出現(xiàn)封膠區(qū)域的爆米花現(xiàn)象等影響芯片性能的情況。換句話說，在實際生產(chǎn)過程中，本實施例中所述的使膠材從芯片下方滲透出來所消耗的時間，要比現(xiàn)有技術(shù)中使膠材從芯片下方滲透出來并包裹住芯片另一側(cè)引腳下的凸塊的過程，所需的時間短很多，并且本實施例中所要求的膠材從芯片下方滲透出來的程度也遠(yuǎn)遠(yuǎn)不如現(xiàn)有技術(shù)中苛刻，因此，從滲透時間來看，本實施例較現(xiàn)有技術(shù)大大縮短了封膠時間。對本實施例中的封膠速度進(jìn)行舉例說明，以尺寸為19. 108*1. 324mm2的芯片為例，采用現(xiàn)有技術(shù)中的涂膠方式需要15s完成I組芯片(I組4個芯片)的涂膠過程，而采用本發(fā)明實施例中的方法只需要6s即可完成I組芯片的涂膠過程。具體的，如圖2所示，本實施例公開的覆晶封裝方法，只需保證在涂第3道膠材前，保證膠材從芯片下方滲透出來即可，其中，膠材的滲透方向為圖2中的箭頭a的方向，本領(lǐng)域技術(shù)人員可以理解，膠材的滲透方向與涂膠方向、膠材的滲透性能及溫度、軟性電路基板的材質(zhì)和線路設(shè)計、軟性電路基板的引腳保護(hù)層(SR)的材質(zhì)等有關(guān)，但基本上，膠材的滲透方向與涂膠方向和芯片長度或?qū)挾确较虺梢欢▕A角。圖2中標(biāo)號為2、3、4道涂膠路徑負(fù)責(zé)將芯片其它三邊的內(nèi)引腳進(jìn)行包裹，使芯片的短邊與軟性電路基板間也具有足夠的膠材，從而避免了現(xiàn)有技術(shù)中因芯片短邊膠材不足而導(dǎo)致的剝離強度不足的缺陷，同時節(jié)省了等待膠材從芯片下方滲透包裹該三邊引腳的時間，提聞了封I父效率。另外，需要說明的是，芯片四周的涂膠路徑依芯片的具體形狀而定，一般情況下，多數(shù)芯片為矩形，則本實施例中芯片四周的涂膠路徑即為矩形，優(yōu)選的，為了使封裝外觀更加美觀，且封膠過程更加完美，矩形的四個頂角設(shè)計為弧形路徑，即本實施例中芯片四周的涂膠路徑為四個頂角處為弧形的矩形，具體如圖3所示。
本實施例公開的覆晶封裝方法，通過在芯片四周涂布膠材，并控制涂膠方式，從而基板上杜絕了氣泡、包覆不良以及剝離強度不足等缺陷，并且由于凸塊之間均涂有膠材，從而可以避免凸塊間的短路，同時四周涂膠的方式也在一定程度上提高了封膠效率，不必為了等待膠材充分滲透到芯片另一側(cè)而浪費大量時間，縮短了封膠時間。實施例二本實施例公開的覆晶封裝方法的具體過程如圖4和圖5所示，圖4為該方法涂膠路徑示意圖，圖4中的各個標(biāo)號表示涂膠方向和路徑，圖5為涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖，圖5中的標(biāo)號(I)-(IO)表示各個坐標(biāo)點，各個坐標(biāo)點的位置確定了點膠針頭的移動方向。需要說明的是，一般情況下，涂膠過程中涂布的第一道長邊為芯片的輸出端output，第二道長邊為芯片的輸入端input，因為芯片輸出端的引腳往往比較多，輸入端的引腳較少，從引腳多的輸出端開始涂膠，可使封膠效果更好，本實施例中以此為例進(jìn)行說明，但并不僅限于此。
如圖4和圖5所示，所述芯片的左側(cè)長邊為芯片的輸出端output，右側(cè)長邊為芯片的輸入端input，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為在所述芯片左下角(即output下端)下針，點膠軸帶動點膠針頭沿芯片周長順時針涂布一周，即針頭移動方向為I — 2 — 3 — 4，其中，在所述芯片的長邊側(cè)(即第I道和第3道路徑區(qū)域)涂膠時，涂膠速度為30mm/s或35mm/s，在所述芯片的短邊側(cè)涂膠時，涂膠速度為20mm/s或25mm/s,在所述芯片的弧形轉(zhuǎn)角處涂膠時,涂膠速度為25mm/s。上述長邊側(cè)、短邊側(cè)及弧形轉(zhuǎn)角處的涂膠速度可依芯片的具體長度寬度、引腳多少等情況而定，包括但不限于上述對涂膠速度的限定。具體的，參見圖5，結(jié)合各個坐標(biāo)點來說，坐標(biāo)點(I)和坐標(biāo)點(2)的位置重合，在實際操作中，坐標(biāo)點(I)表示將點膠針頭移到該位置，并確定點膠針頭的高度，為涂膠過程做準(zhǔn)備,但此時并不吐膠,坐標(biāo)點(2)表示開始吐膠，同樣的,坐標(biāo)點(10)表示涂膠完成,將點膠針頭移走，在坐標(biāo)點(9)與坐標(biāo)點(10)之間也不吐膠，并且，圖5中的坐標(biāo)點⑵和坐標(biāo)點(9)之間的弧形轉(zhuǎn)角處(即起始點和結(jié)束點之間)不需要吐膠(下同)，即點膠針頭并不需要在這兩個坐標(biāo)點間移動，只需要等待膠材流動即可，除此之外，在其它坐標(biāo)點間，點膠針頭一直在吐膠。另外，本實施例中為了使封膠效果更好，縮短了涂膠路徑與所述芯片四邊的距離(Gap)，現(xiàn)有技術(shù)中二者間的距離約為300 ym，而本實施例中二者間的距離為240 m-260 m，優(yōu)選為250 y m，由于二者間的距離縮小了，從而縮短了膠材流動所需的時間，進(jìn)一步的縮短了封膠時間，同時，還可以減少氣泡及分層發(fā)生的幾率。并且，本實施例中為了進(jìn)一步的加快封膠速度并提高封膠效果，本發(fā)明實施例中增加了點膠針頭的內(nèi)徑，以增加吐膠量，現(xiàn)有技術(shù)中點膠針頭的內(nèi)徑約為0. 25mm，本實施例中采用的點膠針頭的內(nèi)徑為0. 30mm-0. 32mm，優(yōu)選為0. 31mm。而且，由于點膠針頭內(nèi)徑的增大以及涂膠路徑與芯片四邊的距離的縮小，使本實施例能夠適用于尺寸較大、引腳較多的
-H-* I I
心/T 本實施例公開的覆晶封裝方法，對于膠材黏度較大(如3900-CX1膠材)或黏度較小(如8462-21膠材)的芯片均適用，同時還適用于以下類型的芯片
寬度小于或等于I. 5mm的芯片；凸塊間距大于等于30 m的芯片；凸塊排列形態(tài)為品字形或直排形的芯片；線路基板內(nèi)部無走線或較少走線的芯片，本實施例中的線路基板優(yōu)選為軟性線路基板； 線路基板(即軟性線路基板)的引腳保護(hù)層(SR層)與引腳(lead)之間為普通式排列(排列方式如圖6所示)的芯片，所述普通式排列為SR層的斷邊與lead(線路引腳)接觸的部位為斜坡，這種排列方式便于膠材滲入芯片底部；軟性線路基板底層(PI層)材質(zhì)為 Kapton-EN、Kapton-150EN、Capton、Capton_E、Kapton> Kapton-150EN_A、S’ Perflex 以及 Metaloyal-F、Upilex、Espanex-M、Upilex-S 的
-H-* I I
心片；ILB層接合(bonding)狀況為挑高成型高度(打Forming)和普通成型高度(不打Forming)的芯片，所述挑高成型高度是指芯片和軟性線路基板接合后，軟性線路基板的引腳后端需要翹起，所述普通成型高度則是指芯片和軟性線路基板接合后，軟性線路基板的引腳后端不需要翹起。也就是說，對于大部分尺寸不會過大的芯片，本實施例中的覆晶封裝方法均適用，采用該方法制作出的芯片封膠區(qū)域基本上不存在氣泡分層、包覆不良、剝離強度不足和凸塊間短路的情況，并且封膠時間也大大縮短。實施例三本實施例公開的覆晶封裝方法的具體過程如圖7和圖8所示，與上一實施例類似，圖7為該方法涂膠路徑示意圖，圖7中的各個標(biāo)號表示涂膠方向和路徑，圖8為涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖，圖8中的標(biāo)號(I)-(Il)表示各個坐標(biāo)點。本實施例中仍以從芯片的輸出端開始涂膠為例，即圖中芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，并且本實施例中采用的點膠針頭以及涂膠路徑與所述芯片四邊的距離也與上一實施例類似，這里不再贅述。與上一實施例不同的是，本實施例中在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為如圖7和圖8所示，在距芯片左下角距離為1/5芯片長邊長度位置(即距output下端1/5芯片長邊長度處)下針，點膠軸帶動點膠針頭先涂布到所述芯片左下角，之后沿芯片周長順時針涂布一周，即針頭移動方向為I — 2 — 3 — 4 — 5，其中，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s,在所述芯片的短邊側(cè)涂膠時,涂膠速度為20mm/s或25mm/s,在所述芯片的弧形轉(zhuǎn)角處涂膠時,涂膠速度為25mm/s。與上一實施例類似，本實施例中對涂膠速度的描述也并不能作為對本實施例保護(hù)范圍的限定，具體涂膠速度可以芯片的具體情況而定。并且,本實施例中坐標(biāo)點(I)處不吐膠，坐標(biāo)點⑵處開始吐膠，坐標(biāo)點(11)表示涂膠完成，將點膠針頭移走，在坐標(biāo)點(10)和坐標(biāo)點(11)也不吐膠,坐標(biāo)點(3)與坐標(biāo)點(10)之間的弧形轉(zhuǎn)角處同樣不吐膠，點膠針頭不在這兩個點之間移動，除此之外，在其它坐標(biāo)點間，點膠針頭一直在吐膠。同樣的，本實施例中的覆晶封裝方法也可應(yīng)用于如上一實施例中所述的各種芯片。實施例四本實施例公開的覆晶封裝方法的具體過程如圖9和圖10所示，與上一實施例類似，圖9為該方法涂膠路徑示意圖，圖9中的各個標(biāo)號表示涂膠方向和路徑，圖10為涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖，圖10中的標(biāo)號(I)-(Il)表示各個坐標(biāo)點。本實施例中其它設(shè)置與上一實施例相同，與上一實施例不同的是，本實施例中在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為在所述芯片的左上角(即output上端)下針，點膠軸帶動點膠針頭先涂布到所述芯片左下角(即output下端)，之后沿芯片周長順時針涂布一周，即針頭移動方向為
I— 2 — 3 — 4 — 5，其中，點膠針頭由所述芯片左下角移動至左上角過程中，點膠針頭不吐 膠，即坐標(biāo)點(3)-坐標(biāo)點(4)之間不吐膠，涂膠速度可根據(jù)芯片的實際涂布情況而定，優(yōu)選的，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s，在所述芯片的短邊側(cè)涂膠時，涂膠速度為20mm/s或25mm/s,在所述芯片的弧形轉(zhuǎn)角處涂膠時,涂膠速度為25mm/s。同樣的，本實施例中對涂膠速度的描述也并不能作為對本實施例保護(hù)范圍的限定，具體涂膠速度可以芯片的具體情況而定。本實施例中點膠針頭在坐標(biāo)點(3)-坐標(biāo)點⑷之間移動但不吐膠的過程，相當(dāng)于為膠材增加一個壓力，便于膠材更快的滲入到芯片的其它側(cè)邊位置，加快膠材的流動速度，同時也相當(dāng)于一個等待膠材滲透的過程，該過程中，點膠針頭的移動速度可以適當(dāng)?shù)募涌?，具體可根據(jù)實際涂膠情況而定。與上一實施例類似，在坐標(biāo)點(3)和坐標(biāo)點(10)之間、坐標(biāo)點(10)和坐標(biāo)點(11)之間也不吐膠，且點膠針頭并不會在坐標(biāo)點(3)和坐標(biāo)點(10)之間移動。與上兩個實施例不同的是，本實施例中的方法不僅適用于實施例二中所描述的芯片種類，而且，對于尺寸更大、引腳更多的芯片也適用，所述芯片的特征包括以下條件中的至少一種所述芯片短邊寬度大于I. 5mm ；所述芯片每兩個凸塊的間距小于30ii m ;所述線路基板(軟性線路基板)的內(nèi)部走線復(fù)雜，具體的，軟性線路基板的線路是突出于底層材料的，如果在封膠區(qū)域的線路呈“回”字形或者近似“回”字形，膠材很難流動到這部分線路區(qū)域，在這部分線路區(qū)域也就容易形成氣泡，現(xiàn)有技術(shù)中的涂膠方式很難解決這個問題，但是采用本實施例中的方法就基本上杜絕了這部分線路區(qū)域的氣泡；所述線路基板(即軟性線路基板)的引腳保護(hù)層(SR層)與引腳(lead)之間為斷層式排列，排列方式如圖11所示，所述斷層式排列為SR層的斷邊與lead接觸的部位為垂直于lead層的直角邊,這種排列方式不利于膠材滲入芯片底部。由于芯片的尺寸越大，所需要的膠材的重量越大，芯片的引腳數(shù)量越多，所需的滲透時間就越長，封膠過程也更容易出現(xiàn)氣泡分層等現(xiàn)象，而分層位置又恰恰更容易會使凸塊間發(fā)生短路的情況，以上所列幾種芯片相較于普通芯片，均更容易出現(xiàn)氣泡分層等缺陷，現(xiàn)有技術(shù)中的方法對上述芯片的封膠過程很難處理，但本實施例中的方法由于采用內(nèi)徑增大后的點膠針頭，增加了吐膠量，并減小了 Gap，在一定程度上縮短了膠材流動所需時間，并且，結(jié)合本實施例中的涂膠方式，解決了上述芯片的封膠處理難的問題，對尺寸較大、引腳較多、SR層與lead層為斷層式排列的芯片更加適用，基本上避免了氣泡分層等現(xiàn)象。實施例五本實施例公開的覆晶封裝方法的具體過程如圖12和圖13所示，與上一實施例類似，圖12為該方法涂膠路徑示意圖，圖12中的各個標(biāo)號表示涂膠方向和路徑，圖13為涂膠過程中確定點膠針頭移動方向的各個坐標(biāo)點的示意圖，圖13中的標(biāo)號(1)-(12)表示各個坐標(biāo)點。本實施例中其它設(shè)置與上一實施例相同，與上一實施例不同的是，本實施例中在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為在所述芯片的左下角(即output下端)下針，點膠軸帶動點膠針頭先涂布到所述芯片左上角(即output上端)后，點膠針頭再移動至所述芯片左下角(即output下端)，之 后沿芯片周長順時針涂布一周，即針頭移動方向為I — 2 — 3 — 4 — 5 — 6，其中，點膠針頭由所述芯片左上角移動至左下角，及其之后的由所述芯片的左下角至移動左上角過程中，點膠針頭不吐膠，即坐標(biāo)點(3)-坐標(biāo)點(4)、坐標(biāo)點(4)-坐標(biāo)點(5)之間不吐膠，第一次在所述芯片的左側(cè)長邊涂膠時，即坐標(biāo)點(2)-坐標(biāo)點(3)的過程，涂膠速度為10mm/S-25mm/s，在所述芯片的短邊側(cè)涂膠時，涂膠速度為15mm/s或20mm/s，在所述芯片的弧形轉(zhuǎn)角處涂膠時，涂膠速度為15mm/s。與上一實施例類似,點膠針頭在坐標(biāo)點(3)-坐標(biāo)點⑷和坐標(biāo)點(4)-坐標(biāo)點(5)之間移動但不吐膠的過程，相當(dāng)于為膠材增加一個壓力，便于膠材更快的滲入到芯片的其它側(cè)邊位置，加快膠材的流動速度，同時也相當(dāng)于一個等待膠材滲透的過程，該過程中，點膠針頭的移動速度可以適當(dāng)?shù)募涌?，具體可根據(jù)實際涂膠情況而定。并且，在坐標(biāo)點⑵和坐標(biāo)點(11)之間、坐標(biāo)點(11)和坐標(biāo)點(12)之間也不吐膠，且點膠針頭并不會在坐標(biāo)點(2)和坐標(biāo)點(11)之間移動。相應(yīng)的，本實施例中的方法也是不僅適用于實施例二中所描述的芯片種類，而且，對于實施例四中所列的尺寸更大、引腳更多的芯片也適用，并且進(jìn)一步完善了封膠效果，并且對尺寸更大的芯片也適用。結(jié)合上述實施例可以得出，以上各個實施例所公開的涂膠方式并不能用于限定本發(fā)明的保護(hù)范圍，對于尺寸更大、引腳更多的芯片，可以采用適當(dāng)增加點膠針頭在芯片的第一側(cè)長邊(即圖中的output側(cè))涂膠時的循環(huán)次數(shù),或是適當(dāng)?shù)臏p小在這一側(cè)的涂膠速度，或進(jìn)一步的增大點膠針頭的內(nèi)徑等方式，以保證封膠效果。本說明書中各個部分采用遞進(jìn)的方式描述，每個部分重點說明的都是與其他部分的不同之處，各個部分之間相同相似部分互相參見即可。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.一種覆晶封裝方法，其特征在于，包括 將芯片的凸塊與線路基板的引腳接合后，在所述芯片的四周進(jìn)行涂膠，其中，涂膠順序為沿芯片周長的順時針或逆時針方向，且至少先在所述芯片的第一道長邊一側(cè)涂布膠材，待膠材從芯片下方滲出后，再在所述芯片的第二道長邊一側(cè)涂布膠材。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述芯片四周的涂膠路徑為四個頂角處為弧形的矩形。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述涂膠路徑與所述芯片四邊的距離為240 u m-260 u mD
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述芯片的第一道長邊為芯片的輸出端，第二道長邊為芯片的輸入端。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為 在所述芯片左下角下針，點膠軸帶動點膠針頭沿芯片周長順時針涂布一周，其中，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s，在所述芯片的短邊側(cè)涂膠時，涂膠速度為20mm/s或25mm/s,在所述芯片的弧形轉(zhuǎn)角處涂膠時,涂膠速度為25mm/s。
6.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為 在距芯片左下角距離為1/5芯片長邊長度位置下針，點膠軸帶動點膠針頭先涂布到所述芯片左下角，之后沿芯片周長順時針涂布一周，其中，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s,在所述芯片的短邊側(cè)涂膠時,涂膠速度為20mm/s或25mm/s,在所述芯片的弧形轉(zhuǎn)角處涂膠時，涂膠速度為25mm/s。
7.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為 在所述芯片的左上角下針，點膠軸帶動點膠針頭先涂布到所述芯片左下角，之后沿芯片周長順時針涂布一周，其中，點膠針頭由所述芯片左下角移動至左上角過程中，點膠針頭不吐膠，在所述芯片的長邊側(cè)涂膠時，涂膠速度為30mm/s或35mm/s，在所述芯片的短邊側(cè)涂膠時，涂膠速度為20mm/s或25mm/s，在所述芯片的弧形轉(zhuǎn)角處涂膠時，涂膠速度為25mm/S。
8.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述芯片的左側(cè)長邊為芯片的輸出端，右側(cè)長邊為芯片的輸入端，在所述芯片的四周進(jìn)行涂膠時，涂膠方式具體為 在所述芯片的左下角下針，點膠軸帶動點膠針頭先涂布到所述芯片左上角后，點膠針頭再移動至所述芯片左下角，之后沿芯片周長順時針涂布一周，其中，點膠針頭由所述芯片左上角移動至左下角，及其之后的由所述芯片的左下角至移動左上角過程中，點膠針頭不吐膠，第一次在所述芯片的左側(cè)長邊涂膠時，涂膠速度為10mm/S-25mm/S，在所述芯片的短邊側(cè)涂膠時，涂膠速度為15mm/s或20mm/s，在所述芯片的弧形轉(zhuǎn)角處涂膠時，涂膠速度為I5mm/s。
9.根據(jù)權(quán)利要求7或8所述的方法，其特征在于，所述芯片的特征包括以下條件中的至少一種 所述芯片短邊寬度大于I. 5mm ；所述芯片每兩個凸塊的間距小于30 y m ; 所述線路基板的內(nèi)部走線復(fù)雜； 所述線路基板的弓I腳保護(hù)層與弓I腳之間為斷層式排列。
10.根據(jù)權(quán)利要求5-8任一項所述的方法，其特征在于，所述點膠針頭的內(nèi)徑為0.30mm-0. 32mm。
全文摘要
本發(fā)明實施例公開了一種覆晶封裝方法，包括將芯片的凸塊與線路基板的引腳接合后，在所述芯片的四周進(jìn)行涂膠，其中，涂膠順序為沿芯片周長的順時針或逆時針方向，且至少先在所述芯片的第一道長邊一側(cè)涂布膠材，待膠材從芯片下方滲出后，再在所述芯片的第二道長邊一側(cè)涂布膠材。本發(fā)明實施例公開的覆晶封裝方法，通過在芯片四周涂布膠材，并控制涂膠方式，從而基板上杜絕了氣泡、包覆不良以及剝離強度不足等缺陷，并且由于凸塊之間均涂有膠材，從而可以避免凸塊間的短路，同時四周涂膠的方式也在一定程度上提高了封膠效率，不必為了等待膠材充分滲透到芯片另一側(cè)而浪費大量時間，縮短了封膠時間。
文檔編號H01L21/56GK102738014SQ20111009394
公開日2012年10月17日 申請日期2011年4月14日 優(yōu)先權(quán)日2011年4月14日
發(fā)明者宋玲, 王東 申請人:頎中科技(蘇州)有限公司