專利名稱：Cmos圖像傳感器像素及其控制時(shí)序的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CMOS圖像傳感器，尤其涉及一種CMOS圖像傳感器像素及其控制時(shí)序。
背景技術(shù)：
圖像傳感器已經(jīng)廣泛應(yīng)用于數(shù)碼相機(jī)、移動(dòng)手機(jī)、醫(yī)療器械、汽車和其他應(yīng)用場(chǎng)合。特別是CMOS (互補(bǔ)型金屬氧化物半導(dǎo)體)圖像傳感器的快速發(fā)展，使人們對(duì)低功耗小尺寸高分辨率圖像傳感器有了更高的要求。現(xiàn)有技術(shù)中的CMOS圖像傳感器像素結(jié)構(gòu)的排布方式以4T2S為例，由于依賴于像素本身的結(jié)構(gòu)特性，其陣列一股需要第一層金屬，第二層金屬和第三層金屬作為器件互連線，相鄰行像素間需要多行第一層金屬或第二層金屬連線，相鄰列像素間需要多列第二層金屬或第一層金屬連線。上述現(xiàn)有技術(shù)至少包含以下缺點(diǎn)小尺寸像素傳感器的感光面積小，靈敏度低，使得傳遞暗光下的信息不夠清晰。尤其在使用第一層金屬，第二層金屬和第三層金屬作為器件互連線時(shí)，光電二極管Si (硅)表面上的介質(zhì)高度較高，影響光線入射到光電二極管中。而相鄰行和相鄰列像素間的多條金屬連線導(dǎo)致金屬窗口開口率低。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種較大金屬窗口開口率、靈敏度高的小尺寸CMOS圖像傳感器像素及其控制時(shí)序。本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明的CMOS圖像傳感器像素，包括光電二極管、電荷傳輸晶體管、選擇晶體管、 源跟隨晶體管、復(fù)位晶體管、有源區(qū)具體由4個(gè)像素排列成2X2像素陣列作為一組像素單元；其中第一列和第二列中的兩個(gè)像素分別在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和有源區(qū)，并且第一列和第二列以背靠背式排列；多組像素單元在垂直和水平方向上排列成為二維像素陣列中，同鄰行像素通過第二層金屬連線實(shí)現(xiàn)器件互連，同列像素通過第一層金屬連線實(shí)現(xiàn)器件互連。所述第一列中的兩個(gè)像素的器件的布置方式是選擇晶體管(SXl)和源跟隨晶體管(SFl)位于像素(11)的光電二極管(PDll) 上方，復(fù)位晶體管(RXl)位于像素(11)的光電二極管(PDll)和像素的光電二極管 (PD21)之間；所述第二列中的兩個(gè)像素的器件的布置方式是選擇晶體管(SX2)和源跟隨晶體管(SF2)位于像素02)的光電二極管(PD22)的下方，復(fù)位晶體管(RX》位于像素(1 的光電二極管(PDU)和像素0 的光電二極管(PD22)之間；所述第一列中的兩個(gè)像素的器件的布置方式中，選擇晶體管(SXl)位于源跟隨晶體管(SFl)的左側(cè)；所述第二列中的兩個(gè)像素的器件的布置方式中，選擇晶體管(SX》位于源跟隨晶體管(SF2)的右側(cè)。所述第一列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FDl)位于像素(11)的光電二極管(PDll)和像素(21)的光電二極管(PD21)之間，復(fù)位晶體管(RXl)的右側(cè)；所述第二列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FD2)位于像素(12)的光電二極管(PD12)和像素(22)的光電二極管(PD22)之間，復(fù)位晶體管(RX2)的左側(cè)。所述第一列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FDl)與源跟隨晶體管 (SFl)柵極用第一層金屬連線連接；所述第二列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FD2)與源跟隨晶體管 (SF2)柵極用第一層金屬連線連接。該CMOS圖像傳感器像素可以包括由多組所述的像素單元構(gòu)成的像素陣列。本發(fā)明的上述的CMOS圖像傳感器像素的控制時(shí)序，所述控制時(shí)序包括CMOS圖像傳感器像素陣列行譯碼器時(shí)序和列控制器時(shí)序。所述第一層金屬連線為信號(hào)輸出線和列控制器時(shí)序控制線及電源控制線；所述第二層金屬連線為行譯碼器時(shí)序輸出控制線。由以上所述可以得知，本發(fā)明中CMOS圖像傳感器像素采用4T2SG個(gè)晶體管，2個(gè)像素共享選擇晶體管、源跟隨晶體管和復(fù)位晶體管)結(jié)構(gòu)。4個(gè)像素排列成2X2像素陣列作為一組；其中第一列和第二列中的兩個(gè)像素分別在列內(nèi)共享選擇晶體管、源跟隨晶體管和復(fù)位晶體管，并且第一列和第二列以背靠背式排列。本發(fā)明CMOS圖像傳感器像素陣列僅使用第一層金屬和第二層金屬作為器件的互連線。不使用第三層金屬作為器件互連線，可降低光電二極管Si (硅)表面上的介質(zhì)高度， 使得更多的光入射到光電二極管。本發(fā)明的CMOS圖像傳感器像素結(jié)構(gòu)和各晶體管排布方式使得相鄰行像素間僅布置兩行第二層金屬連線，相鄰列像素間僅布置兩列第一層金屬連線即可實(shí)現(xiàn)功能。這種金屬連線結(jié)構(gòu)，有效提高了金屬窗口開口率。此外基于本發(fā)明的像素結(jié)構(gòu)，可使用兩種控制時(shí)序CM0S圖像傳感器像素陣列行譯碼器時(shí)序和列控制器時(shí)序。本發(fā)明的CMOS圖像傳感器像素結(jié)構(gòu)能夠提高小面積像素傳感器的用光效率，從而提高靈敏度，所以可以有效提高小面積像素圖像傳感器的圖像品質(zhì)。


為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他附圖。圖1是本發(fā)明提供的CMOS圖像傳感器像素的具體實(shí)施例中4個(gè)像素組成的4T2S 背靠背結(jié)構(gòu)版圖示意圖2是本發(fā)明提供的CMOS圖像傳感器像素的具體實(shí)施例中4個(gè)像素組成的4T2S 背靠背結(jié)構(gòu)電路示意圖；圖3是本發(fā)明提供的CMOS圖像傳感器像素的具體實(shí)施例中6x4像素陣列版圖示意圖圖4是本發(fā)明提供的CMOS圖像傳感器像素的具體實(shí)施例中6x4像素陣列電路示意圖；圖5是本發(fā)明提供的CMOS圖像傳感器像素的具體實(shí)施例中附有行譯碼器和列控制器的像素陣列示意圖；圖6是本發(fā)明提供的CMOS圖像傳感器像素的具體實(shí)施例中像素陣列的行譯碼器時(shí)序和列控制器時(shí)序示意圖。
具體實(shí)施例方式下面結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明的保護(hù)范圍。本發(fā)明的CMOS圖像傳感器像素及其控制時(shí)序，其較佳的具體實(shí)施方式
如圖1至圖 6所示包括光電二極管，電荷傳輸晶體管，選擇晶體管，源跟隨晶體管，復(fù)位晶體管，有源區(qū)，第一層金屬連線和第二層金屬連線。其中位于像素陣列列1的像素11和像素21共用選擇晶體管SX1，源跟隨晶體管SF1，復(fù)位晶體管RXl和有源區(qū)FDl ；位于像素陣列列2的像素12和像素22共用選擇晶體管SX2，源跟隨晶體管SF2，復(fù)位晶體管RX2和有源區(qū)FD2。其中選擇晶體管SXl和源跟隨晶體管SFl位于像素11的光電二極管PDll上方，復(fù)位晶體管 RXl位于像素11的光電二極管PDll和像素21的光電二極管PD21之間；選擇晶體管SX2和源跟隨晶體管SF2位于像素22的光電二極管PD22下方，復(fù)位晶體管RX2位于像素12的光電二極管PDll和像素22的光電二極管PDll之間；像素11和像素21與像素12和像素22 在水平方向上形成背靠背式結(jié)構(gòu)。所述選擇晶體管SXl位于源跟隨晶體管SFl的左側(cè)；所述選擇晶體管SX2位于源跟隨晶體管SF2的右側(cè)。所述有源區(qū)FDl位于像素11的光電二極管PDll和像素21的光電二極管PD21之間，復(fù)位晶體管RXl右側(cè)；所述有源區(qū)FD2位于像素12的光電二極管PD12和像素22的光電二極管PD22之間，復(fù)位晶體管RX2左側(cè)。所述有源區(qū)FDl與源跟隨晶體管SFl柵極用第一層金屬線連接；所述有源區(qū)FD2 與源跟隨晶體管SF2柵極用第一層金屬線連接。所述電源第一層金屬連線Vdd，連接SFl和SF2的漏極。所述第一層金屬連線SC1，連接選擇晶體管SXl的源極，復(fù)位晶體管RXl的柵極和源極；所述第一層金屬連線SC2，連接選擇晶體管SX2的源極和復(fù)位晶體管RX2的柵極和源極；所述第一層金屬連線SCl和第一層金屬連線SC2為信號(hào)輸出線和列控制器時(shí)序控制線。所述第二層金屬連線SX，連接選擇晶體管SXl和選擇晶體管SX2的柵極。
6
所述第二層金屬連線TXl，連接電荷傳輸晶體管TXl 1和電荷傳輸晶體管TX12的柵極；所述第二層金屬連線TX2，連接電荷傳輸晶體管TX21和電荷傳輸晶體管TX22的柵極。所述第二層金屬連線SX，第二層金屬連線TXl和第二層金屬連線TX2為行譯碼器時(shí)序輸出控制線。本發(fā)明解決現(xiàn)有圖像傳感器小面積像素靈敏度低的問題，具體實(shí)施例一如圖1所示，CMOS圖像傳感器像素采用4T2S結(jié)構(gòu)，包括四個(gè)像素，像素11、像素 12、像素21和像素22的光電二極管分別為PD11、PD12、PD21、PD22 ；TXll和TX12分別是像素11和像素12的電荷傳輸晶體管，TX21和TX22分別是像素21和像素22的電荷傳輸晶體管；SX1、SFl和RXl分別是像素11和像素21的選擇晶體管、源跟隨晶體管和復(fù)位晶體管； SX2、SF2和RX2分別是像素12和像素22的選擇晶體管、源跟隨晶體管和復(fù)位晶體管。像素 11和像素21共享晶體管SXl、SFl、RXl和有源區(qū)FDl (Floating Diffusion)，像素12和像素22共享晶體管SX2、SF2、RX2和有源區(qū)FD2 ；共享的像素11和像素21與共享的像素12 和像素22在水平方向上形成背靠背式結(jié)構(gòu)。CMOS圖像傳感器像素使用的金屬互連線表述如下。有源區(qū)FDl與SFl柵極用第一層金屬線連接；有源區(qū)FD2與SF2柵極用第一層金屬線連接。電源第一層金屬連線Vdd， 連接SFl和SF2的漏極。SCl線為第一層金屬連線，連接SXl的源極，連接RXl的柵極和源極，SCl第一層金屬連線即為信號(hào)輸出線也為列控制器時(shí)序控制線。SC2線為第一層金屬連線，連接SX2的源極，連接RX2的柵極和源極，SC2第一層金屬連線即為信號(hào)輸出線也為列控制器時(shí)序控制線。SX線為第二層金屬連線，連接SXl和SX2的柵極；TXl線為第二層金屬連線，連接TXll和TX12的柵極；TX2線為第二層金屬連線，連接TX21和TX22的柵極。SX第二層金屬連線、TXl第二層金屬連線和TX2第二層金屬連線都為行譯碼器時(shí)序輸出控制線。如圖2所示，上面所述的是四個(gè)像素組成背靠背式版圖結(jié)構(gòu)示意圖，上面所述的四個(gè)像素記為一組，多組背靠背式像素在垂直和水平方向上排列成為二維像素陣列。具體實(shí)施例二 如圖3所示，為6X4像素陣列版圖示意圖；圖3所示像素陣列版圖示意圖所對(duì)應(yīng)的電路示意圖如圖4所示。圖3和圖4所示像素陣列中，各像素FD區(qū)與各相應(yīng)源跟隨晶體管柵極用第一層金屬連線相連，電源Vdd線使用第一層金屬連線；SCl SC6線為第一層金屬連線，作為信號(hào)輸出線和列控制器時(shí)序控制線。第二層金屬連線SXl連接SXll SX16的柵極，第二層金屬連線TXl連接TXll TX16的柵極，第二層金屬連線TX2連接TX21 TX^的柵極；第二層金屬連線SX2連接SX21 SX^的柵極，第二層金屬連線TX3連接TX31 TX36的柵極， 第二層金屬連線TX4連接TX41 TX46的柵極。此二維像素陣列中，僅使用了兩層金屬互連線，相鄰行像素間僅有兩行第二層金屬連線，相鄰列像素間僅有兩列第一層金屬連線。本發(fā)明僅兩層金屬的使用及高金屬窗口開口率，有效提高了小面積像素傳感器的靈敏度。具體實(shí)施例三CMOS圖像傳感器像素陣列信號(hào)采集細(xì)節(jié)表述如下如圖5所示，為附有行譯碼器和列控制器的像素陣列示意圖。行譯碼器放在像素陣列的左側(cè)(也可以放到陣列的右側(cè))，列控制器放于像素陣列的頂部，信號(hào)讀出器件放于像素陣列的底部；譯碼器、控制器和信號(hào)讀出器件的位置并非本發(fā)明唯一方式，也可以根據(jù)芯片的具體設(shè)計(jì)布局情況而有所調(diào)整。圖5所示的示意圖，詳細(xì)標(biāo)注了陣列像素的具體位置，也詳細(xì)標(biāo)注了譯碼器時(shí)序輸出控制線和列控制器時(shí)序控制線的具體編號(hào)。m和η為非負(fù)整數(shù)，分別表征像素陣列的像素行和列位置，例如像素Om+l，2n+l)表示此像素的位置是處于第2m+l行，第2n+l列；金屬連線Vdd為電源線，傳感器正常工作時(shí)，Vdd為電源電壓； 金屬連線SC為信號(hào)輸出連線也為列控制器時(shí)序控制線，金屬連線SX和TX為行譯碼器時(shí)序輸出控制線。如圖6所示，為CMOS圖像傳感器像素陣列所采用的行譯碼器輸出時(shí)序和列控制器時(shí)序示意圖，本發(fā)明像素陣列中，全部采用N型晶體管，N型晶體管柵極置為高電平，即控制此晶體管柵極的信號(hào)置為高電平，表示開啟晶體管；N型晶體管柵極置為低電平，即控制此晶體管柵極的信號(hào)置為低電平，表明關(guān)閉晶體管；N型晶體管開啟時(shí)間長(zhǎng)短，即控制此晶體管柵極的信號(hào)置為高電平時(shí)間長(zhǎng)短，由傳感器工作具體情況而定；像素陣列底部的信號(hào)讀出器件讀取信號(hào)時(shí)，SC線由列控制器時(shí)序控制線轉(zhuǎn)換為信號(hào)輸出線，信號(hào)讀出器件通過信號(hào)輸出線讀取信號(hào)，在圖6中以帶有對(duì)角線的矩形表示信號(hào)讀出器件讀取像素信號(hào)的操作，像素信號(hào)被信號(hào)讀出器件讀取完畢后，信號(hào)輸出線轉(zhuǎn)換為列控制器時(shí)序控制線。本發(fā)明CMOS圖像傳感器像素陣列正常工作時(shí)，采用行滾動(dòng)式曝光方式，第2m+l行像素首先開始曝光，然后第2m+2行像素開始曝光，再然后是第2m+3行，第2m+4行；曝光結(jié)束的順序與曝光開始的順序相同；每行像素的信號(hào)讀取順序也與行像素曝光開始的順序相同。傳感器采集同一幀像素陣列信號(hào)時(shí)，每行像素的曝光時(shí)間相等。下面針對(duì)一行像素的時(shí)序控制做詳細(xì)說明。行像素的曝光時(shí)間是從TX信號(hào)第一個(gè)高電平下降沿開始，至TX信號(hào)下一個(gè)高電平下降沿結(jié)束。曝光時(shí)間開始前，在像素光電二極管勢(shì)井中存放的電荷需要被清除，即SX信號(hào)處于低電平，TX信號(hào)和SC信號(hào)由低電平置為高電平開啟電荷傳輸晶體管和復(fù)位晶體管；像素光電二極管勢(shì)井中存放的電荷清除后， 先關(guān)閉電荷傳輸晶體管，然后關(guān)閉復(fù)位晶體管，即SX信號(hào)處于低電平，將TX信號(hào)和SC信號(hào)由高電平先后置為低電平，此時(shí)像素光電二極管開始曝光。像素曝光過程中，TX信號(hào)始終處于低電平。曝光時(shí)間結(jié)束前，需要采集像素的復(fù)位信號(hào)，首先，SX信號(hào)和TX信號(hào)處于低電平，SC信號(hào)由低電平置為高電平，把像素相應(yīng)FD區(qū)復(fù)位為高電平，把FD區(qū)復(fù)位為高電平后 SC信號(hào)由高電平置為低電平，關(guān)閉復(fù)位晶體管；然后，SC線由列控制器控制線轉(zhuǎn)換為信號(hào)輸出線，TX信號(hào)保持低電平，SX信號(hào)由低電平置為高電平開啟選擇晶體管，并通過信號(hào)輸出線，由信號(hào)讀出器件讀取相應(yīng)整行每個(gè)像素的信號(hào)，并儲(chǔ)存下來，記為信號(hào)1 ；讀取信號(hào)1 后，SX信號(hào)保持高電平，信號(hào)讀出器件停止讀取像素信號(hào)，SC線由信號(hào)輸出線轉(zhuǎn)換為列控制器控制線，并將SC信號(hào)置于低電平。SC信號(hào)處于低電平，SX信號(hào)處于高電平，TX信號(hào)由低電平置為高電平開啟電荷傳輸管，光電二極管勢(shì)井中的光電電荷轉(zhuǎn)移到像素相應(yīng)FD區(qū)。 像素光電二極管勢(shì)井中的光電電荷轉(zhuǎn)移到像素相應(yīng)FD區(qū)完畢后，關(guān)閉電荷傳輸晶體管，即 SC時(shí)序處于低電平，SX時(shí)序處于高電平，TX時(shí)序由高電平置為低電平，曝光時(shí)間結(jié)束；然后，SC線由列控制器控制線轉(zhuǎn)換為信號(hào)輸出線，通過信號(hào)輸出線，由信號(hào)讀出器件讀取相應(yīng)整行每個(gè)像素的信號(hào)，記為信號(hào)2 ；讀取信號(hào)2后，信號(hào)讀出器件停止讀取像素信號(hào)，SX時(shí)序由高電平置為低電平，SC線由信號(hào)輸出線轉(zhuǎn)換為列控制器控制線。本發(fā)明CMOS圖像傳感器像素陣列所采用的時(shí)序控制方式，并非唯一方式；例如，信號(hào)讀出器件通過信號(hào)輸出線先后讀取同一幀同一像素信號(hào)1和信號(hào)2過程中，可以讀取信號(hào)1后先將SX時(shí)序由高電平置為低電平關(guān)閉選擇晶體管，在讀取信號(hào)2前再將SX時(shí)序由低電平置為高電平打開選擇晶體管，而后由信號(hào)讀出器件讀取信號(hào)2。由傳感器像素所搜集的光電信號(hào)，被信號(hào)讀出器件讀取并記錄下來，真實(shí)的光電信號(hào)為信號(hào)1與信號(hào)2的差值信號(hào)。 以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此， 任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換， 都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種CMOS圖像傳感器像素，包括光電二極管、電荷傳輸晶體管、選擇晶體管、源跟隨晶體管、復(fù)位晶體管、有源區(qū)，其特征在于由4個(gè)像素排列成2X2像素陣列作為一組像素單元，其中第一列和第二列中的兩個(gè)像素分別在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和有源區(qū)，并且第一列和第二列以背靠背式排列；多組像素單元在垂直和水平方向上排列成為二維像素陣列中，同行像素通過第二層金屬連線實(shí)現(xiàn)器件互連，同列像素通過第一層金屬連線實(shí)現(xiàn)器件互連。
2.根據(jù)權(quán)利要求1所述的CMOS圖像傳感器像素，其特征在于所述第一列中的兩個(gè)像素的器件的布置方式是選擇晶體管(SXl)和源跟隨晶體管(SFl)位于像素(11)的光電二極管(PDll)上方， 復(fù)位晶體管(RXl)位于像素(11)的光電二極管(PDll)和像素的光電二極管(PD21) 之間；所述第二列中的兩個(gè)像素的器件的布置方式是選擇晶體管(SX》和源跟隨晶體管(SM)位于像素0 的光電二極管(PD2》的下方， 復(fù)位晶體管(RX2)位于像素(12)的光電二極管(PD12)和像素02)的光電二極管(PD22) 之間。
3.根據(jù)權(quán)利要求2所述的CMOS圖像傳感器像素，其特征在于所述第一列中的兩個(gè)像素的器件的布置方式中，選擇晶體管(SXl)位于源跟隨晶體管 (SFl)的左側(cè)；所述第二列中的兩個(gè)像素的器件的布置方式中，選擇晶體管(SX》位于源跟隨晶體管 (SF2)的右側(cè)。
4.根據(jù)權(quán)利要求3所述的CMOS圖像傳感器像素，其特征在于所述第一列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FDl)位于像素(11)的光電二極管(PDll)和像素(21)的光電二極管(PD21)之間，復(fù)位晶體管(RXl)的右側(cè)；所述第二列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FM)位于像素(1 的光電二極管(PD12)和像素02)的光電二極管(PD22)之間，復(fù)位晶體管(RX2)的左側(cè)。
5.根據(jù)權(quán)利要求4所述的CMOS圖像傳感器像素，其特征在于所述第一列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FDl)與源跟隨晶體管(SFl) 柵極用第一層金屬連線連接；所述第二列中的兩個(gè)像素的器件的布置方式中，有源區(qū)(FM)與源跟隨晶體管(SF2) 柵極用第一層金屬連線連接。
6.根據(jù)權(quán)利要求1至5任一項(xiàng)所述的CMOS圖像傳感器像素，其特征在于該CMOS圖像傳感器像素包括由多組所述的像素單元構(gòu)成的像素陣列。
7.—種權(quán)利要求1至5任一項(xiàng)所述的CMOS圖像傳感器像素的控制時(shí)序，其特征在于， 所述控制時(shí)序包括CMOS圖像傳感器像素陣列行譯碼器時(shí)序和列控制器時(shí)序。
8.根據(jù)權(quán)利要求7所述的CMOS圖像傳感器像素的控制時(shí)序，其特征在于，所述第一層金屬連線為信號(hào)輸出線和列控制器時(shí)序控制線；所述第二層金屬連線為行譯碼器時(shí)序輸出控制線。
9.一種權(quán)利要求6所述的CMOS圖像傳感器像素的控制時(shí)序，其特征在于，所述控制時(shí)序包括CMOS圖像傳感器像素陣列行譯碼器時(shí)序和列控制器時(shí)序。
10.根據(jù)權(quán)利要求9所述的CMOS圖像傳感器像素的控制時(shí)序，其特征在于， 所述第一層金屬連線為信號(hào)輸出線和列控制器時(shí)序控制線； 所述第二層金屬連線為行譯碼器時(shí)序輸出控制線。
全文摘要
本發(fā)明公開了一種CMOS圖像傳感器像素及其控制時(shí)序。CMOS圖像傳感器像素陣列中，由4個(gè)像素排列成2×2像素陣列作為一組像素單元，其中第一列和第二列中的兩個(gè)像素分別在列內(nèi)共享選擇晶體管、源跟隨晶體管、復(fù)位晶體管和有源區(qū)，并且第一列和第二列以背靠背式排列；多組像素單元在垂直和水平方向上排列成為二維像素陣列。在像素陣列中，同行像素通過第二層金屬連線實(shí)現(xiàn)器件互連，同列像素通過第一層金屬連線實(shí)現(xiàn)器件互連；第一層金屬連線為信號(hào)輸出線和列控制器時(shí)序控制線及電源控制線，第二層金屬連線為行譯碼器時(shí)序輸出控制線。本像素結(jié)構(gòu)能夠提高小面積像素傳感器的用光效率，從而提高靈敏度，所以可以有效提高小面積像素圖像傳感器的圖像品質(zhì)。
文檔編號(hào)H01L27/146GK102158663SQ201110095448
公開日2011年8月17日 申請(qǐng)日期2011年4月15日 優(yōu)先權(quán)日2011年4月15日
發(fā)明者劉志碧, 曠章曲, 郭同輝, 陳杰 申請(qǐng)人:北京思比科微電子技術(shù)股份有限公司