專利名稱：電介質(zhì)隔離型半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠使耐壓提高且能防止半導(dǎo)體襯底翹曲的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法。
背景技術(shù)：
近年來，提出有隔著電介質(zhì)層在半導(dǎo)體襯底貼合半導(dǎo)體層，在半導(dǎo)體層形成了功率器件的電介質(zhì)隔離型半導(dǎo)體裝置?？墒?，在現(xiàn)有的電介質(zhì)隔離型半導(dǎo)體裝置中，依賴于電介質(zhì)層的厚度和半導(dǎo)體層的厚度，半導(dǎo)體裝置的耐壓被限制。為了消除該問題，提出有以與電介質(zhì)層相接的方式在半導(dǎo)體襯底的主面局部地形成厚膜電介質(zhì)層的方案(例如，參照專利文獻1)?，F(xiàn)有技術(shù)文獻
專利文獻1 日本特開2005-175296號公報?？墒?，當在半導(dǎo)體襯底的主面局部地形成厚膜電介質(zhì)層時，有半導(dǎo)體襯底翹曲的問題。

發(fā)明內(nèi)容
本發(fā)明正是為了解決上述那樣的課題而完成的，其目的在于獲得一種能夠使耐壓提高、并且能夠防止半導(dǎo)體襯底翹曲的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法。用于解決課題的方案
本發(fā)明是電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于具備在半導(dǎo)體襯底的主面的第1區(qū)域形成多個溝槽的工序；對所述半導(dǎo)體襯底的表面進行氧化，在所述半導(dǎo)體襯底的所述主面形成第1電介質(zhì)層，在所述第1區(qū)域形成第1厚膜電介質(zhì)層的工序；隔著所述第1電介質(zhì)層在所述半導(dǎo)體襯底貼合半導(dǎo)體層的工序；以及在所述半導(dǎo)體層形成所述功率器件的工序。發(fā)明的效果
通過本發(fā)明，能夠使耐壓提高，并且能夠防止半導(dǎo)體襯底翹曲。


圖1是表示實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的剖視立體圖。圖2是表示實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的主要部剖視圖。圖3是用于說明實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的正方向耐壓的保持工作的剖視圖。圖4是表示沿著圖3的A-A'的電場強度分布的圖。橫軸表示背面電極側(cè)的位置， 縱軸表示電場強度。圖5是用于說明耐壓條件下的實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的正方向耐壓的保持工作的剖視圖。
圖6是表示沿著圖5的B-B'線的電場強度分布的說明圖。圖7是表示實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的W/L與耐壓的關(guān)系的圖。圖8是用于說明實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖9是用于說明實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖10是用于說明實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖11是用于說明實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖12是用于說明實施方式2的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖13是用于說明實施方式2的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖14是用于說明實施方式2的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖15是用于說明實施方式3的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖16是用于說明實施方式3的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖17是用于說明實施方式3的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖18是用于說明實施方式3的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖19是用于說明實施方式3的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的變形例的剖視圖。圖20是用于說明實施方式4的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的剖視圖。圖21是用于說明實施方式5的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的俯視圖。圖22是用于說明實施方式5的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法的俯視圖。
具體實施例方式針對本發(fā)明的實施方式的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，一邊參照附圖一邊進行說明。對同樣的構(gòu)成要素賦予相同的符號，有省略反復(fù)說明的情況。實施方式1
圖1是表示實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的剖視立體圖，圖2是表示實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的主要部剖視圖。在ρ型硅襯底10的主面形成有電介質(zhì)層12。在n_型半導(dǎo)體層14的主面形成有電介質(zhì)層16。電介質(zhì)層12與電介質(zhì)層16密接，在ρ型硅襯底10的主面貼合有n_型半導(dǎo)體層14。電介質(zhì)層12、16對ρ型硅襯底10和η-型半導(dǎo)體層14進行電介質(zhì)隔離。具有比η—型半導(dǎo)體層14高的雜質(zhì)濃度的η+型半導(dǎo)體區(qū)域18，在η—型半導(dǎo)體層14 的表面選擇性地形成。以從η+型半導(dǎo)體區(qū)域18離開并包圍η+型半導(dǎo)體區(qū)域18的方式，在 η_型半導(dǎo)體層14的表面選擇性地形成有ρ+型半導(dǎo)體區(qū)域20。以包圍ρ+型半導(dǎo)體區(qū)域20 的外周緣、且從η_型半導(dǎo)體層14的表面起到達電介質(zhì)層16的方式，在η_型半導(dǎo)體層14形成有環(huán)狀的溝槽隔離22。在ρ+型半導(dǎo)體區(qū)域20的表面選擇性地形成有η+型半導(dǎo)體區(qū)域 24。在η+型半導(dǎo)體區(qū)域18連接有主電極沈。在P+型半導(dǎo)體區(qū)域20和η+型半導(dǎo)體區(qū)域M連接有主電極觀。主電極沈和主電極觀通過絕緣膜30而相互電絕緣。在ρ型硅襯底10的背面形成有背面電極32。在主電極觀的附近且主電極沈側(cè)的η_型半導(dǎo)體層14上，隔著柵極絕緣膜34形成有柵極電極36。柵極電極36隔著柵極絕緣膜34與ρ+型半導(dǎo)體區(qū)域20、η+型半導(dǎo)體區(qū)域M和n_型半導(dǎo)體層14對峙。該半導(dǎo)體裝置作為η溝道MOS晶體管而發(fā)揮功能，該η溝道MOS晶體管將主電極沈作為漏極電極，將主電極觀作為源極電極。進而，在本實施方式中，在主電極26的正下方位置中，在ρ型硅襯底10的主面形成有厚膜電介質(zhì)層38。圖3是用于說明實施方式1的電介質(zhì)隔離型半導(dǎo)體裝置的正方向耐壓的保持工作的剖視圖。當將主電極28和背面電極32設(shè)定為接地電位(0V)，對主電極沈施加正電壓 (+V)并使其逐漸增加時，耗盡層40a從n_型半導(dǎo)體層14和p+型半導(dǎo)體區(qū)域20之間的pn 結(jié)起延伸。這時，ρ型硅襯底10作為經(jīng)由電介質(zhì)層12、16以及厚膜電介質(zhì)層38而固定于接地電位的場板而工作。因此，除了耗盡層40a之外，耗盡層40b從n_型半導(dǎo)體層14和電介質(zhì)層16的邊界面起向上方向延伸。由此，耗盡層40a容易朝向主電極沈延伸，在n_型半導(dǎo)體層14和ρ+型半導(dǎo)體區(qū)域20之間的pn結(jié)的電場被緩和。該效應(yīng)通常作為RESURF(Reduced SURface Field,降低表面電場)效應(yīng)而為人所知。圖4是表示沿著圖3的A-A'的電場強度分布的圖。橫軸表示沿著A_A’的位置， 縱軸表示電場強度。橫軸的原點是η—型半導(dǎo)體層14的上表面。A-A'是從ρ+型半導(dǎo)體區(qū)域20充隔離開的位置。A-A'的總電壓降V以下面的數(shù)式(1)表示。
權(quán)利要求
1.一種電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于，具備 在半導(dǎo)體襯底的主面的第1區(qū)域形成多個溝槽的工序；對所述半導(dǎo)體襯底的表面進行氧化，在所述半導(dǎo)體襯底的所述主面形成第1電介質(zhì)層，在所述第1區(qū)域形成第1厚膜電介質(zhì)層的工序；在所述半導(dǎo)體襯底隔著所述第1電介質(zhì)層貼合第1導(dǎo)電型的半導(dǎo)體層的工序； 在所述第1厚膜電介質(zhì)層的上方，對所述半導(dǎo)體層的一部分注入雜質(zhì)，形成第1半導(dǎo)體區(qū)域的工序；以從所述第1半導(dǎo)體區(qū)域離開并包圍所述第1半導(dǎo)體區(qū)域的方式，對所述半導(dǎo)體層的一部分注入與所述第1導(dǎo)電型相反的第2導(dǎo)電型的雜質(zhì)，形成第2半導(dǎo)體區(qū)域的工序； 形成連接于所述第1半導(dǎo)體區(qū)域的第1主電極的工序； 形成連接于所述第2半導(dǎo)體區(qū)域的第2主電極的工序；以及在所述半導(dǎo)體襯底的背面形成背面電極的工序。
2.根據(jù)權(quán)利要求1所述的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于，在所述第1厚膜電介質(zhì)層將所述多個溝槽作為空洞而殘留。
3.根據(jù)權(quán)利要求1或2所述的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于，還具備在所述半導(dǎo)體層的主面的第2區(qū)域形成多個溝槽的工序；以及對所述半導(dǎo)體層的表面進行氧化，在所述半導(dǎo)體層的所述主面形成第2電介質(zhì)層，在所述第2區(qū)域形成第2厚膜電介質(zhì)層的工序，在對所述半導(dǎo)體襯底貼合所述半導(dǎo)體層時，以所述第1厚膜電介質(zhì)層和所述第2厚膜電介質(zhì)層相向的方式進行對準調(diào)整，使所述第1電介質(zhì)層和所述第2電介質(zhì)層密接。
4.根據(jù)權(quán)利要求3所述的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于，所述第 2厚膜電介質(zhì)層的寬度比所述第1半導(dǎo)體區(qū)域的寬度大。
5.根據(jù)權(quán)利要求3所述的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于，所述第 1厚膜電介質(zhì)層的寬度相對于所述第2厚膜電介質(zhì)層的寬度是相同或大的。
6.根據(jù)權(quán)利要求3所述的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于，從所述第2厚膜電介質(zhì)層到所述第1半導(dǎo)體區(qū)域的上表面的長度Y和所述半導(dǎo)體層的雜質(zhì)濃度 N，具有 y XN<1. 2E12cnT2 的關(guān)系。
7.根據(jù)權(quán)利要求3所述的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于， 所述第1半導(dǎo)體區(qū)域是所述第2導(dǎo)電型，在形成所述第1半導(dǎo)體區(qū)域時，在所述第1半導(dǎo)體區(qū)域和所述第2厚膜電介質(zhì)層之間形成所述第1導(dǎo)電型的緩沖層。
8.根據(jù)權(quán)利要求1或2所述的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法，其特征在于，將所述多個溝槽形成為同心圓狀或漩渦狀。
全文摘要
本發(fā)明涉及能夠使耐壓提高且防止半導(dǎo)體襯底翹曲的電介質(zhì)隔離型半導(dǎo)體裝置的制造方法。在p型硅襯底(10)的主面的區(qū)域(42)形成多個溝槽(44)。對p型硅襯底(10)的表面進行氧化，在p型硅襯底(10)的主面形成電介質(zhì)層(12)，在區(qū)域(42)形成厚膜電介質(zhì)層(38)。在p型硅襯底(10)隔著電介質(zhì)層(12)貼合n-型半導(dǎo)體層(14)。在厚膜電介質(zhì)層(38)的上方對n-型半導(dǎo)體層(14)的一部分形成n+型半導(dǎo)體區(qū)域(18)。以從n+型半導(dǎo)體區(qū)域(18)離開并包圍n+型半導(dǎo)體區(qū)域(18)的方式在n-型半導(dǎo)體層(14)的一部分形成p+型半導(dǎo)體區(qū)域(20)。形成連接于n+型半導(dǎo)體區(qū)域(18)的主電極(26)。形成連接于p+型半導(dǎo)體區(qū)域(20)的主電極(28)。在p型硅襯底(10)的背面形成背面電極(32)。
文檔編號H01L21/762GK102244028SQ20111010208
公開日2011年11月16日 申請日期2011年4月22日 優(yōu)先權(quán)日2010年5月13日
發(fā)明者秋山肇 申請人:三菱電機株式會社