專利名稱：半導(dǎo)體器件制作方法和SiGe HBT晶體管制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及的是一種半導(dǎo)體器件制作方法和SiGe (鍺化硅)HBT(Heterojunction Bipolar ^Transistor，異質(zhì)結(jié)雙極型晶體管)晶體管制作方法。
背景技術(shù)：
隨著微電子應(yīng)用技術(shù)的不斷發(fā)展，傳統(tǒng)硅晶體管的性能接近理論極限。作為未來微電子技術(shù)的基礎(chǔ)新型晶體管正在得到研究和發(fā)展。硅鍺(SiGe)異質(zhì)結(jié)雙極晶體管就是其中之一。SiGe異質(zhì)結(jié)雙極晶體管以低成本和高性能的潛質(zhì)，受到市場(chǎng)的青睞。SiGe工藝與Si器件工藝、BICMOS工藝兼容，因此在生產(chǎn)上更具有靈活性。而在同樣的條件下，SiGe器件比Si器件頻率高、速度快、噪聲低、電流增益高，而且具有高速特性， 適合于高頻應(yīng)用；與此同時(shí)，SiGe器件的制造成本低，SiGe器件更為環(huán)保、熱傳導(dǎo)性好、機(jī)械性能高。在Si材料中引入Ge作為雙極晶體管的基極，形成硅鍺異質(zhì)結(jié)雙極晶體管，SiGe異質(zhì)結(jié)雙極晶體管在微波高速通訊系統(tǒng)等領(lǐng)域中的地位越來越重要，其最佳應(yīng)用領(lǐng)域是無線通信手機(jī)的射頻前端芯片、功率放大器模塊及低噪聲放大器?，F(xiàn)有技術(shù)中的SiGe HBT晶體管的典型結(jié)構(gòu)參見圖1所示，從下至上依次為P_型 Si襯底、N+型Si和N-型Si組成的集電極(C) 3、P型SiGe基極⑶2、N+型多晶Si發(fā)射極(E) 1，用作基極電極引出的P+型多晶Si層4，用作隔離的SiO2層5，基極引線孔6，集電極引線孔7，器件之間橫向的隔離結(jié)構(gòu)8，減小集電區(qū)串聯(lián)電阻的埋層9。相關(guān)內(nèi)容可參見公開號(hào)為CN101162730的中國專利申請(qǐng)。但是在SiGe HBT晶體管及其制作方法的現(xiàn)有技術(shù)中，存在以下缺點(diǎn)1)現(xiàn)有技術(shù)在制備含有CMOS晶體管和SiGe HBT晶體管的半導(dǎo)體器件時(shí)，需要依次制作CMOS晶體管和SiGe HBT晶體管，從而增加了制備半導(dǎo)體器件的成本；2)現(xiàn)有技術(shù)在制備SiGe HBT晶體管時(shí)，不能很好的實(shí)現(xiàn)基區(qū)和發(fā)射區(qū)的自對(duì)準(zhǔn)。

發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是，提供一種半導(dǎo)體器件制作方法和SiGe HBT晶體管制作方法，降低生產(chǎn)成本，實(shí)現(xiàn)SiGe HBT晶體管中基區(qū)和發(fā)射區(qū)的自對(duì)準(zhǔn)。為解決上述技術(shù)問題，本發(fā)明提供了一種半導(dǎo)體器件制作方法，包括提供襯底，所述襯底包括CM0S襯底和HBT集電區(qū)，所述HBT集電區(qū)與所述CMOS襯底之間包括隔離結(jié)構(gòu)，所述CMOS襯底的上表面與所述HBT集電區(qū)的上表面齊平；在所述襯底上形成柵介電層；在所述柵介電層上形成第一多晶硅柵層和第二多晶硅柵層，所述第一多晶硅柵層位于所述HBT集電區(qū)對(duì)應(yīng)的部分或全部柵介電層上；所述第二多晶硅柵層位于所述CMOS襯底對(duì)應(yīng)的部分柵介電層上，作為柵電極；在所述柵電極的兩端分別形成隔離側(cè)壁；
在上述結(jié)構(gòu)的整個(gè)上表面依次形成第一氧化層和阻擋層；依次去除所述HBT集電區(qū)上的部分阻擋層及其下的第一氧化層、第一多晶硅柵層和柵介電層，形成露出HBT集電區(qū)上表面的第一溝槽；且依次去除所述柵電極兩側(cè)的源/ 漏區(qū)域上的阻擋層、第一氧化層和柵介電層，形成露出源/漏區(qū)域的第二溝槽和第三溝槽；在所述第一溝槽、第二溝槽和第三溝槽中形成SiGe層，分別作為基區(qū)、源抬高區(qū)和漏抬高區(qū)；在所述基區(qū)上形成多晶硅發(fā)射區(qū)；依次去除HBT集電區(qū)兩端上的部分阻擋層及其下的第一氧化層，至露出所述HBT 集電區(qū)兩端上的部分第一多晶硅柵層的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層及其下的第一氧化層，形成SiGe HBT晶體管；且依次去除CMOS襯底上的阻擋層和第一氧化層， 露出所述CMOS襯底上的源抬高區(qū)、漏抬高區(qū)和柵電極的上表面，形成CMOS晶體管?？蛇x地，所述半導(dǎo)體器件制作方法還包括在所述第二多晶硅柵層的兩端分別形成隔離側(cè)壁時(shí)，在所述第一多晶硅柵層的兩端也分別形成隔離側(cè)壁?？蛇x地，所述半導(dǎo)體器件制作方法還包括在所述第一溝槽中形成SiGe層后，在所述第一溝槽的側(cè)壁形成第二氧化層。可選地，所述形成SiGe層是采用選擇性外延生長方法實(shí)現(xiàn)的?？蛇x地，所述選擇性外延生長方法包括分子束外延、超高真空化學(xué)氣相沉積、低壓化學(xué)氣相沉積和減壓化學(xué)氣相沉積中的任一種?？蛇x地，所述半導(dǎo)體器件制作方法還包括在露出所述CMOS襯底上的源抬高區(qū)、 漏抬高區(qū)和柵電極的上表面后，對(duì)所述源抬高區(qū)和漏抬高區(qū)進(jìn)行離子注入，形成源/漏極。為解決上述問題，本發(fā)明還提供了一種SiGe HBT晶體管制作方法，包括提供包括HBT集電區(qū)的襯底；在所述HBT集電區(qū)上依次形成柵介電層、多晶硅柵層、第一氧化層和阻擋層；依次去除所述HBT集電區(qū)上的部分阻擋層及其下的第一氧化層、多晶硅柵層和柵介電層，形成露出HBT集電區(qū)上表面的溝槽；在所述溝槽中形成SiGe層，作為基區(qū)；在所述基區(qū)上形成多晶硅發(fā)射區(qū)；依次去除HBT集電區(qū)兩端上的部分阻擋層及其下的第一氧化層，至露出所述HBT 集電區(qū)兩端上的部分多晶硅柵層的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層及其下的第一氧化層，形成SiGe HBT晶體管?？蛇x地，所述SiGe HBT晶體管制作方法還包括在形成所述多晶硅柵層之后且在形成所述第一氧化層之前，在所述多晶硅柵層的兩端分別形成隔離側(cè)壁。可選地，所述SiGe HBT晶體管制作方法還包括在形成露出集電區(qū)上表面的溝槽后，在所述溝槽的側(cè)壁形成第二氧化層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)1)本發(fā)明提供的半導(dǎo)體器件的制作方法，通過形成SiGe層這一步驟同時(shí)得到 SiGe HBT晶體管的基區(qū)和CMOS晶體管的源/漏抬高區(qū)，使SiGe HBT晶體管的制作工藝和 CMOS晶體管的制作工藝進(jìn)行了有效的兼容，簡化了同時(shí)包括SiGe HBT晶體管和CMOS晶體管的半導(dǎo)體器件的制作流程，從而節(jié)省了生產(chǎn)成本；
2)本發(fā)明提供的半導(dǎo)體器件的制作方法，抬高了 CMOS晶體管的源/漏區(qū)，從而可以降低寄生電容，有效抑制CMOS晶體管的短溝道效應(yīng)，且可以減小結(jié)漏電流，同時(shí)有利于得到超淺結(jié)；3)本發(fā)明在制作SiGe HBT晶體管的過程中，使基區(qū)形成在溝槽中，進(jìn)而在溝槽中形成發(fā)射區(qū)，從而使SiGe HBT晶體管實(shí)現(xiàn)了基區(qū)與發(fā)射區(qū)完全的自對(duì)準(zhǔn)；4)當(dāng)本發(fā)明中的CMOS晶體管具體為PMOS晶體管時(shí)，抬高的源/漏結(jié)構(gòu)SiGe還會(huì)對(duì)PMOS晶體管施以縱向的壓應(yīng)力來增加空穴的遷移率。


圖1是現(xiàn)有的SiGe HBT晶體管的剖面示意圖；圖2是本發(fā)明實(shí)施例半導(dǎo)體器件制作方法的流程示意圖；圖3至圖18是本發(fā)明實(shí)施例半導(dǎo)體器件制作方法的剖面示意圖；圖19是本發(fā)明實(shí)施例SiGe HBT晶體管制作方法的流程示意圖；圖20至圖30是本發(fā)明實(shí)施例SiGe HBT晶體管制作方法的剖面示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。正如背景技術(shù)所述，現(xiàn)有技術(shù)在制作包含SiGe HBT晶體管和CMOS晶體管的半導(dǎo)體器件時(shí)，具有成本高、SiGe HBT晶體管的基區(qū)和發(fā)射區(qū)不能實(shí)現(xiàn)自對(duì)準(zhǔn)的缺點(diǎn)。本發(fā)明將SiGe HBT晶體管的制作工藝和CMOS晶體管的制作工藝進(jìn)行了有效的兼容，通過形成SiGe層這一步驟同時(shí)得到SiGe HBT晶體管的基區(qū)和CMOS晶體管的源/漏抬高區(qū)，簡化了同時(shí)包括SiGe HBT晶體管和CMOS晶體管的半導(dǎo)體器件的制作流程，從而節(jié)省了生產(chǎn)成本；制作得到的CMOS晶體管具有抬高的源區(qū)和抬高的漏區(qū)，可以降低寄生電容，抑制CMOS晶體管的短溝道效應(yīng)，且可以減小結(jié)漏電流，同時(shí)有利于得到超淺結(jié)；本發(fā)明在制作SiGe HBT晶體管的過程中，使基區(qū)形成在溝槽中，進(jìn)而在溝槽中形成發(fā)射區(qū)，從而制作得到的SiGe HBT晶體管的基區(qū)與發(fā)射區(qū)實(shí)現(xiàn)了完全的自對(duì)準(zhǔn)。下面結(jié)合附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說明。參見圖2所示，本實(shí)施例提供的半導(dǎo)體器件的制作方法，包括Si，提供襯底，所述襯底包括CM0S襯底和HBT集電區(qū)，所述HBT集電區(qū)與所述 CMOS襯底之間包括隔離結(jié)構(gòu)，所述CMOS襯底的上表面與所述HBT集電區(qū)的上表面齊平；S2，在所述襯底上形成柵介電層；S3，在所述柵介電層上形成第一多晶硅柵層和第二多晶硅柵層，所述第一多晶硅柵層位于所述HBT集電區(qū)對(duì)應(yīng)的部分或全部柵介電層上；所述第二多晶硅柵層位于所述 CMOS襯底對(duì)應(yīng)的部分柵介電層上，作為柵電極；S4，在所述第一多晶硅柵層的兩端和所述第二多晶硅柵層的兩端分別形成隔離側(cè)壁；S5，在上述結(jié)構(gòu)的整個(gè)上表面依次形成第一氧化層和阻擋層；S6，依次去除所述HBT集電區(qū)上的部分阻擋層及其下的第一氧化層、第一多晶硅柵層和柵介電層，形成露出HBT集電區(qū)上表面的第一溝槽；且依次去除所述柵電極兩側(cè)的源/漏區(qū)域上的阻擋層、第一氧化層和柵介電層，形成露出源/漏區(qū)域的第二溝槽和第三溝槽；S7，在所述第一溝槽、第二溝槽和第三溝槽中形成SiGe層，分別作為基區(qū)、源抬高區(qū)和漏抬高區(qū)；S8，在所述第一溝槽的側(cè)壁形成第二氧化層；S9，在所述基區(qū)上形成多晶硅發(fā)射區(qū)；S10，依次去除HBT集電區(qū)兩端上的部分阻擋層及其下的第一氧化層，至露出所述 HBT集電區(qū)兩端上的部分第一多晶硅柵層的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層及其下的第一氧化層，形成SiGe HBT晶體管；且依次去除CMOS襯底上的阻擋層和第一氧化層，露出所述CMOS襯底上的源抬高區(qū)、漏抬高區(qū)和柵電極的上表面，形成CMOS晶體管。首先執(zhí)行步驟Si，參見圖3所示，提供一襯底，在該襯底上分別定義HBT集電區(qū)11 和CMOS襯底12，所述HBT集電區(qū)11與所述CMOS襯底12之間包括隔離結(jié)構(gòu)13，本實(shí)施例中所述隔離結(jié)構(gòu)13為淺溝槽隔離結(jié)構(gòu)(shallow trench isolation, STI)，在本發(fā)明的其他實(shí)施例中，所述隔離結(jié)構(gòu)還可以為現(xiàn)有技術(shù)中的其他隔離結(jié)構(gòu)，在此不應(yīng)限制本發(fā)明的保護(hù)范圍。所述HBT集電區(qū)11和CMOS襯底12的材質(zhì)可以為硅、絕緣體上硅(SOI)或者體硅等。接著執(zhí)行步驟S2，參見圖4所示，在HBT集電區(qū)11、CM0S襯底12和隔離結(jié)構(gòu)13所在的上表面上形成柵介電層14，所述柵介電層14的材質(zhì)是二氧化硅或氮氧化硅等，其形成工藝可以采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，如采用化學(xué)氣相沉積法等。接著執(zhí)行步驟S3，參見圖5所示，在所述柵介電層14上形成第一多晶硅柵層15和第二多晶硅柵層15’，所述第一多晶硅柵層15位于所述HBT集電區(qū)11對(duì)應(yīng)的部分或全部柵介電層14上；所述第二多晶硅柵層15’位于所述CMOS襯底12對(duì)應(yīng)的部分柵介電層14上， 作為柵電極。所述第一多晶硅柵層15和第二多晶硅柵層15’的材質(zhì)是多晶硅或多晶硅硅化物，其形成工藝可以采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，如采用化學(xué)氣相沉積法時(shí)， 可以是低壓等離子體化學(xué)氣相沉積或者等離子體增強(qiáng)化學(xué)氣相沉積。接著執(zhí)行步驟S4，參見圖6所示，在所述第一多晶硅柵層15的兩端和所述第二多晶硅柵層15’的兩端分別形成隔離側(cè)壁16。所述隔離側(cè)壁16的材質(zhì)可以是氧化硅、氮化硅、氮氧化硅中一種或者它們?nèi)我獾慕M合。接著執(zhí)行步驟S5，參見圖7所示，在上述結(jié)構(gòu)的整個(gè)上表面形成第一氧化層17。所述第一氧化層17的材質(zhì)一般為含硅氧化物，如氧化硅、氮氧化硅或富氧二氧化硅等，其形成方法可采用化學(xué)氣相沉積(CVD)方法。參見圖8所示，在所述第一氧化層17上形成阻擋層18。所述阻擋層18的材質(zhì)一般為氮化硅或氮化鉭，其形成方法也可采用化學(xué)氣相沉積方法。接著執(zhí)行步驟S6，參見圖9所示，依次去除所述HBT集電區(qū)11上的部分阻擋層18 及其下的第一氧化層17、第一多晶硅柵層15和柵介電層14，形成露出HBT集電區(qū)11上表面的第一溝槽，所述第一溝槽用來后續(xù)形成SiGeHBT晶體管的基區(qū)和發(fā)射區(qū)。需要說明的是，第一溝槽是位于HBT集電區(qū)11中部的上表面，較佳地第一溝槽位于HBT集電區(qū)11正中間的上表面，但第一溝槽并非必須位于HBT集電區(qū)正中間的上表面，其可以偏左端，也可以偏右端。繼續(xù)參見圖9所示，本步驟還需要依次去除所述柵電極兩側(cè)的源/漏區(qū)域上的阻擋層18、第一氧化層17和柵介電層14，形成露出源/漏區(qū)域的第二溝槽和第三溝槽。第二溝槽和第三溝槽是用來后續(xù)形成CMOS晶體管的源抬高區(qū)和漏抬高區(qū)的。為了實(shí)現(xiàn)本步驟，具體可采用半導(dǎo)體技術(shù)領(lǐng)域中的光刻工藝來實(shí)現(xiàn)，這對(duì)于本領(lǐng)域的技術(shù)人員來說是熟知的，故在此不再贅述。接著執(zhí)行步驟S7，參見圖10所示，本實(shí)施例采用選擇性外延生長方法在所述第一溝槽、第二溝槽和第三溝槽的上表面形成Sife層19，分別作為基區(qū)、源抬高區(qū)和漏抬高區(qū)。所述選擇性外延生長方法包括分子束外延、超高真空化學(xué)氣相沉積、低壓化學(xué)氣相沉積和減壓化學(xué)氣相沉積中的任一種。本實(shí)施例中采用原位摻雜方法形成HBT晶體管的基區(qū)，具體采用減壓化學(xué)氣相沉積的選擇性外延生長方法，包括第一步，對(duì)圖9所示的結(jié)構(gòu)進(jìn)行清洗，去除其上的雜質(zhì)；第二步，將清洗后的圖9所示的結(jié)構(gòu)放入減壓化學(xué)氣相沉積反應(yīng)腔體內(nèi)，對(duì)所述減壓化學(xué)氣相沉積反應(yīng)腔體進(jìn)行加熱和減壓且同時(shí)向所述減壓化學(xué)氣相沉積反應(yīng)腔體內(nèi)充入氫氣，使所述減壓化學(xué)氣相沉積反應(yīng)腔體的溫度保持在550°C 110(TC，壓強(qiáng)保持在 1 20托；第三步，向所述減壓化學(xué)氣相沉積反應(yīng)腔體內(nèi)充入氫氣、硅基氣體、鍺基氣體、摻雜氣體和選擇性氣體，直至得到預(yù)期厚度的SiGe層。其中所述硅基氣體包括SiH4、Si H2Cl2和Si2H6中的一種或幾種；所述鍺基氣體包括=GeH4 ；所述選擇性氣體包括HC1 ；所述摻雜氣體包括&H6、PH3或AsH3。需要說明的是，在本發(fā)明的其他實(shí)施例中，還可以采用外延生長方法只得到SiGe 層，然后采用離子注入方式在SiGe層內(nèi)進(jìn)行B離子、P離子或As離子的注入，以形成HBT晶體管的基區(qū)。接著執(zhí)行步驟S8，參見圖11所示，在上述結(jié)構(gòu)的整個(gè)上表面形成第二氧化層20。 所述第二氧化層20的材質(zhì)一般也為含硅氧化物，如氧化硅、氮氧化硅或富氧二氧化硅等， 其形成方法可采用化學(xué)氣相沉積方法。所述第二氧化層20的材質(zhì)可以與所述第一氧化層 17的材質(zhì)不同，較佳地，所述第二氧化層20的材質(zhì)與所述第一氧化層17的材質(zhì)相同。參見圖12所示，為了只去除所述HBT集電區(qū)11上對(duì)應(yīng)的部分第二氧化層20，先在所述CMOS襯底對(duì)應(yīng)結(jié)構(gòu)的整個(gè)上表面上涂覆一層光刻膠21。參見圖13所示，采用干法刻蝕或濕法刻蝕去除所述HBT集電區(qū)11上的阻擋層18上表面的第二氧化層20和所述HBT 集電區(qū)對(duì)應(yīng)的上表面的溝槽底部的第二氧化層20，即保留HBT集電區(qū)對(duì)應(yīng)的上表面的溝槽的側(cè)壁上的第二氧化層20，這樣就在HBT集電區(qū)對(duì)應(yīng)的上表面的溝槽中形成了氧化層隔離側(cè)壁。參見圖14所示，在得到圖13所示的結(jié)構(gòu)后，去除所述光刻膠21。接著執(zhí)行步驟S9，參見圖15所示，在上述結(jié)構(gòu)的整個(gè)上表面形成多晶硅層22，所述基區(qū)上的多晶硅層22用于后續(xù)形成所述SiGe HBT晶體管的發(fā)射區(qū)。所述多晶硅層22的材質(zhì)是多晶硅或多晶硅硅化物，其形成工藝可以采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，包括采用外延生長方法或化學(xué)氣相沉積方法等，如采用化學(xué)氣相沉積法時(shí)，可以采用原位摻雜方式在多晶硅層22中引入B離子、P離子或As離子；也可以在形成多晶硅層22后， 向多晶硅層22中通過離子注入方式形成HBT晶體管的發(fā)射極。所述多晶硅層22的材質(zhì)可以與所述第一多晶硅柵層15的材質(zhì)不同，也可以相同。接著執(zhí)行步驟S10，參見圖16所示，依次去除HBT集電區(qū)11兩端上的部分多晶硅層22及其下的阻擋層18和第一氧化層17，至露出所述HBT集電區(qū)11兩端上的部分第一多晶硅柵層15的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層18及其下的第一氧化層17，形成SiGe HBT晶體管，且去除所述CMOS襯底12上對(duì)應(yīng)的多晶硅層22。參見圖17所示，依次去除CMOS襯底12上的第二氧化層20、阻擋層18和第一氧化層17，露出所述CMOS襯底12 上的源抬高區(qū)、漏抬高區(qū)和柵電極的上表面，形成CMOS晶體管。為了實(shí)現(xiàn)本步驟，具體可采用半導(dǎo)體技術(shù)領(lǐng)域中的涂覆光刻膠并曝光顯影，進(jìn)而通過干法刻蝕等的光刻工藝來實(shí)現(xiàn)，這對(duì)于本領(lǐng)域的技術(shù)人員來說是熟知的，故在此不再贅述。在露出所述CMOS襯底上的源抬高區(qū)、漏抬高區(qū)和柵電極的上表面后，對(duì)所述源抬高區(qū)和漏抬高區(qū)進(jìn)行離子注入，形成CMOS晶體管的源區(qū)S和漏區(qū)D，參見圖18所示。需要說明的是，上述半導(dǎo)體結(jié)構(gòu)中的SiGe HBT晶體管可以為NPN型或PNP型； CMOS晶體管也可以為NMOS晶體管或PMOS晶體管。本實(shí)施例得到的半導(dǎo)體結(jié)構(gòu)中，SiGe HBT晶體管具有以下優(yōu)點(diǎn)實(shí)現(xiàn)了基區(qū)和發(fā)射區(qū)的完全自對(duì)準(zhǔn)；通過調(diào)整第一溝槽的尺寸，可以精確的控制基區(qū)與集電區(qū)的接觸面積； 通過調(diào)整第一氧化層17和第二氧化層20的尺寸，可以精確的控制集電區(qū)與發(fā)射區(qū)的接觸面積。CMOS晶體管具有以下優(yōu)點(diǎn)抬高了源/漏結(jié)構(gòu)，從而可以抑制短溝道效應(yīng)。參見圖19所示，本實(shí)施例提供的Si(ie HBT晶體管制作方法，包括S100，提供包括HBT集電區(qū)的襯底；S200，在所述HBT集電區(qū)上依次形成柵介電層和多晶硅柵層；S300，在所述多晶硅柵層的兩端形成隔離側(cè)壁；S400，在上述結(jié)構(gòu)的上表面依次形成第一氧化層和阻擋層；S500，依次去除所述HBT集電區(qū)上的部分阻擋層及其下的第一氧化層、多晶硅柵層和柵介電層，形成露出HBT集電區(qū)上表面的溝槽；S600，在所述溝槽中形成SiGe層，作為基區(qū)；S700，在所述溝槽的側(cè)壁形成第二氧化層；S800，在所述基區(qū)上形成多晶硅發(fā)射區(qū)；S900，依次去除HBT集電區(qū)兩端上的部分阻擋層及其下的第一氧化層，至露出所述HBT集電區(qū)兩端上的部分多晶硅柵層的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層及其下的第一氧化層，形成SiGe HBT晶體管。首先執(zhí)行步驟S100，參見圖20所示，提供包括HBT集電區(qū)的襯底51，所述襯底51 的材質(zhì)可以為硅、絕緣體上硅(SOI)或者體硅等。接著執(zhí)行步驟S200，參見圖21所示，在所述HBT集電區(qū)上形成柵介電層52，所述柵介電層52的材質(zhì)是二氧化硅或氮氧化硅等，其形成工藝可以采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，如采用化學(xué)氣相沉積法等。參見圖22所示，在所述柵介電層52上形成多晶硅柵層53，所述多晶硅柵層53的材質(zhì)是多晶硅或多晶硅硅化物，其形成工藝可以采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，如采用化學(xué)氣相沉積法時(shí)，可以是低壓等離子體化學(xué)氣相沉積或者等離子體增強(qiáng)化學(xué)氣相沉積。接著執(zhí)行步驟S300，參見圖23所示，在所述多晶硅柵層53的兩端分別形成隔離側(cè)壁M，所述隔離側(cè)壁M的材質(zhì)可以是氧化硅、氮化硅、氮氧化硅中一種或者它們?nèi)我獾慕M合。需要說明的是，在本發(fā)明的其他實(shí)施例中，可以不形成所述隔離側(cè)壁M。接著執(zhí)行步驟S400，參見圖M所示，在圖23所示結(jié)構(gòu)的上表面形成第一氧化層陽，所述第一氧化層陽的材質(zhì)一般為含硅氧化物，如氧化硅、氮氧化硅或富氧二氧化硅等，其形成方法可采用化學(xué)氣相沉積方法。參見圖25所示，在所述第一氧化層55上形成阻擋層56，所述阻擋層56的材質(zhì)一般為氮化硅或氮化鉭，其形成方法也可采用化學(xué)氣相沉積方法。接著執(zhí)行步驟S500，參見圖沈所示，依次去除所述HBT集電區(qū)上的部分阻擋層56 及其下的第一氧化層55、多晶硅柵層53和柵介電層52，形成露出HBT集電區(qū)上表面的溝槽，該溝槽用來后續(xù)形成SiGe HBT晶體管的基區(qū)和發(fā)射區(qū)。需要說明的是，該溝槽是位于 HBT集電區(qū)中部的上表面，較佳地該溝槽位于HBT集電區(qū)正中間的上表面，但該溝槽并非必須位于集電區(qū)正中間的上表面，其可以偏左端，也可以偏右端。為了實(shí)現(xiàn)本步驟，具體可采用半導(dǎo)體技術(shù)領(lǐng)域中的光刻工藝來實(shí)現(xiàn)，這對(duì)于本領(lǐng)域的技術(shù)人員來說是熟知的，故在此不再贅述。接著執(zhí)行步驟S600，參見圖27所示，本實(shí)施例采用選擇性外延生長方法在所述溝槽中形成SiGe層57，作為基區(qū)。所述選擇性外延生長方法包括分子束外延、超高真空化學(xué)氣相沉積、低壓化學(xué)氣相沉積和減壓化學(xué)氣相沉積中的任一種。本實(shí)施例也是采用減壓化學(xué)氣相沉積方法，其具體的實(shí)施過程同上述半導(dǎo)體制作方法中的SiGe層的形成，在此不再贅述。接著執(zhí)行步驟S700，參見圖觀所示，在所述溝槽的側(cè)壁形成第二氧化層58。所述第二氧化層58的材質(zhì)一般也為含硅氧化物，如氧化硅、氮氧化硅或富氧二氧化硅等，其形成方法可采用化學(xué)氣相沉積方法。所述第二氧化層58的材質(zhì)可以與所述第一氧化層55的材質(zhì)不同，較佳地，所述第二氧化層58的材質(zhì)與所述第一氧化層55的材質(zhì)相同。為了在所述溝槽的側(cè)壁形成第二氧化層58，本實(shí)施例具體包括先在圖27所示的結(jié)構(gòu)的整個(gè)上表面形成第二氧化層58 ；然后經(jīng)過常規(guī)光刻工藝后，采用干法刻蝕或濕法刻蝕去除所述阻擋層56上表面的第二氧化層和所述溝槽底部的第二氧化層58，即只保留所述溝槽的側(cè)壁上的第二氧化層58，這樣就在所述溝槽的側(cè)壁上形成了第二氧化層58。接著執(zhí)行步驟S800，參見圖四所示，在圖沈所示結(jié)構(gòu)的整個(gè)上表面形成多晶硅層 59，所述SiGe層57上的多晶硅層59用于后續(xù)形成所述SiGe HBT晶體管的發(fā)射區(qū)。所述多晶硅層59的材質(zhì)是多晶硅或多晶硅硅化物，其形成工藝可以采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，如采用化學(xué)氣相沉積法時(shí)，可以是低壓等離子體化學(xué)氣相沉積或者等離子體增強(qiáng)化學(xué)氣相沉積。所述多晶硅層59的材質(zhì)可以與所述多晶硅柵層53的材質(zhì)不同， 也可以相同。
接著執(zhí)行步驟S900，參見圖30所示，依次去除HBT集電區(qū)兩端上的部分多晶硅層 59及其下的阻擋層56和第一氧化層55，至露出所述HBT集電區(qū)兩端上的部分多晶硅柵層 53的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層56及其下的第一氧化層55，形成SiGe HBT晶體管。為了實(shí)現(xiàn)本步驟，具體可采用半導(dǎo)體技術(shù)領(lǐng)域中的光刻工藝來實(shí)現(xiàn)，這對(duì)于本領(lǐng)域的技術(shù)人員來說是熟知的，故在此不再贅述。本實(shí)施例得到的SiGe HBT晶體管實(shí)現(xiàn)了基區(qū)和發(fā)射區(qū)的完全自對(duì)準(zhǔn)；同時(shí)通過調(diào)整溝槽的尺寸，可以精確的控制基區(qū)與集電區(qū)的接觸面積；通過調(diào)整第一氧化層55和第二氧化層58的尺寸，可以精確的控制集電區(qū)與發(fā)射區(qū)的接觸面積。雖然本發(fā)明已通過較佳實(shí)施例說明如上，但這些較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對(duì)該較佳實(shí)施例做出各種改正和補(bǔ)充，因此，本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體器件制作方法，其特征在于，包括提供襯底，所述襯底包括=CMOS襯底和HBT集電區(qū)，所述HBT集電區(qū)與所述CMOS襯底之間包括隔離結(jié)構(gòu)，所述CMOS襯底的上表面與所述HBT集電區(qū)的上表面齊平；在所述襯底上形成柵介電層；在所述柵介電層上形成第一多晶硅柵層和第二多晶硅柵層，所述第一多晶硅柵層位于所述HBT集電區(qū)對(duì)應(yīng)的部分或全部柵介電層上；所述第二多晶硅柵層位于所述CMOS襯底對(duì)應(yīng)的部分柵介電層上，作為柵電極；在所述柵電極的兩端分別形成隔離側(cè)壁；在上述結(jié)構(gòu)的整個(gè)上表面依次形成第一氧化層和阻擋層；依次去除所述HBT集電區(qū)上的部分阻擋層及其下的第一氧化層、第一多晶硅柵層和柵介電層，形成露出HBT集電區(qū)上表面的第一溝槽；且依次去除所述柵電極兩側(cè)的源/漏區(qū)域上的阻擋層、第一氧化層和柵介電層，形成露出源/漏區(qū)域的第二溝槽和第三溝槽；在所述第一溝槽、第二溝槽和第三溝槽中形成SiGe層，分別作為基區(qū)、源抬高區(qū)和漏抬尚區(qū)；在所述基區(qū)上形成多晶硅發(fā)射區(qū)；依次去除HBT集電區(qū)兩端上的部分阻擋層及其下的第一氧化層，至露出所述HBT集電區(qū)兩端上的部分第一多晶硅柵層的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層及其下的第一氧化層，形成SiGe HBT晶體管；且依次去除CMOS襯底上的阻擋層和第一氧化層，露出所述CMOS襯底上的源抬高區(qū)、漏抬高區(qū)和柵電極的上表面，形成CMOS晶體管。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，還包括在所述第二多晶硅柵層的兩端分別形成隔離側(cè)壁時(shí)，在所述第一多晶硅柵層的兩端也分別形成隔離側(cè)壁。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，還包括在所述第一溝槽中形成SiGe層后，在所述第一溝槽的側(cè)壁形成第二氧化層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，所述形成SiGe層是采用選擇性外延生長方法實(shí)現(xiàn)的。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件制作方法，其特征在于，所述選擇性外延生長方法包括分子束外延、超高真空化學(xué)氣相沉積、低壓化學(xué)氣相沉積和減壓化學(xué)氣相沉積中的任一種。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件制作方法，其特征在于，所述減壓化學(xué)氣相沉積包括對(duì)形成SiGe層前的結(jié)構(gòu)進(jìn)行清洗，去除其上的雜質(zhì)；將清洗后的形成SiGe層前的結(jié)構(gòu)放入減壓化學(xué)氣相沉積反應(yīng)腔體內(nèi)，對(duì)所述減壓化學(xué)氣相沉積反應(yīng)腔體進(jìn)行加熱和減壓且同時(shí)向所述減壓化學(xué)氣相沉積反應(yīng)腔體內(nèi)充入氫氣，使所述減壓化學(xué)氣相沉積反應(yīng)腔體的溫度保持在550°C 110(TC，壓強(qiáng)保持在1 20 托；向所述減壓化學(xué)氣相沉積反應(yīng)腔體內(nèi)充入氫氣、硅基氣體、鍺基氣體、摻雜氣體和選擇性氣體，直至得到預(yù)期厚度的SiGe層，其中所述硅基氣體包括SiH4、SiH2Cl2和Si2H6中的一種或幾種；所述鍺基氣體包括=GeH4 ；所述選擇性氣體包括HC1 ；所述摻雜氣體包括 B2H6、PH3 或 AsH3。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件制作方法，其特征在于，還包括在露出所述CMOS 襯底上的源抬高區(qū)、漏抬高區(qū)和柵電極的上表面后，對(duì)所述源抬高區(qū)和漏抬高區(qū)進(jìn)行離子注入，形成源/漏極。
8.—種SiGe HBT晶體管制作方法，其特征在于，包括提供包括HBT集電區(qū)的襯底；在所述HBT集電區(qū)上依次形成柵介電層、多晶硅柵層、第一氧化層和阻擋層；依次去除所述HBT集電區(qū)上的部分阻擋層及其下的第一氧化層、多晶硅柵層和柵介電層，形成露出HBT集電區(qū)上表面的溝槽；在所述溝槽中形成SiGe層，作為基區(qū)；在所述基區(qū)上形成多晶硅發(fā)射區(qū)；依次去除HBT集電區(qū)兩端上的部分阻擋層及其下的第一氧化層，至露出所述HBT集電區(qū)兩端上的部分多晶硅柵層的上表面，保留包圍所述多晶硅發(fā)射區(qū)的阻擋層及其下的第一氧化層，形成SiGe HBT晶體管。
9.根據(jù)權(quán)利要求8所述的SiGeHBT晶體管制作方法，其特征在于，還包括在形成所述多晶硅柵層之后且在形成所述第一氧化層之前，在所述多晶硅柵層的兩端分別形成隔離側(cè)壁。
10.根據(jù)權(quán)利要求8所述的SiGeHBT晶體管制作方法，其特征在于，還包括在形成所述SiGe層后，在所述溝槽的側(cè)壁形成第二氧化層。
全文摘要
一種半導(dǎo)體器件制作方法和SiGe HBT晶體管制作方法，其中SiGe HBT晶體管制作方法包括提供包括HBT集電區(qū)的襯底；在HBT集電區(qū)上依次形成柵介電層、多晶硅柵層、氧化層和阻擋層；去除HBT集電區(qū)上的部分阻擋層及其下的氧化層、多晶硅柵層和柵介電層，形成露出HBT集電區(qū)上表面的溝槽；在溝槽中形成SiGe層，作為基區(qū)；在基區(qū)上形成多晶硅發(fā)射區(qū)；去除HBT集電區(qū)兩端上的部分阻擋層及其下的氧化層，至露出HBT集電區(qū)兩端上的部分多晶硅柵層的上表面，保留包圍多晶硅發(fā)射區(qū)的阻擋層及其下的氧化層。將上述兩種晶體管的制作工藝進(jìn)行了兼容，節(jié)省了成本；抬高了CMOS晶體管的源/漏區(qū)；使SiGe HBT晶體管實(shí)現(xiàn)了基區(qū)與發(fā)射區(qū)的自對(duì)準(zhǔn)。
文檔編號(hào)H01L21/331GK102184898SQ201110103110
公開日2011年9月14日 申請(qǐng)日期2011年4月22日 優(yōu)先權(quán)日2011年4月22日
發(fā)明者孫濤, 陳樂樂 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司