專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施方式涉及半導(dǎo)體裝置和其制造方法。
背景技術(shù)：
縱式功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor :金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、IGBTansulated Gate Bipolar Transistor 絕緣柵雙極型晶體管)、IEGT(Injection Enhanced Gate Transistor 電子注入增強(qiáng)柵晶體管)等半導(dǎo)體裝置，結(jié)構(gòu)上在MOS區(qū)域中存在寄生晶體管。通常設(shè)計(jì)成通過(guò)使寄生晶體管的基極與發(fā)射極短路而寄生晶體管不工作。但是，在流過(guò)大電流的情況下，因基極電阻導(dǎo)致基極電位上升，基極-發(fā)射極間被正向偏壓。這樣，寄生晶體管就變?yōu)閷?dǎo)通狀態(tài)。當(dāng)寄生晶體管變?yōu)閷?dǎo)通狀態(tài)時(shí)，因?yàn)榫чl管工作(以下稱作閂鎖(latch up))而無(wú)法進(jìn)行由柵極電壓進(jìn)行的電流控制。因此，為了盡量降低基極電阻，考慮以不對(duì)閾值產(chǎn)生影響的程度設(shè)置用于抽出載流子的低電阻層的結(jié)構(gòu)。在平面柵型IGBT和IEGT中，向有源單元中央導(dǎo)入載流子抽出層， 利用側(cè)擴(kuò)散來(lái)實(shí)現(xiàn)發(fā)射極層底部的基極電阻的降低。但是，若在側(cè)擴(kuò)散中產(chǎn)生偏差，就會(huì)對(duì)閾值產(chǎn)生影響，因此不能夠充分降低發(fā)射極層底部的基極電阻。因此，半導(dǎo)體裝置的閂鎖容量有改善的余地。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供一種能夠得到足夠的閂鎖容量的半導(dǎo)體裝置及其制造方法。本實(shí)施方式的半導(dǎo)體裝置具備第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域；第一導(dǎo)電類型的第二半導(dǎo)體區(qū)域，設(shè)置在上述第一半導(dǎo)體區(qū)域的第一主面上；第一主電極，設(shè)置在上述第一半導(dǎo)體區(qū)域的與上述第一主面成為相反側(cè)的第二主面?zhèn)?；第二?dǎo)電類型的第三半導(dǎo)體區(qū)域，設(shè)置在上述第二半導(dǎo)體區(qū)域的與上述第一半導(dǎo)體區(qū)域成為相反側(cè)的第三主面的一部分上；第一導(dǎo)電類型的第四半導(dǎo)體區(qū)域，設(shè)置在上述第三半導(dǎo)體區(qū)域的第四主面的一部分上； 第二主電極，設(shè)置成與上述第三半導(dǎo)體區(qū)域和第四半導(dǎo)體區(qū)域相連；控制電極，隔著設(shè)在上述第三半導(dǎo)體區(qū)域、上述第四半導(dǎo)體區(qū)域和上述第二半導(dǎo)體區(qū)域之上的絕緣膜來(lái)設(shè)置；第一導(dǎo)電類型的第五半導(dǎo)體區(qū)域，沿垂直于上述第三半導(dǎo)體區(qū)域的上述第四主面的方向貫通上述第四半導(dǎo)體區(qū)域來(lái)設(shè)置；第二導(dǎo)電類型的第六半導(dǎo)體區(qū)域，與上述第四半導(dǎo)體區(qū)域的底部相連地設(shè)置，雜質(zhì)濃度高于上述第三半導(dǎo)體區(qū)域。此外，其他實(shí)施方式的半導(dǎo)體裝置的制造方法具備形成第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域的工序；在上述第一半導(dǎo)體區(qū)域的第一主面上設(shè)置第一導(dǎo)電類型的第二半導(dǎo)體區(qū)域的工序；在上述第二半導(dǎo)體區(qū)域的與上述第一半導(dǎo)體區(qū)域相反側(cè)的第三主面上形成絕緣膜的工序；經(jīng)上述絕緣膜導(dǎo)入雜質(zhì)，在上述第二半導(dǎo)體區(qū)域的上述第三主面上選擇性地形成第二導(dǎo)電類型的第三半導(dǎo)體區(qū)域的工序；在上述絕緣膜和第三半導(dǎo)體區(qū)域中，在垂直于上述第二半導(dǎo)體區(qū)域的上述第三主面的方向上形成溝槽的工序；通過(guò)上述溝槽向上述第三半導(dǎo)體區(qū)域?qū)腚s質(zhì)，與上述溝槽的底部相連地形成雜質(zhì)濃度高于上述第三半導(dǎo)體區(qū)域的第六半導(dǎo)體區(qū)域的工序；在上述溝槽內(nèi)和上述絕緣膜上形成了半導(dǎo)體層后，向上述半導(dǎo)體層導(dǎo)入雜質(zhì)以給予導(dǎo)電性，同時(shí)在與上述溝槽相鄰的上述第三半導(dǎo)體區(qū)域中形成第一導(dǎo)電類型的第四半導(dǎo)體區(qū)域的工序；分離上述絕緣膜上的上述半導(dǎo)體層和上述溝槽內(nèi)的上述半導(dǎo)體層，將上述絕緣膜上的上述半導(dǎo)體層作為控制電極，將上述溝槽內(nèi)的上述半導(dǎo)體層作為第一導(dǎo)電類型的第五半導(dǎo)體區(qū)域的工序；在上述第一半導(dǎo)體區(qū)域的與上述第一主面成為相反側(cè)的第二主面?zhèn)刃纬傻谝恢麟姌O的工序；向上述第三半導(dǎo)體區(qū)域和上述第四半導(dǎo)體區(qū)域連接第二主電極的工序。根據(jù)本發(fā)明的實(shí)施方式，能夠提供一種能夠得到足夠的閂鎖容量的半導(dǎo)體裝置和其制造方法。


圖1是例示第一實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式剖視圖。圖2是放大了第一實(shí)施方式的半導(dǎo)體裝置的一部分的模式剖視圖。圖3是例示第一實(shí)施方式的半導(dǎo)體裝置的整體結(jié)構(gòu)的模式圖。圖4 圖7是按順序說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的模式剖視圖。圖8是例示第三實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式剖視圖。圖9是例示第四實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式立體圖。圖10是例示第五實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式立體圖。
具體實(shí)施例方式以下，基于

本發(fā)明的實(shí)施方式。另外，附圖是模式或概念性的圖，各部分的厚度與寬度的關(guān)系、部分間的大小比系數(shù)等，未必只限于與現(xiàn)實(shí)的相同。此外，即使在表示相同部分時(shí)，有時(shí)也根據(jù)附圖而相互的尺寸和比系數(shù)不同地表示。此外，在本說(shuō)明書(shū)和各圖中，關(guān)于已出現(xiàn)過(guò)的附圖，在與前面相同的要素上標(biāo)記相同的符號(hào)，并適當(dāng)省略詳細(xì)說(shuō)明。此外，在以下說(shuō)明中，作為一例，舉出了假設(shè)第一導(dǎo)電類型為η型，第二導(dǎo)電類型為P型的具體例。此外，在以下說(shuō)明中，作為半導(dǎo)體，以使用硅的情況為例。此外，在以下說(shuō)明中，假設(shè)與η+漏極層(第一半導(dǎo)體區(qū)域)11的一個(gè)主面Ila平行的方向之一的第一方向?yàn)閅方向。此外，假設(shè)平行于主面Ila的方向中的、垂直于第一方向(Y方向)的第二方向?yàn)閄方向。此外，假設(shè)垂直于主面Ila的方向?yàn)閆方向。此外，假設(shè)從η+漏極層11朝向η型漂移層(第二半導(dǎo)體區(qū)域)12的方向?yàn)樯?上側(cè))，其反向?yàn)橄?(下側(cè))。
(第一實(shí)施方式)圖1是例示第一實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式剖視圖。圖2是放大了第一實(shí)施方式的半導(dǎo)體裝置的一部分的模式剖視圖。圖3是例示第一實(shí)施方式的半導(dǎo)體裝置的整體結(jié)構(gòu)的模式圖。首先，基于圖3說(shuō)明本實(shí)施方式的半導(dǎo)體裝置110的整體結(jié)構(gòu)例。圖3(a)是半導(dǎo)體裝置110的模式平面圖，圖3 (b)是圖3(a)的a_a’線的模式剖視圖。即，如圖3所示，半導(dǎo)體裝置110具備中央部分的單元區(qū)域A和從外側(cè)包圍單元區(qū)域A的終端區(qū)域B。在單元區(qū)域A中，多個(gè)柵電極3分別沿著Y方向形成為條紋狀。此外， 多條柵電極3在單元區(qū)域A內(nèi)沿著X方向以規(guī)定間隔進(jìn)行配置。在終端區(qū)域B中設(shè)置有護(hù)圈(guard ring)電極25。將護(hù)圈電極25設(shè)置成包圍單元區(qū)域A的四周。根據(jù)需要設(shè)置有多條護(hù)圈電極25。在最外周的護(hù)圈電極25的外側(cè)設(shè)置有 EQPR(Equivalent Potential Ring 等效電位圈)電極 26。下面，基于圖1和圖2說(shuō)明本實(shí)施方式的半導(dǎo)體裝置110的截面結(jié)構(gòu)。另外，以下按照以相鄰的2個(gè)柵電極3的中間為中心的截面結(jié)構(gòu)的例示進(jìn)行說(shuō)明。如圖1所示，本實(shí)施方式的半導(dǎo)體裝置110發(fā)揮縱式功率MOS晶體管的功能。即，半導(dǎo)體裝置110具備η+緩沖層(第一半導(dǎo)體區(qū)域)11、η型漂移層(第二半導(dǎo)體區(qū)域)12、漏電極(第一主電極)1、ρ型基極層(第三半導(dǎo)體區(qū)域)13、η+源極層(第四半導(dǎo)體區(qū)域)14、源電極(第二主電極)2、柵電極(控制電極)3、高濃度η型填充層(第五半導(dǎo)體區(qū)域)15、ρ+載流子抽出層(第六半導(dǎo)體區(qū)域)16。η型漂移層12設(shè)置在η+緩沖層11的一個(gè)主面Ila上。漏電極1設(shè)置在η+緩沖層11的另一個(gè)主面lib側(cè)。P型基極層13選擇性地設(shè)置在η型漂移層12的主面1 上。 例如P型基極層13沿著平行于η型漂移層12的主面12a的方向設(shè)置為條紋狀。在ρ型基極層13的主面13a的中央部設(shè)置有P+層131，作為第三半導(dǎo)體區(qū)域的一部分。P+層131發(fā)揮與后述的源電極2取得接觸的作用。成為該P(yáng)+層131兩個(gè)外側(cè)的P型基極層13成為MOS晶體管的溝道。n+源極層14選擇性地設(shè)置在ρ型基極層13的主面13a上。圖1中例示的2個(gè)n+ 源極層14分別設(shè)置在ρ型基極層13中的ρ+層131的兩端部。即，2個(gè)η+源極層14分別沿著P+層131的兩端部設(shè)置。這樣就設(shè)置成，設(shè)置在P+層131兩側(cè)的η+源極層14僅一側(cè)與溝道相連。此外，在2個(gè)η+源極層14之間設(shè)置ρ+層131。配置在2個(gè)η+源極層14之間的P+層131上連接有后述的源電極2。隔著設(shè)在ρ型基極層13、η+源極層14和η型漂移層12之上的柵極絕緣膜31設(shè)置有柵電極3。圖1中例示了相鄰的2個(gè)柵電極3。各柵電極3被配置在η+源極層14與 η型漂移層12之間的ρ型基極層13之上。這樣，該部分的ρ型基極層13就發(fā)揮溝道的功能。另外，各柵電極3成為電氣性同電位。在柵電極3之上隔著層間絕緣膜32設(shè)置有源電極2。源電極2經(jīng)由設(shè)置在2個(gè)柵電極3之間的通孔ΤΗ，與2個(gè)η+源極層14間的ρ型基極層13連接。在各個(gè)η.源極層14的中央部，在Z方向上貫通地設(shè)置有高濃度η型填充層15。也可以將高濃度η型填充層15設(shè)置成從柵極絕緣膜31的表面貫通至η+源極層14的底部。
此外，在與η+源極層14的底部相連的ρ型基極層13上設(shè)置有ρ+載流子抽出層 16。ρ+載流子抽出層16的雜質(zhì)濃度高于ρ型基極層13的雜質(zhì)濃度。如圖2所示，在η.源極層14的中央部設(shè)置有在Z方向上貫通的高濃度η型填充層15。從η+源極層14的底部即高濃度η型填充層15的下端部，向ρ型基極層13和ρ+層 131擴(kuò)展地設(shè)置ρ+載流子抽出層16。通過(guò)設(shè)置這樣的ρ+載流子抽出層16，能夠降低η+源極層14正下方的基極電阻。 這樣就構(gòu)成流過(guò)大電流時(shí)的空穴電流的路徑，基極電位的上升被抑制。從而，半導(dǎo)體裝置 110的閂鎖容量提高。此外，將ρ+載流子抽出層16設(shè)置在離開(kāi)形成于ρ型基極層13的溝道的位置上。 即，P+載流子抽出層16不到達(dá)η+源極層14的溝道側(cè)。例如，P+載流子抽出層16的距主面 12a沿Z方向的最淺部分的深度，比溝道的距主面1 沿Z方向的最深位置還要深。從而， 即使設(shè)置有P+載流子抽出層16，晶體管工作中的閾值也不受影響。(第二實(shí)施方式)下面說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法。圖4 圖7是按順序說(shuō)明第二實(shí)施方式的半導(dǎo)體裝置的制造方法的模式剖視圖。首先，在形成了得到半導(dǎo)體裝置110中的期望耐壓的終端區(qū)域B之后，如圖4(a) 所示地在η+緩沖層11之上形成η型漂移層12。其次，在η型漂移層12的主面1 上形成了柵極絕緣膜31后涂覆抗蝕劑rai。然后，利用光刻法，在與形成ρ型基極層13的位置的大致中央位置對(duì)應(yīng)的抗蝕劑PRl上形成開(kāi)口 PRlh。在該狀態(tài)下，從抗蝕劑PRl的開(kāi)口 I3Rlh經(jīng)柵極絕緣膜31向η型漂移層12注入B(硼)等。之后，若實(shí)施熱擴(kuò)散等，注入的雜質(zhì)(硼)就擴(kuò)散形成P型基極層13。ρ型基極層13被選擇性地形成在η型漂移層12的主面12a上。之后剝離抗蝕劑I3Rl15然后，如圖4 (b)所示地涂覆抗蝕劑冊(cè)2，利用光刻法，在與ρ型基極層13的中央部對(duì)應(yīng)的位置上形成開(kāi)口 PR2h。在該狀態(tài)下，通過(guò)抗蝕劑PR2的開(kāi)口 H^h注入B(硼)等。 之后，若實(shí)施熱擴(kuò)散等，注入的雜質(zhì)(硼)就擴(kuò)散，在P型基極層13的中央部選擇性地形成 P+層131。之后剝離抗蝕劑冊(cè)2。然后，如圖4(c)所示，在柵極絕緣膜31之上通過(guò)例如CVD(Chemical Vaper D印osition 化學(xué)氣相沉積)形成硬膜HM。硬膜HM使用例如硅氧化膜和硅氮化膜。然后，如圖5(a)所示，在硬膜HM之上涂覆抗蝕劑冊(cè)3?？刮g劑PR3用于在硬膜HM 上形成開(kāi)口。涂覆了抗蝕劑PR3后，對(duì)準(zhǔn)形成后述槽T的位置形成開(kāi)口 PR3h。然后，通過(guò)該抗蝕劑PR3的開(kāi)口 1 實(shí)施RIE (Reactive Ion Etching 反應(yīng)離子刻蝕)，在柵極絕緣膜 31和硬膜HM上形成開(kāi)口 HMh。然后，在剝離了抗蝕劑PR3后，如圖5 (b)所示地通過(guò)硬膜HM的開(kāi)口 HMh實(shí)施例如 RIE，在ρ+層131上形成槽T。將槽T從柵極絕緣膜31的表面向p+層131的方向(Z方向) 刻入。槽T設(shè)置到例如比溝道的深度深的位置。然后，如圖5(c)所示，通過(guò)槽T注入例如B(硼)。這樣就在與槽T的底部相連的 P型基極層13和P+層131中形成比它們高濃度的P+載流子抽出層16。由于通過(guò)槽T進(jìn)行離子注入來(lái)形成P+載流子抽出層16，因此，以槽T底部為中心進(jìn)行擴(kuò)展而形成在正確的位置上。
然后，在除去了硬膜HM之后，如圖6(a)所示地利用例如CVD形成多晶硅40。多晶硅40在柵極絕緣膜31之上進(jìn)行成膜的同時(shí)，也被填充在槽T的內(nèi)部中。然后，向多晶硅40中注入例如P (磷)，并使其擴(kuò)散以給予導(dǎo)電性。這時(shí)，如圖6(b) 所示，P (磷)通過(guò)填充在槽T中的多晶硅40，向P型基極層13和P+層131中擴(kuò)散。這樣就以槽T為中心，在兩側(cè)形成η+源極層14。η+源極層14被形成在ρ型基極層13和ρ+層 131的表面與P+載流子抽出層16之間。S卩，ρ+載流子抽出層16成為與η+源極層14的底部相連地設(shè)置的狀態(tài)。此外，η+源極層14被設(shè)置在槽T兩側(cè)，成為僅其中一側(cè)與溝道相連的狀態(tài)。然后，如圖6(c)所示，在規(guī)定位置上刻蝕多晶硅40使之分離。在圖6(c)中示出的例子中，將柵極絕緣膜31之上的多晶硅40與槽T內(nèi)的多晶硅40分離。分離后的柵極絕緣膜31上的多晶硅40成為柵電極3。另一方面，分離后的槽T內(nèi)的多晶硅40成為高濃度 η型填充層15。即，利用相同的多晶硅40以相同的制造工序形成柵電極3和高濃度η型填充層15。然后，通過(guò)之后的多晶硅40的分離來(lái)分別構(gòu)成柵電極3和高濃度η型填充層15。然后，如圖7(a)所示，在柵電極3之上形成層間絕緣膜32，在ρ+層131的位置上形成通孔ΤΗ。然后在整個(gè)面上形成源電極2。源電極2使用例如鋁。在將源電極2形成在層間絕緣膜32之上的同時(shí)，經(jīng)由通孔TH與ρ+層131連接。這樣，源電極2就經(jīng)由ρ+層131 與P型基極層13電連接。然后，如圖7(b)所示，與η型緩沖層11的另一個(gè)主面lib相連地形成漏電極1。 這樣就完成半導(dǎo)體裝置110。在這樣的制造方法中，通過(guò)槽T注入雜質(zhì)，從而在槽T底部形成ρ+載流子抽出層 16，在以槽T為中心的兩側(cè)形成η+源極層14。這樣就能夠在以槽T為基準(zhǔn)的正確位置上形成P+載流子抽出層16和η+源極層14。在這樣制造出的半導(dǎo)體裝置110中，通過(guò)與槽T內(nèi)的高濃度η型填充層15的底部相連地設(shè)置P+載流子抽出層16，能夠降低η+源極層14正下方的基極電阻。這樣就構(gòu)成流過(guò)大電流時(shí)的空穴電流的路徑，基極電位的上升被抑制。從而，半導(dǎo)體裝置110的閂鎖容量提尚。此外，將ρ+載流子抽出層16設(shè)置在離開(kāi)形成于ρ型基極層13的溝道的位置上。 即，P+載流子抽出層16不到達(dá)η+源極層14的溝道側(cè)。從而，即使設(shè)置有P+載流子抽出層 16，晶體管工作中的閾值也不受影響。(第三實(shí)施方式)圖8是例示第三實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式剖視圖。如圖8所示，本實(shí)施方式的半導(dǎo)體裝置120發(fā)揮IGBTansulated Gate Bipolar Transistor 絕緣柵雙極型晶體管)的功能。半導(dǎo)體裝置120具備η+緩沖層(第一半導(dǎo)體區(qū)域)11、η型漂移層(第二半導(dǎo)體區(qū)域)12、觸點(diǎn)電極(第一主電極)li、p型基極層(第二半導(dǎo)體區(qū)域)13、η+發(fā)射極層(第三半導(dǎo)體區(qū)域)14i、p型觸點(diǎn)層(第七半導(dǎo)體區(qū)域)18、發(fā)射極電極2i、柵電極(控制電極)3、 高濃度η型填充層(第五半導(dǎo)體區(qū)域)15、ρ+載流子抽出層(第六半導(dǎo)體區(qū)域)16。ρ型觸點(diǎn)層18設(shè)置在η.緩沖層11的另一個(gè)主面lib上。即，ρ型觸點(diǎn)層18被設(shè)置在η+緩沖層11與觸點(diǎn)電極Ii之間。
在ρ型基極層13的主面13a上選擇性地設(shè)置有p+層131。將p+層131設(shè)置在ρ 型基極層13的中央部。成為該ρ+層131的兩個(gè)外側(cè)的ρ型基極層13成為溝道。η+發(fā)射極層14i選擇性地設(shè)置在ρ型基極層13的主面13a上。圖8中例示的2 個(gè)η.發(fā)射極層14i分別設(shè)置在ρ型基極層13中的ρ+層131的兩端部。即，2個(gè)η+發(fā)射極層14i分別沿著ρ+層131的兩端部設(shè)置。這樣就設(shè)置成，設(shè)置在P+層131兩側(cè)的η+發(fā)射極層14i僅一側(cè)與溝道相連。此外，在2個(gè)η+發(fā)射極層14i之間設(shè)置有ρ+層131。配置在 2個(gè)n+發(fā)射極層14i之間的ρ+層131上連接有后述的發(fā)射極電極2i。隔著設(shè)在ρ型基極層13、n+發(fā)射極層14i和η型漂移層12之上的柵極絕緣膜31 設(shè)置有柵電極3。圖8中例示了相鄰的2個(gè)柵電極3。各柵電極31被配置在η+發(fā)射極層 14i與η型漂移層12之間的ρ型基極層13之上。這樣，該部分的ρ型基極層13就發(fā)揮溝道的功能。另外，各柵電極31成為電氣性同電位。在柵電極3之上隔著層間絕緣膜32設(shè)置有發(fā)射極電極2i。發(fā)射極電極2i通過(guò)設(shè)置在2個(gè)柵電極3之間的通孔TH，與2個(gè)η+發(fā)射極層14i間的ρ型基極層13連接。在各個(gè)η+發(fā)射極層14i的中央部，在Z方向上貫通地設(shè)置有高濃度η型填充層15。 也可以將高濃度η型填充層15設(shè)置成從柵極絕緣膜31的表面貫通至η+源極層14的底部。此外，在與η+發(fā)射極層14i的底部相連的ρ型基極層13中設(shè)置有p+載流子抽出層16。ρ+載流子抽出層16的雜質(zhì)濃度高于ρ型基極層13的雜質(zhì)濃度。通過(guò)設(shè)置這樣的ρ+載流子抽出層16，能夠降低η+發(fā)射極層14i正下方的基極電阻。這樣就構(gòu)成流過(guò)大電流時(shí)的空穴電流的路徑，基極電位的上升被抑制。從而，半導(dǎo)體裝置120的閂鎖容量提高。此外，將ρ+載流子抽出層16設(shè)置在離開(kāi)形成于ρ型基極層13的溝道的位置上。 即，P+載流子抽出層16不到達(dá)η+發(fā)射極層14i的溝道側(cè)。從而，即使設(shè)置有P+載流子抽出層16，晶體管工作中的閾值也不受影響。(第四實(shí)施方式)圖9是例示第四實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式立體圖。圖9中示出的本實(shí)施方式的半導(dǎo)體裝置130發(fā)揮IGBT的功能。另外，圖9中例示了 η型漂移層12的上側(cè)的結(jié)構(gòu)。本實(shí)施方式的半導(dǎo)體裝置130沿著ρ型基極層13的主面13a (XY平面)觀察時(shí)的多個(gè)n+發(fā)射極層14i形狀分別成為梳齒形。此外，在相鄰的η+發(fā)射極層14i中，其形狀中雙方的梳齒相對(duì)并交錯(cuò)地配置。n+發(fā)射極層14i具有沿Y方向延伸的延伸部141和從延伸部141沿X方向延伸的多個(gè)延伸部142。多個(gè)延伸部142沿Y方向以規(guī)定間隔來(lái)配置。通過(guò)多個(gè)延伸部142從延伸部141向一個(gè)方向延伸，沿著η+發(fā)射極層14i的主面13a(XY平面)的形狀就成為梳齒形狀。在相鄰的n+發(fā)射極層14i中，雙方的多個(gè)延伸部142相對(duì)地配置。并且，相對(duì)的延伸部142配置成互相朝相對(duì)側(cè)的延伸部142的間隙中延伸。即，相對(duì)的延伸部142互相交錯(cuò)地配置。在η+發(fā)射極層14i中央部貫通設(shè)置的高濃度η型填充層15，對(duì)準(zhǔn)η+發(fā)射極層14i 的形狀成為梳齒形。發(fā)射極電極2i與η+發(fā)射極層14i、高濃度η型填充層15和ρ+層131接觸。通過(guò)將相鄰的η+發(fā)射極層14i的形狀設(shè)置成梳齒形狀，并且雙方的梳齒相對(duì)并交錯(cuò)地配置，就能夠得到與發(fā)射極電極2i的良好接觸。在半導(dǎo)體裝置130中通過(guò)設(shè)置P+載流子抽出層16，能夠降低η+發(fā)射極層14i正下方的基極電阻。這樣就構(gòu)成流過(guò)大電流時(shí)的空穴電流的路徑，基極電位的上升被抑制。從而，半導(dǎo)體裝置130的閂鎖容量提高。此外，將ρ+載流子抽出層16設(shè)置在離開(kāi)形成于ρ型基極層13的溝道的位置上。 即，P+載流子抽出層16不到達(dá)η+源極層14的溝道側(cè)。從而，即使設(shè)置有P+載流子抽出層 16，晶體管工作中的閾值也不受影響。再有，圖9中示出了例示IGBT結(jié)構(gòu)的半導(dǎo)體裝置130，但MOS晶體管的結(jié)構(gòu)也可以適用。在MOS晶體管的結(jié)構(gòu)中，η.發(fā)射極層14i成為η.源極層14，發(fā)射極電極2i成為源電極2。此外，MOS晶體管中不需要圖9中未示出的ρ型觸點(diǎn)層18。在利用MOS晶體管的半導(dǎo)體裝置130中，該η+源極層14的形狀成為圖9例示的梳齒形。(第五實(shí)施方式)圖10是例示第五實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的模式立體圖。圖10中示出的本實(shí)施方式的半導(dǎo)體裝置140發(fā)揮IGBT的功能。另外，圖10中例示了 η型漂移層12的上側(cè)的結(jié)構(gòu)。在本實(shí)施方式的半導(dǎo)體裝置140中，關(guān)于相鄰的2個(gè)η.發(fā)射極層14i，設(shè)置有對(duì)相互之間進(jìn)行連接的η型的連接區(qū)域143。將η.發(fā)射極層14i設(shè)置成沿Y方向延伸的條紋狀。此外，關(guān)于相鄰的2個(gè)η+發(fā)射極層14i，設(shè)置有對(duì)相互之間進(jìn)行連接的連接區(qū)域143。連接區(qū)域143與η+發(fā)射極層14i是相同導(dǎo)電類型。多個(gè)連接區(qū)域143沿Y方向以規(guī)定間隔進(jìn)行配置。將在η+發(fā)射極層14i中央部貫通設(shè)置的高濃度η型填充層15，也設(shè)置在連接區(qū)域 143中。發(fā)射極電極2i與η.發(fā)射極層14i、連接區(qū)域143、高濃度η型填充層15和ρ+層131 接觸。通過(guò)在相鄰的2個(gè)η.發(fā)射極層14i之間設(shè)置連接區(qū)域143，能夠得到與發(fā)射極電極2i的良好接觸。在半導(dǎo)體裝置140中通過(guò)設(shè)置P+載流子抽出層16，能夠降低η+發(fā)射極層14i正下方的基極電阻。這樣就構(gòu)成流過(guò)大電流時(shí)的空穴電流的路徑，基極電位的上升被抑制。從而，半導(dǎo)體裝置140的閂鎖容量提高。此外，將ρ+載流子抽出層16設(shè)置在離開(kāi)形成于ρ型基極層13的溝道的位置上。 即，P+載流子抽出層16不到達(dá)η+源極層14的溝道側(cè)。從而，即使設(shè)置有P+載流子抽出層 16，晶體管工作中的閾值也不受影響。再有，圖10中示出了例示IGBT結(jié)構(gòu)的半導(dǎo)體裝置140，但MOS晶體管的結(jié)構(gòu)也可以適用。在MOS晶體管的結(jié)構(gòu)中，η.發(fā)射極層14i成為η.源極層14，發(fā)射極電極2i成為源電極2。在利用MOS晶體管的半導(dǎo)體裝置140中成為在相鄰的2個(gè)η+源極層14之間設(shè)置連接區(qū)域143的結(jié)構(gòu)。根據(jù)以上說(shuō)明的實(shí)施方式，能夠向源極區(qū)域(發(fā)射極區(qū)域)的正下方選擇性地導(dǎo)入高濃度的載流子抽出層，不使晶體管工作的閾值變化，而能夠抑制寄生晶體管工作。
以上說(shuō)明了本實(shí)施方式，但本實(shí)施方式不限定于這些具體例。例如業(yè)內(nèi)人員對(duì)上述各實(shí)施方式適當(dāng)進(jìn)行了結(jié)構(gòu)要素的追加、刪除、設(shè)計(jì)變更后的方式，和適當(dāng)組合了各實(shí)施方式的特征的方式，只要具備本發(fā)明的主旨，就都含有在本發(fā)明的范圍內(nèi)。例如，在上述各實(shí)施方式中，假設(shè)第一導(dǎo)電類型為η型，第二導(dǎo)電類型為P型進(jìn)行了說(shuō)明，但也可以假設(shè)第一導(dǎo)電類型為P型，第二導(dǎo)電類型為η型進(jìn)行實(shí)施。此外，在上述各實(shí)施方式中，以單元區(qū)域A的結(jié)構(gòu)為中心進(jìn)行了說(shuō)明，但終端區(qū)域 B的結(jié)構(gòu)也不特殊限定，除了護(hù)圈結(jié)構(gòu)以外，可以用場(chǎng)屏結(jié)構(gòu)或降低表面電場(chǎng)(RESURF)結(jié)構(gòu)等各種各樣的結(jié)構(gòu)來(lái)實(shí)施。另外，在上述各實(shí)施方式中說(shuō)明了使用硅(Si)作為半導(dǎo)體材料，但作為半導(dǎo)體材料，還可以使用例如碳化硅(SiC)或氮化鎵(GaN)等的化合物半導(dǎo)體、或者金剛石等的寬帶隙半導(dǎo)體。另外，在上述各實(shí)施方式中說(shuō)明了 MOSFET和IGBT的例子，但即使是例如MOSFET 和SBDGchottky Barrier Diode 肖特基勢(shì)壘二極管)的混合元件、反向?qū)ㄐ虸GBT、 IEGTdnjection Enhanced Gate ^Transistor 注入增強(qiáng)柵晶體管)等的半導(dǎo)體裝置也可以適用。盡管已經(jīng)描述了特定的實(shí)施方式，但僅是通過(guò)例子表現(xiàn)了這些實(shí)施方式，而并不是要限定本發(fā)明的范圍。實(shí)際上，可以用多種其他的方式來(lái)實(shí)施本文所描述的新的實(shí)施方式。另外，采用本文所描述的實(shí)施方式形式的各種省略、替代和改變都可以在不脫離本發(fā)明精神的情況下做出。所附的權(quán)利要求和它們的等效內(nèi)容就是要覆蓋落入本發(fā)明的范圍和精神內(nèi)的這些形式或變形。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備 第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域；第一導(dǎo)電類型的第二半導(dǎo)體區(qū)域，設(shè)置在上述第一半導(dǎo)體區(qū)域的第一主面上； 第一主電極，設(shè)置在上述第一半導(dǎo)體區(qū)域的與上述第一主面成為相反側(cè)的第二主面?zhèn)?；第二?dǎo)電類型的第三半導(dǎo)體區(qū)域，設(shè)置在上述第二半導(dǎo)體區(qū)域的與上述第一半導(dǎo)體區(qū)域成為相反側(cè)的第三主面的一部分上；第一導(dǎo)電類型的第四半導(dǎo)體區(qū)域，設(shè)置在上述第三半導(dǎo)體區(qū)域的第四主面的一部分上；第二主電極，設(shè)置成與上述第三半導(dǎo)體區(qū)域和第四半導(dǎo)體區(qū)域相連； 控制電極，隔著設(shè)在上述第三半導(dǎo)體區(qū)域、上述第四半導(dǎo)體區(qū)域和上述第二半導(dǎo)體區(qū)域之上的絕緣膜來(lái)設(shè)置；第一導(dǎo)電類型的第五半導(dǎo)體區(qū)域，沿垂直于上述第三半導(dǎo)體區(qū)域的上述第四主面的方向貫通上述第四半導(dǎo)體區(qū)域來(lái)設(shè)置；以及第二導(dǎo)電類型的第六半導(dǎo)體區(qū)域，與上述第四半導(dǎo)體區(qū)域的底部相連地設(shè)置，雜質(zhì)濃度高于上述第三半導(dǎo)體區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，設(shè)置在上述第五半導(dǎo)體區(qū)域的兩側(cè)的上述第四半導(dǎo)體區(qū)域中，僅一側(cè)的上述第四半導(dǎo)體區(qū)域與用上述控制電極控制的溝道相連。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第六半導(dǎo)體區(qū)域的距上述第二半導(dǎo)體區(qū)域的上述第三主面最淺部分的深度，比用上述控制電極控制的溝道的距上述第二半導(dǎo)體區(qū)域的上述第三主面最深的位置深。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，上述第五半導(dǎo)體區(qū)域的材質(zhì)與上述控制電極的材質(zhì)相同。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在上述第一半導(dǎo)體區(qū)域與上述第一主電極之間設(shè)置有第二導(dǎo)電類型的第七半導(dǎo)體區(qū)域。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，從上述第四半導(dǎo)體區(qū)域的端部向上述第三半導(dǎo)體區(qū)域擴(kuò)展地設(shè)置上述第六半導(dǎo)體區(qū)域。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 還具備包圍上述控制電極的周邊的護(hù)圈電極。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于， 還具備包圍上述護(hù)圈電極的外側(cè)的等效電位圈電極。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 設(shè)置多個(gè)上述第四半導(dǎo)體區(qū)域，沿著上述第三半導(dǎo)體區(qū)域的上述第四主面觀察時(shí)的上述多個(gè)第四半導(dǎo)體區(qū)域的形狀分別設(shè)置成梳齒形，關(guān)于上述多個(gè)第四半導(dǎo)體區(qū)域中相鄰的2個(gè)，上述形狀中雙方的梳齒相對(duì)并交錯(cuò)地配置。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，上述第六半導(dǎo)體區(qū)域的距上述第二半導(dǎo)體區(qū)域的上述第三主面最淺部分的深度，比用上述控制電極控制的溝道的距上述第二半導(dǎo)體區(qū)域的上述第三主面最深的位置深。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于，從上述多個(gè)第四半導(dǎo)體區(qū)域各自的端部向上述第三半導(dǎo)體區(qū)域擴(kuò)展地設(shè)置上述第六半導(dǎo)體區(qū)域。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，設(shè)置多個(gè)上述第四半導(dǎo)體區(qū)域，上述多個(gè)第四半導(dǎo)體區(qū)域形成為在沿上述第三半導(dǎo)體區(qū)域的第四主面的第一方向上延伸的條紋狀，關(guān)于上述多個(gè)第四半導(dǎo)體區(qū)域中相鄰的2個(gè)，沿著上述第一方向配置多個(gè)對(duì)相互之間進(jìn)行連接的第一導(dǎo)電類型的連接區(qū)域。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于，上述第六半導(dǎo)體區(qū)域的距上述第二半導(dǎo)體區(qū)域的上述第三主面最淺部分的深度，比用上述控制電極控制的溝道的距上述第二半導(dǎo)體區(qū)域的上述第三主面最深的位置深。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于，從上述多個(gè)第四半導(dǎo)體區(qū)域各自的端部向上述第三半導(dǎo)體區(qū)域擴(kuò)展地設(shè)置上述第六半導(dǎo)體區(qū)域。
15.一種半導(dǎo)體裝置的制造方法，其特征在于，具備形成第一導(dǎo)電類型的第一半導(dǎo)體區(qū)域的工序；在上述第一半導(dǎo)體區(qū)域的第一主面上設(shè)置第一導(dǎo)電類型的第二半導(dǎo)體區(qū)域的工序；在上述第二半導(dǎo)體區(qū)域的與上述第一半導(dǎo)體區(qū)域相反側(cè)的第三主面上形成絕緣膜的工序；經(jīng)上述絕緣膜導(dǎo)入雜質(zhì)，在上述第二半導(dǎo)體區(qū)域的上述第三主面上選擇性地形成第二導(dǎo)電類型的第三半導(dǎo)體區(qū)域的工序；在上述絕緣膜和第三半導(dǎo)體區(qū)域中，在垂直于上述第二半導(dǎo)體區(qū)域的上述第三主面的方向上形成溝槽的工序；通過(guò)上述溝槽向上述第三半導(dǎo)體區(qū)域?qū)腚s質(zhì)，與上述溝槽的底部相連地形成雜質(zhì)濃度高于上述第三半導(dǎo)體區(qū)域的第六半導(dǎo)體區(qū)域的工序；在上述溝槽內(nèi)和上述絕緣膜上形成了半導(dǎo)體層后，向上述半導(dǎo)體層導(dǎo)入雜質(zhì)以給予導(dǎo)電性，同時(shí)在與上述溝槽相鄰的上述第三半導(dǎo)體區(qū)域中形成第一導(dǎo)電類型的第四半導(dǎo)體區(qū)域的工序；分離上述絕緣膜上的上述半導(dǎo)體層和上述溝槽內(nèi)的上述半導(dǎo)體層，將上述絕緣膜之上的上述半導(dǎo)體層作為控制電極，將上述溝槽內(nèi)的上述半導(dǎo)體層作為第一導(dǎo)電類型的第五半導(dǎo)體區(qū)域的工序；在上述第一半導(dǎo)體區(qū)域的與上述第一主面成為相反側(cè)的第二主面?zhèn)刃纬傻谝恢麟姌O的工序；以及向上述第三半導(dǎo)體區(qū)域和上述第四半導(dǎo)體區(qū)域連接第二主電極的工序。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置的制造方法，其特征在于， 比在上述第三半導(dǎo)體層的表面?zhèn)刃纬傻臏系赖纳疃雀畹匦纬缮鲜鰷喜邸?br> 全文摘要
一種半導(dǎo)體裝置，具備第一導(dǎo)電型的第一半導(dǎo)體區(qū)域；第一導(dǎo)電型的第二半導(dǎo)體區(qū)域；第一主電極，設(shè)在第一半導(dǎo)體區(qū)域的第一主面相反側(cè)的第二主面?zhèn)?；第二?dǎo)電型的第三半導(dǎo)體區(qū)域，設(shè)在第二半導(dǎo)體區(qū)域的第一半導(dǎo)體區(qū)域相反側(cè)的第三主面的一部分；第一導(dǎo)電型的第四半導(dǎo)體區(qū)域，設(shè)在第三半導(dǎo)體區(qū)域的第四主面的一部分；第二主電極，與第三半導(dǎo)體區(qū)域和第四半導(dǎo)體區(qū)域相連；控制電極，隔著設(shè)在第三半導(dǎo)體區(qū)域、第四半導(dǎo)體區(qū)域和第二半導(dǎo)體區(qū)域上的絕緣膜設(shè)置；第一導(dǎo)電型的第五半導(dǎo)體區(qū)域，沿垂直于第三半導(dǎo)體區(qū)域的第四主面的方向貫通第四半導(dǎo)體區(qū)域設(shè)置；第二導(dǎo)電型的第六半導(dǎo)體區(qū)域，與第四半導(dǎo)體區(qū)域的底部相連設(shè)置，雜質(zhì)濃度高于第三半導(dǎo)體區(qū)域。
文檔編號(hào)H01L29/739GK102254930SQ20111010564
公開(kāi)日2011年11月23日 申請(qǐng)日期2011年3月18日 優(yōu)先權(quán)日2010年5月21日
發(fā)明者鐮田周次 申請(qǐng)人:株式會(huì)社東芝