專利名稱：硅穿孔結構及其形成方法
技術領域：
本發(fā)明涉及一種硅穿孔結構，以及形成硅穿孔結構的方法。本發(fā)明特別是涉及一種具有雙層環(huán)的硅穿孔結構，用來降低晶片中的導電基底與硅穿孔結構中導電材料間不良的電耦合問題。
背景技術：
硅穿孔技術(TSV)是一種新穎的半導體技術。硅貫通電極技術主要在于解決芯片間互連的問題，屬于一種新的三維空間立體封裝技術。當紅的硅穿孔技術通過三維空間的堆疊、經由硅穿孔創(chuàng)造出更符合輕、薄、短、小的市場需求產品，提供微機電系統(tǒng)(MEMS)、光電及電子元件等晶片級封裝所需的封裝工藝技術。硅穿孔技術是在晶片上以蝕刻或激光的方式鉆孔，再將導電材料如銅、多晶硅、鎢等填入導孔(Via)形成導電的溝道(即連接內、外部的接合線路)。最后則將晶片或管芯(die)薄化再加以堆疊、結合(bonding),而成為三維空間的堆疊集成電路(3D IC)。如此一來，就可以去除引線連結(wire bonding)方式。改以蝕刻或激光的方式鉆孔(Via)并導通電極，不僅可以省去引線空間，也可以縮小了電路板的使用面積與封裝件的體積。由于采用硅穿孔技術的構裝內部接合距離，即為薄化后的晶片或管芯的厚度，相較于采取引線連結的傳統(tǒng)堆疊封裝，三維空間堆疊集成電路的內部連接路徑更短，相對可使芯片間的傳輸電阻更小、速度更快、噪聲更小、效能更佳。尤其在中央處理器(CPU)與快取存儲器，以及存儲卡應用中的數據傳輸上，更能突顯硅穿孔技術的短距離內部接合路徑所帶來的效能優(yōu)勢。此外，三維空間堆疊集成電路封裝后的尺寸等同于管芯尺寸。在強調多功能、小尺寸的可攜式電子產品領域，三維空間堆疊集成電路的小型化特性更是市場導入的首要因素。以目前開發(fā)的技術及工藝的先后順序而言，硅穿孔技術可以分為先鉆孔(viafirst)與后鉆孔(via last)兩大示例。其中先鉆孔工藝又可分為在金屬氧化物半導體前(before CMOS)與在金屬氧化物半導體后(after CMOS)兩種變化。在金屬氧化物半導體前的先鉆孔工藝步驟，是在進行金屬氧化物半導體工藝前，先行在硅晶片基底上形成硅穿孔溝道，并填入導電材料。為顧及后續(xù)金屬氧化物半導體步驟中的高溫工藝，導電材料的選擇目前以較可承受后續(xù)金屬氧化物半導體高溫工藝的多晶硅為主。而導電性更佳的銅等金屬，貝1J會因為導電金屬在反復接受高溫工藝后(thermal process)會影響其電阻,而造成電阻劣化(pumping)的問題。就整體而言，在考慮到填入導電材料后晶片薄化工藝的困難度時，此等在金屬氧化物半導體前進行的先鉆孔工藝步驟，與傳統(tǒng)半導體工藝技術的整合度與相容度較高，但是會有銅污染與導電材料必需承受后續(xù)金屬氧化物半導體高溫工藝的不足。而在金屬氧化物半導體后的先鉆孔工藝步驟，則是在完成金屬氧化物半導體工藝后，才開始進行導孔的成形工藝并填入導電金屬。目前采用的導電金屬材料以導電特性優(yōu)良的銅為多。而由于銅在填孔時容易產生底部未填滿但頂部已封口的現(xiàn)象，導致溝道內出現(xiàn)空洞(void)而失效，因此亦有部分制造商以鎢(W)金屬為導電材料?？傮w來說，在金屬氧化物半導體后的先鉆孔エ藝步驟，由于金屬氧化物半導體已經完成，將銅填入導孔后的平坦化工藝會特別困難，而且也有銅污染的問題，這樣會增加此等エ藝步驟與傳統(tǒng)半導體エ藝技術整合與相容的困難度。另外，硅穿孔結構中的核心導電層與基底因為都是導體，所以在元件操作中時，核心導電層會與基底產生不良的電偶合反應，而影響元件的性能。因此，仍然需要一種新穎的硅穿孔結構，以及制作硅穿孔結構的方法，可以降低或是 消除核心導電層與基底產生不良的電偶合反應的問題。

發(fā)明內容
本發(fā)明于是提出ー種新穎的硅穿孔結構，以及制作硅穿孔結構的方法。本發(fā)明新穎的硅穿孔結構具有特殊設計的復合環(huán)，可以降低或是消除核心導電層與基底產生不良的電偶合反應的問題。本發(fā)明首先提供ー種新穎的硅穿孔結構。本發(fā)明的硅穿孔結構包括晶片、穿孔洞、導電層、穿孔洞介電環(huán)、第一導電環(huán)或第一基底環(huán)、與第一介電環(huán)。晶片包括第一面與第二面，而穿孔洞即用來連通第一面與第二面。導電層填滿穿孔洞中，而穿孔洞介電環(huán)則圍繞并直接接觸導電層。第一導電環(huán)或第一基底環(huán)其中之一圍繞并直接接觸穿孔洞介電環(huán)。第一介電環(huán)圍繞并直接接觸第一導電環(huán)，又為晶片所圍繞。本發(fā)明其次提出ー種形成硅穿孔結構的方法。首先，提供晶片，其包括基底、第一面與第二面。其次，在晶片中形成復合環(huán)狀結構。復合環(huán)狀結構包括核心基底柱、穿孔洞介電環(huán)、第一基底環(huán)以及第一介電環(huán)。穿孔洞介電環(huán)包括介電材料、圍繞并直接接觸核心基底柱。第一基底環(huán)圍繞并直接接觸穿孔洞介電環(huán)。第一介電環(huán)圍繞并直接接觸第一基底環(huán)，又為晶片所圍繞。之后，經由第二面薄化晶片而暴露出復合環(huán)狀結構。繼續(xù)，形成第二面介電層，用來覆蓋第二面并暴露復合環(huán)狀結構。再來，完全移除復合環(huán)狀結構內的基底，使得核心基底柱成為穿孔洞，而連通第一面與第二面。然后，使用核心導電材料填滿穿孔洞而得到硅穿孔結構。在本發(fā)明實施例中，還可以同時完全移除第一基底環(huán)而成為第一空心環(huán)，再使用第一導電材料填滿第一空心環(huán)，使得第一基底環(huán)成為第一導電環(huán)。在本發(fā)明另ー實施不例中，可以在形成硅穿孔結構之前或是之后進行半導體エ藝。(在本發(fā)明再一實施例中，還可以形成多層金屬結構，其位于第一面上并包括第一導電結構、第二導電結構與第三導電結構。第一導電環(huán)下延伸部由第一導電結構所構成、第一導電環(huán)上延伸部由第三導電結構所構成，而導電層延伸部則由第二導電結構所構成。如此ー來，使得第一導電環(huán)下延伸部與第一導電環(huán)上延伸部一起，將導電層延伸部夾置其中，用以屏蔽導電層延伸部與晶片間的交互作用。在本發(fā)明又一實施示例中，導電層延伸部還可以具有彎折結構。


圖1-6繪示本發(fā)明形成硅穿孔結構方法的示意圖。圖7-10C與圖12例示本發(fā)明的硅穿孔結構多種不同的實施示例。圖11例示減低甚至阻絕核心導電材料與基底間的耦合效應。
附圖標記說明100硅穿孔結構101第一面102第二面103晶片/半導體基底110復合環(huán)狀結構111核心基底柱112穿孔洞介電環(huán)、介電材料柱113第一基底環(huán)114第一介電環(huán)116第一空心環(huán)117第二介電環(huán)120半導體元件121源極122漏極 123柵極124層間介電層125內連線結構126接觸插塞140第二介電層150核心導電材料151第一導電材料/第一導電環(huán) 152第二導電環(huán)160多層金屬結構161第一導電結構162第二導電結構163第三導電結構164第一導電環(huán)下延伸部165導電層延伸部166第一導電環(huán)上延伸部167彎折結構
具體實施例方式本發(fā)明首先提供一種形成硅穿孔結構的新穎方法。本發(fā)明的新穎方法，會特別形成復合環(huán)結構，用來降低或是消除核心導電層與基底間產生不良的電偶合反應的問題。請參考圖1-10，繪示本發(fā)明形成硅穿孔結構方法的示意圖。首先，請參考圖1，首先提供晶片103。晶片103將用于形成硅穿孔結構，本身包括半導體基底103，并具有相對的第一面101與第二面102，其中第一面101為半導體基底103的正面，用來制備各式半導體元件與金屬內連線，而第二面102則為半導體基底103的底面。半導體基底103可以為硅。其次，要在晶片103中形成復合環(huán)狀結構110。復合環(huán)狀結構110至少包括核心基底柱111、穿孔洞介電環(huán)112、第一基底環(huán)113與第一介電環(huán)114。穿孔洞介電環(huán)112包括介電材料、圍繞并直接接觸核心基底柱111。第一基底環(huán)113位于穿孔洞介電環(huán)112的外側，所以會圍繞并直接接觸穿孔洞介電環(huán)112。第一介電環(huán)114位于第一基底環(huán)113的外側，所以會圍繞并直接接觸第一基底環(huán)113，同時還會被晶片103中的半導體基底103所圍繞。復合環(huán)狀結構110可以在已知的淺溝槽隔離(圖未示)的形成步驟時一并完成。例如，可以使用光刻與蝕刻步驟，在晶片103中分別形成凹穴(圖未示)，而用來分別定義復合環(huán)狀結構中的穿孔洞介電環(huán)112、第一介電環(huán)114與淺溝槽(圖未示)。可以利用掩模的開口大小與蝕刻條件來控制凹穴與淺溝槽的深度，優(yōu)選者，凹穴的深度大于淺溝槽的深度。隨后，使用一種介電材料，例如氧化硅，填入凹穴(圖未示)與淺溝槽(圖未示)之中再加以平坦化，而分別得到所需的穿孔洞介電環(huán)112、第一介電環(huán)114與淺溝槽隔離(圖未示)。視情況需要，環(huán)狀介電層110中的穿孔洞介電環(huán)112與第一介電環(huán)114的厚度可以為2微米-3微米。然后，請參考圖2，進行視情況需要的半導體工藝。此等半導體工藝可以為任何適當的半導體エ藝，例如，經由此半導體エ藝而在第一面101上形成半導體元件120，并在半導體元件120上形成覆蓋半導體元件120的層間介電層124，以及位于層間介電層124之上、而與半導體元件120電連接的內連線結構125。視情況需要的半導體エ藝，可以在得到硅穿孔結構之前或之后進行，圖2例示半導體エ藝在得到硅穿孔結構之前進行。在本實施例中，半導體元件120可包括柵極123與位于柵極123兩側的源極121與漏極122等。視情況需要，還可以在半導體元件120上形成蝕刻停止層或是應カ層，然后再形成層間介電層124。內連線結構125即經由接觸插塞126，穿過層間介電層124而分別與位于第一面101上相對應的柵極123、源極121與漏極122電連接。層間介電層124可以 包括一種至多種介電材料，例如氧化硅、氮化硅、低介電常數介電材料、氮氧化硅、碳化硅等或其任意組合。內連線結構125可以為經由鑲嵌步驟所形成的銅鑲嵌導電結構，包括阻障層、銅晶種層及銅層。接觸插塞126通常會包括鎢及用作為阻障層的鈦與氮化鈦。接下來，請參考圖3，待第一面101完成所需的各式半導體元件與金屬內連線(圖3中以內連線結構125與接觸插塞126作為整體金屬內連線的代表)之后，接著進行晶片薄化工藝，以經由第二面102薄化晶片103而暴露出復合環(huán)狀結構110中的核心基底柱111、穿孔洞介電環(huán)112、第一基底環(huán)113與第一介電環(huán)114。其可以使用研磨等的方式，移除部分的晶片103而暴露出復合環(huán)狀結構110。例如，可以使用有機材料，像是粘膠(圖未示)，將晶片103的第一面101與載體(圖未示)貼合，再進行研磨步驟，來移除部分的晶片103而暴露出復合環(huán)狀結構110。核心基底柱111、穿孔洞介電環(huán)112、第一基底環(huán)113與第一介電環(huán)114?？梢远紴橥慕Y構。隨后，請參考圖4，形成第二介電層140。第二介電層140不但會覆蓋第二面102，并同時暴露出復合環(huán)狀結構110。形成第二介電層140的步驟可以是，先使用介電材料，例如氮化硅或是氧化硅，全面性地覆蓋第二面102，然后再使用光刻配合蝕刻步驟選擇性移除部分的介電材料，目的是精準地暴露出復合環(huán)狀結構110。圖4例示半導體エ藝尚未進行。再來，要完全移除復合環(huán)狀結構110中核心基底柱111的基底103，使得核心基底柱111成為穿孔洞115。而且，穿孔洞115會連通第一面101與第二面102?？梢允褂眠m當的蝕刻法，例如干蝕刻及/或濕蝕刻，配合光致抗蝕劑來移除核心基底柱111的基底103。然后,請參考圖5,使用核心導電材料150填滿穿孔洞115而得到娃穿孔結構100。例如，使用沉積的方式，將核心導電材料150填滿穿孔洞115之中，并且與內連線結構125直接或間接電連接。核心導電材料150通常包括低電阻的導電材料，例如銅。構成硅穿孔結構100的核心導電材料150可以為直徑約為5-20微米的柱形結構。視情況需要，在核心導電材料150填滿穿孔洞115之前，可以在穿孔洞介電環(huán)112的內壁上先形成障壁層(圖未示)與晶種層(圖未示)其中的至少ー者，而覆蓋穿孔洞介電環(huán)112的表面。當核心導電材料150為銅時，障壁層(圖未示)可以避免銅原子不良的擴散。晶種層(圖未示)則是可以誘導核心導電材料150的沉積。視情況需要，請參考圖6，在移除復合環(huán)狀結構110中核心基底柱111的基底103的同時，還可以ー并完全移除第一基底環(huán)113中的基底103，而成為第一空心環(huán)116。之后，請參考圖7，如同核心導電材料150填滿穿孔洞115 —般,使用第一導電材料151填滿第一空心環(huán)116,成為第一導電環(huán)151。核心導電材料150與第一導電材料151可以相同，也可以不同。若是核心基底柱111第一基底環(huán)113同時移除，可使用相同導電材料回填。若是核心基底柱111第一基底環(huán)113分別移除，則可使用不同導電材料分開回填。視情況需要，請參考圖8，還可以在第一介電環(huán)114的外圍形成同心的至少一組導電環(huán)與介電環(huán)。例如，形成第二導電環(huán)152與第二介電環(huán)117。第二導電環(huán)152會圍繞并直接接觸第一介電環(huán)114。第二介電環(huán)117則會圍繞并直接接觸第二導電環(huán)152，又為晶片113所圍繞。形成同心的導電環(huán)與介電環(huán)的方法，可以參考前述的說明，在此故不多加贅述。在本發(fā)明實施方式中，硅穿孔結構100中心的核心導電材料150與外層的導電環(huán)(例如圖8中所例示者為第二導電環(huán)152)可以在同一面(例如第一面101或第二面102)一起制作。或是，先在第一面101制作硅穿孔結構100中心的核心導電材料150，但在第二面102制作外層導電環(huán)。或是，先在第一面101制作外層導電環(huán)，但是在第二面102制作硅穿孔結構100中心的核心導電材料150。在本發(fā)明另一實施方式中，核心導電材料150與外層導電環(huán)制作的時間點還可以不同。例如，其可以在半導體元件120前制作、其可以在半導體元件120后但在第一層金屬 內連線前制作?；蚴牵淇梢栽诮饘賰冗B線后制作...等等。在本發(fā)明又一實施方式中，核心導電材料150或導電環(huán)在第一面101上的延伸范圍也會不同。例如，在半導體元件120前制作出的核心導電材料150或導電環(huán)只位于半導體基底103中。在半導體元件120后但在第一層金屬內連線前制作出的核心導電材料150或導電環(huán)，會以一體成型的方式從半導體基底103中延伸到接觸插塞126。在金屬內連線后制作出的核心導電材料150或導電環(huán)，則會以一體成型的方式從半導體基底103中延伸到金屬內連線的最上層。因此，當核心導電材料150與外層的導電環(huán)是在不同時間點制作時，兩者的長度會有所不同。視情況需要，請參考圖9，視情況需要的半導體工藝中的內連線結構125還可以是一種多層金屬結構160。多層金屬結構160位于第一面101上,并包括第一導電結構161、第二導電結構162與第三導電結構163。第一導電結構161與第三導電結構163可以是環(huán)形金屬結構110的一部分，或兩者實質上不相連。在本發(fā)明實施例中，第二導電結構162與第三導電結構163可以分別有缺口。例如，請參考圖10A，第三導電結構163可以是有缺口的環(huán)，而允許第二導電結構162從缺口中穿過?；蚴?，請參考圖10B，第二導電結構162可以是有缺口的圓，而允許第一導電結構161從缺口中穿過。如此一來，就可以形成所需的多層金屬結構160。另外，請參考圖9,第一導電環(huán)151還可以分別與第一導電結構161以及第三導電結構163形成第一導電環(huán)第一延伸部164與第一導電環(huán)第三延伸部166,使得第一導電環(huán)第一延伸部164是由第一導電結構161所構成,而第一導電環(huán)第三延伸部166則由第三層166所構成。另外，多層金屬結構160中的第二導電結構162又構成了導電層第二延伸部165。如此一來，第一導電環(huán)第一延伸部164與第一導電環(huán)第三延伸部166即會一起將導電層第二延伸部165夾置其中，以屏蔽導電層第二延伸部165與晶片103間的交互作用。圖10A、圖10B、圖IOC繪示多層金屬結構160中不同層的俯視圖。圖IOA繪示圖9中A-A’平面的俯視圖、圖IOB繪示圖9中B-B’平面的俯視圖、圖IOC繪示圖9中C-C’平面的俯視圖。第二導電結構162與第三導電結構163的形狀不限，只要能產生有效的電連接與屏蔽效果即可。多層金屬結構160中的第一導電結構161、第二導電結構162與第三導電結構163可以分別包括多層。例如，第二導電結構162的層數時會多于第一導電結構161的層數，但是又少于而第三導電結構的層數。視情況需要，請參考圖10，導電層延伸部165還可以具有彎折結構167，使得導電層延伸部165 —定會延伸到最頂層而將信號接出去。在經過以上方法步驟之后，即可以得到本發(fā)明的硅穿孔結構100，如圖7-10所示。晶片103包括有基底103、第一面101與第二面102，而穿孔洞115即位于晶片103中，而連通第一面101與第二面102。本發(fā)明的硅穿孔結構100的特征在于 ，其中的復合環(huán)狀結構110。復合環(huán)狀結構110至少包括核心導電材料150、穿孔洞介電環(huán)112、第一基底環(huán)113或是第一導電環(huán)151、與第一介電環(huán)114。第一導電環(huán)151包括第一導電材料151。復合環(huán)狀結構110可以為同心的結構。核心導電材料150通常包括低電阻的導電材料，例如銅。核心導電材料150還可以為填滿穿孔洞115、直徑約為5-20微米的柱形結構。較小的柱形結構有利于增加晶片的元件密度。穿孔洞介電環(huán)112包括介電材料，例如氧化硅，其圍繞并直接接觸核心基底柱111。第一基底環(huán)113或是第一導電環(huán)151位于穿孔洞介電環(huán)112的外側，所以會圍繞并直接接觸穿孔洞介電環(huán)112。第一介電環(huán)114包括介電材料，例如氧化硅，而位于第一基底環(huán)113或是第一導電環(huán)151的外側，所以也會圍繞并直接接觸第一基底環(huán)113或是第一導電環(huán)151。另外，第一介電環(huán)114還會被晶片103中的半導體基底103所圍繞。核心導電材料150與第一導電材料151可以相同，也可以不同。視情況需要，穿孔洞介電環(huán)112或是第一介電環(huán)114的厚度可以為2微米-3微米。視情況需要，請參考圖8，在第一介電環(huán)114的外圍還可以有同心的至少ー組導電環(huán)與介電環(huán)。例如，第二導電環(huán)152與第二介電環(huán)117。第二導電環(huán)152會圍繞并直接接觸第一介電環(huán)114。第二介電環(huán)117則會圍繞并直接接觸第二導電環(huán)152，又為晶片113所圍繞。在晶片103的第一面101上，可以有視情況需要半導體元件120、覆蓋半導體元件120的層間介電層124，以及位于層間介電層124之上、而與半導體元件120電連接的內連線結構125。半導體元件120通常包括柵極123與位于柵極123兩側的源極121與漏極122等。內連線結構125即經由接觸插塞126，穿過層間介電層124而分別與位于第一面101上的柵極123、源極121與漏極122電連接。視情況需要，請參考圖9，內連線結構125可以是ー種多層金屬結構160。多層金屬結構160位于第一面101上并包括第一導電結構161、第二導電結構162與第三導電結構163。在本發(fā)明實施例中，第二導電結構162與第三導電結構163可以分別有缺ロ。例如，請參考圖10A，第三導電結構163可以是有缺ロ的環(huán)，而允許第二導電結構162從缺口中穿過?；蚴?，請參考圖10B，第二導電結構162可以是有缺ロ的圓，而允許第一導電結構161從缺口中穿過。如此ー來，就可以形成所需的多層金屬結構160。另外，請參考圖9,第一導電環(huán)151還可以分別與第一導電結構161以及第三導電結構163形成第一導電環(huán)第一延伸部164與第一導電環(huán)第三延伸部166,使得第一導電環(huán)第一延伸部164由第一導電結構161所構成,而第一導電環(huán)第三延伸部166由第三層166所構成。另外，多層金屬結構160中的第二導電結構162又構成了導電層第二延伸部165。如此ー來,第一導電環(huán)第一延伸部164與第一導電環(huán)第三延伸部166即會一起將導電層第二延伸部165夾置其中，以屏蔽導電層第二延伸部165與晶片103間的交互作用。多層金屬結構160中的第一導電結構161、第二導電結構162與第三導電結構163可以分別包括多層。例如，當第二導電結構162包括第I至第m層時，第一導電結構161最多可以包括第I至第m-1層，而第三導電結構163最少要包括第I至第m+1層。視情況需要，請參考圖9，導電層延伸部165還可以具有彎折結構167，同時延伸到最頂層而將信號接出去。圖10A、圖10B、圖IOC繪示多層金屬結構160中不同層的俯視圖。圖IOA繪示圖9中A-A’平面的俯視圖、圖IOB繪示圖9中B-B’平面的俯視圖、圖IOC繪示圖9中C-C’平面的俯視圖。第二導電結構162與第三導電結構163的形狀不限，只要能產生有效的電連接與屏蔽效果即可。請參考圖11，根據本發(fā)明的另一 實施例，想要減低甚至阻絕核心導電材料150與基底103間不良的稱合效應時,核心導電材料150,與第一基底環(huán)113或是第一導電環(huán)151可以分別利用內連線電連接至適當的電壓。第一基底環(huán)113或是第一導電環(huán)151即用于屏蔽核心導電材料150與晶片101間不良的交互作用。例如，核心導電材料150電連接至核心電壓Vc，而第一基底環(huán)113或是第一導電環(huán)151則電連接至第一電壓Vf。視情況需要，核心電壓Vc與第一電壓Vf可以相同或是接近，或是核心電壓Vc與第一電壓Vf可以不同。例如，第一電壓Vf可以為核心電壓Vc的一半。適當的核心電壓Vc與第一電壓Vf可以依據本發(fā)明實施時所需而決定。將第一基底環(huán)113或是第一導電環(huán)151電連接至適當電壓的內連線結構可以是圍繞核心導電材料150但卻不與其實體接觸的環(huán)形結構。請參考圖12，本發(fā)明的復合環(huán)狀結構110的中心柱不限于是導電材料，亦可以為具有絕緣性質的介電材料柱112。因此，介電材料柱112被第一基底環(huán)113或導電環(huán)所環(huán)繞、第一基底環(huán)或導電環(huán)113被第一介電環(huán)114所環(huán)繞、第一介電環(huán)114被第二基底環(huán)或導電環(huán)152所環(huán)繞、第二基底環(huán)或導電環(huán)152又被第二介電環(huán)117所環(huán)繞，最后第二介電環(huán)117又被半導體基底103所環(huán)繞，使得第二導電環(huán)115經由第二介電環(huán)117而與半導體基底103絕緣。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.ー種硅穿孔結構，包括 晶片，包括第一面與第二面； 穿孔洞，連通該第一面與該第二面； 導電層，填滿該穿孔洞中； 穿孔洞介電環(huán)，直接接觸并圍繞該導電層； 第一導電環(huán)，直接接觸并圍繞該穿孔洞介電環(huán)；以及 第一介電環(huán)，直接接觸并圍繞該第一導電環(huán)，并為該晶片所圍繞。
2.如權利要求I的硅穿孔結構，其中該導電層電連接至核心電壓且該第一導電環(huán)電連接至第一電壓，其中該核心電壓與該第一電壓相同。
3.如權利要求I的硅穿孔結構，其中該導電層電連接至核心電壓且該第一導電環(huán)電連接至第一電壓，其中該核心電壓與該第一電壓不同。
4.如權利要求I的硅穿孔結構，其中該第一導電環(huán)用于屏蔽該導電層與該晶片間的交互作用。
5.如權利要求I的硅穿孔結構，其中該導電層具有核心導電材料且該第一導電環(huán)具有第一導電材料，其中該核心導電材料與該第一導電材料相同。
6.如權利要求I的硅穿孔結構，其中該導電層具有核心導電材料且該第一導電環(huán)具有第一導電材料，其中該核心導電材料與該第一導電材料不同。
7.如權利要求I的硅穿孔結構，還包括 第二導電環(huán)，直接接觸并圍繞該第一介電環(huán)；以及 第二介電環(huán)，直接接觸并圍繞該第二導電環(huán)，并為該晶片所圍繞。
8.如權利要求I的硅穿孔結構，其中該導電層為具有直徑約為5-20微米的柱形結構。
9.如權利要求I的硅穿孔結構，還包括 多層金屬結構，位于該第一面上并包括第一導電結構、第二導電結構與第三導電結構； 第一導電環(huán)第一延伸部，由該第一導電結構所構成； 第一導電環(huán)第三延伸部，由該第三導電結構所構成；以及 導電層第二延伸部，由該第二導電結構所構成，其中該第一導電環(huán)第一延伸部與該第ー導電環(huán)第三延伸部一起將該導電層第二延伸部夾置其中，以屏蔽該導電層延伸部。
10.如權利要求I的硅穿孔結構，其中該導電層第二延伸部具有彎折結構。
11.ー種形成硅穿孔結構的方法，包括 提供晶片，該晶片包括基底、第一面與第二面； 在該晶片中形成復合環(huán)狀結構，該復合環(huán)狀結構包括 核心基底柱； 穿孔洞介電環(huán)，包括介電材料并直接接觸并圍繞該核心基底柱； 第一基底環(huán)，直接接觸并圍繞該穿孔洞介電環(huán)；以及 第一介電環(huán)，直接接觸并圍繞該第一基底環(huán)，并為該晶片所圍繞； 經由該第二面薄化該晶片而暴露出該復合環(huán)狀結構； 形成第二面介電層，覆蓋該第二面并暴露該復合環(huán)狀結構； 完全移除該核心基底柱內的該基底，使得該核心基底柱成為穿孔洞，其中該穿孔洞連通該第一面與該第二面；以及 使用核心導電材料填滿該穿孔洞而得到該硅穿孔結構。
12.如權利要求11形成硅穿孔結構的方法，其中還包括 在得到該硅穿孔結構后進行半導體工藝。
13.如權利要求11形成硅穿孔結構的方法，其中還包括 在得到該硅穿孔結構前進行半導體工藝。
14.如權利要求11形成硅穿孔結構的方法，還包括 完全移除該第一基底環(huán)而成為第一空心環(huán)；以及 并使用第一導電材料填滿該第一空心環(huán)。
15.如權利要求14形成娃穿孔結構的方法,其中該核心導電材料與該第一導電材料相同。
16.如權利要求14形成硅穿孔結構的方法，其中該核心導電材料與該第一導電材料不同。
17.如權利要求11形成硅穿孔結構的方法，還包括 形成第二導電環(huán)，直接接觸并圍繞該第一介電環(huán)；以及 形成第二介電環(huán)，直接接觸并圍繞該第二導電環(huán)，并為該晶片所圍繞。
18.如權利要求11形成硅穿孔結構的方法，其中該導電層為具有直徑約為5-20微米的柱形結構。
19.如權利要求11形成硅穿孔結構的方法，還包括 形成多層金屬結構，位于該第一面上并包括第一導電結構、第二導電結構與第三導電結構，第一導電環(huán)第一延伸部由該第一導電結構所構成，第一導電環(huán)第三延伸部，由該第三導電結構所構成，而導電層第二延伸部，由該第二導電結構所構成。
20.如權利要求19形成硅穿孔結構的方法，其中該第一導電環(huán)第一延伸部與該第一導電環(huán)第三延伸部一起將該導電層第二延伸部夾置其中，以屏蔽該導電層第二延伸部。
21.如權利要求20形成硅穿孔結構的方法，其中該導電層第二延伸部具有彎折結構。
全文摘要
本發(fā)明公開一種硅穿孔結構及其形成方法，該硅穿孔結構包括連通晶片的第一面與第二面的穿孔洞、填滿穿孔洞的導電層、直接接觸并圍繞導電層的穿孔洞介電環(huán)、直接接觸并圍繞穿孔洞介電環(huán)的第一導電環(huán)、以及直接接觸并圍繞第一導電環(huán)又為晶片所圍繞的第一介電環(huán)。
文檔編號H01L21/60GK102760710SQ20111010575
公開日2012年10月31日 申請日期2011年4月27日 優(yōu)先權日2011年4月27日
發(fā)明者林佳芳, 郭建利 申請人:聯(lián)華電子股份有限公司