專利名稱：具有電子熔絲結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
示例實(shí)施例涉及半導(dǎo)體器件及其制造方法。
背景技術(shù)：
半導(dǎo)體器件由于其較小的尺寸、多功能性和較低的制造成本而已被視為電子工業(yè)中較重要的因素。半導(dǎo)體器件可用作存儲邏輯數(shù)據(jù)的存儲器件或用作處理邏輯數(shù)據(jù)的邏輯器件。一些常規(guī)半導(dǎo)體器件包括能執(zhí)行各種功能的熔絲結(jié)構(gòu)。然而，制造和/或編程常規(guī)熔絲結(jié)構(gòu)是較困難的。此外，隨著電子工業(yè)變得更加高度發(fā)展，包括熔絲結(jié)構(gòu)的半導(dǎo)體器件可能需要增大的集成度，并且對于熔絲結(jié)構(gòu)的要求可能變得更寬泛地變化。

發(fā)明內(nèi)容
示例實(shí)施例涉及包括電子熔絲(e-fuse)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。至少一些示例實(shí)施例提供半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件包括能增大集成度的電子熔絲結(jié)構(gòu)。至少一些示例實(shí)施例還提供半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件包括能改善編程效率的電子熔絲結(jié)構(gòu)。本發(fā)明概念的至少一示例實(shí)施例提供一種半導(dǎo)體器件，包括電子熔絲柵極，橫跨定義在襯底中的電子熔絲有源部分；浮置圖案，包括在該電子熔絲柵極與該電子熔絲有源部分之間的第一部分和從該第一部分的兩邊緣沿該電子熔絲柵極的側(cè)壁向上延伸的至少一對第二部分；阻擋電介質(zhì)圖案，在該浮置圖案與該電子熔絲柵極之間；以及電子熔絲電介質(zhì)層，在該浮置圖案與該電子熔絲有源部分之間。根據(jù)至少一些示例實(shí)施例，該浮置圖案可包括具有與該電子熔絲柵極的功函數(shù)不同的功函數(shù)的金屬性導(dǎo)電材料。該浮置圖案的第二部分的頂表面可與該電子熔絲柵極的頂表面共面或基本共面。 可替代地，該浮置圖案的第二部分的頂表面可設(shè)置在比該電子熔絲柵極的頂表面低的高度處。該襯底可具有彼此分隔開的第一區(qū)、第二區(qū)和第三區(qū)。該電子熔絲有源部分可定義于該第一區(qū)中，在該示例中，該半導(dǎo)體器件還可包括順序堆疊在定義于該襯底的第二區(qū)中的第一 MOS有源部分上的第一 MOS柵極電介質(zhì)層和第一 MOS柵極；以及順序堆疊在定義于該襯底的第三區(qū)中的第二 MOS有源部分上的第二 MOS柵極電介質(zhì)層和第二 MOS柵極。該第一 MOS柵極的功函數(shù)可不同于該第二 MOS柵極的功函數(shù)。該第一 MOS柵極可包括順序堆疊的第一子?xùn)艠O、第二子?xùn)艠O和第三子?xùn)艠O。該第一 MOS柵極的功函數(shù)可以是通過該第一 MOS柵極的該第一子?xùn)艠O、第二子?xùn)艠O和第三子?xùn)艠O的耦合產(chǎn)生的第一耦合功函數(shù)。該第二 MOS柵極可包括順序堆疊的第一子?xùn)艠O和第二子?xùn)艠O。該第二 MOS柵極的功函數(shù)可以是通過該第二 MOS柵極的該第一子?xùn)艠O和第二子?xùn)艠O的耦合產(chǎn)生的第二耦合功函數(shù)。該第一 MOS柵極的第一子?xùn)艠O可具有與該第二耦合功函數(shù)不同的功函數(shù)，該浮置圖案可具有與該第一 MOS柵極的第一子?xùn)艠O相同或基本相同的功函數(shù)，且該電子熔絲柵極的功函數(shù)可與該第二耦合功函數(shù)相同或基本相同。該電子熔絲柵極可包括第一子?xùn)艠O和第二子?xùn)艠O。該電子熔絲柵極的第一子?xùn)艠O、該第一 MOS柵極的第一子?xùn)艠O和第二子?xùn)艠O、以及該第二 MOS柵極的第一子?xùn)艠O可用作對于相應(yīng)的金屬元素的擴(kuò)散障壘。該浮置圖案可由與該第一 MOS柵極的第一子?xùn)艠O相同或基本相同的材料形成。該第一 MOS柵極的第二子?xùn)艠O可由與該第二 MOS柵極的第一子?xùn)艠O相同或基本相同的材料形成。該第一 MOS柵極的第三子?xùn)艠O可由與該第二 MOS柵極的第二子?xùn)艠O相同或基本相同的材料形成。該電子熔絲柵極可由與該第二 MOS柵極相同或基本相同的材料形成。該第一 MOS柵極的第一子?xùn)艠O可厚于該第二 MOS柵極的第一子?xùn)艠O。該第一 MOS柵極的第一子?xùn)艠O和第二子?xùn)艠O可覆蓋該第一 MOS柵極的第三子?xùn)艠O的底表面和側(cè)壁。該第二 MOS柵極的第一子?xùn)艠O可覆蓋該第二 MOS柵極的第二子?xùn)艠O的底表面和側(cè)壁。根據(jù)至少一些示例實(shí)施例，半導(dǎo)體器件還可包括設(shè)置在該襯底上的模層。在該示例中，該電子熔絲柵極、該阻擋電介質(zhì)圖案和該浮置圖案可設(shè)置在定義于該模層的與該第一區(qū)對應(yīng)的部分中的第一槽中。該第一 MOS柵極可設(shè)置在定義于該模層的與該第二區(qū)對應(yīng)的部分中的第二槽中。該第二 MOS柵極可設(shè)置在定義于該模層的與該第三區(qū)對應(yīng)的部分中的第三槽中。根據(jù)至少一些示例實(shí)施例，該半導(dǎo)體器件還可包括第一絕緣間隔物，在該模層與該浮置圖案的第二部分之間；第二絕緣間隔物，在該模層與該第一 MOS柵極的側(cè)壁之間；以及第三絕緣間隔物，在該模層與該第二MOS柵極的側(cè)壁之間。該第一槽的內(nèi)側(cè)壁、該第二槽的內(nèi)側(cè)壁和該第三槽的內(nèi)側(cè)壁可分別由該第一絕緣間隔物、該第二絕緣間隔物和該第三絕緣間隔物定義。該浮置圖案的該對第二部分的外側(cè)壁之間的水平距離可大于該第一 MOS柵極的寬度。根據(jù)至少一些示例實(shí)施例，該半導(dǎo)體器件還可包括電子熔絲源極/漏極，形成在該浮置圖案側(cè)面的電子熔絲有源部分中；第一 MOS源極/漏極，形成在該第一 MOS柵極側(cè)面的該第一 MOS有源部分中；以及第二 MOS源極/漏極，形成在該第二 MOS柵極側(cè)面的該第二 MOS有源部分中。該第一 MOS源極/漏極和該第二 MOS源極/漏極之一可摻雜有N型摻雜劑，而另一個可摻雜有P型摻雜劑。該電子熔絲源極/漏極可摻雜有與該第一 MOS源極/ 漏極和該第二 MOS源極/漏極之一相同類型的摻雜劑。該電子熔絲電介質(zhì)層可包括具有比硅氧化物層的介電常數(shù)更大的介電常數(shù)的高k 電介質(zhì)材料。至少另一示例實(shí)施例提供一種制造半導(dǎo)體器件的方法，包括通過在襯底上形成器件隔離圖案而定義電子熔絲有源部分；在該襯底上形成模層，該模層包括橫過該電子熔絲有源部分的第一槽；在該第一槽中順序堆疊浮置圖案、阻擋電介質(zhì)圖案和電子熔絲柵極； 以及在該電子熔絲有源部分和該浮置圖案之間形成電子熔絲電介質(zhì)層。該浮置圖案包括形成在該電子熔絲有源部分上的第一部分以及從該第一部分的邊緣沿該電子熔絲柵極的側(cè)壁向上延伸的至少一對第二部分。根據(jù)至少一些示例實(shí)施例，該襯底可包括彼此分隔開的第一區(qū)、第二區(qū)和第三區(qū)。 該第一槽可設(shè)置于該第一區(qū)中，該器件隔離圖案可還定義在該第二區(qū)中的第一 MOS有源部分和在該第三區(qū)中的第二MOS有源部分。該模層還可包括在該第二區(qū)中的第二槽和在該第三區(qū)中的第三槽。在該示例中，該方法還可包括在該第二槽中形成第一 MOS柵極；在該第
一MOS柵極與該第一 MOS有源部分之間形成第一 MOS柵極電介質(zhì)層；在該第三槽中形成第
二MOS柵極；以及在該第二 MOS柵極與該第二 MOS有源部分之間形成第二 MOS柵極電介質(zhì)層。根據(jù)至少一些示例實(shí)施例，該第一、第二和第三槽的形成可包括在該電子熔絲有源部分上順序堆疊電子熔絲電介質(zhì)層和第一虛設(shè)柵極；在該第一 MOS有源部分上順序堆疊第一 MOS柵極電介質(zhì)層和第二虛設(shè)柵極；在該第二 MOS有源部分上順序堆疊第二 MOS柵極電介質(zhì)層和第三虛設(shè)柵極；在該襯底上方形成模層；平坦化該模層以暴露該第一、第二和第三虛設(shè)柵極；以及通過去除該第一至第三虛設(shè)柵極而形成所述第一槽、第二槽和第三槽。根據(jù)至少一些示例實(shí)施例，在形成該模層之前，電子熔絲源極/漏極可形成在該第一虛設(shè)柵極每側(cè)的電子熔絲有源部分中；第一 MOS源極/漏極可形成在該第二虛設(shè)柵極每側(cè)的第一 MOS有源部分中；且第二 MOS源極/漏極可形成在該第三虛設(shè)柵極每側(cè)的第二 MOS有源部分中。根據(jù)至少一些示例實(shí)施例，在形成該模層之前，第一絕緣間隔物可形成在該第一虛設(shè)柵極的側(cè)壁上，第二絕緣間隔物可形成在該第二虛設(shè)柵極的側(cè)壁上，且第三絕緣間隔物可形成在該第三虛設(shè)柵極的側(cè)壁上。根據(jù)至少一些示例實(shí)施例，該浮置圖案、該阻擋電介質(zhì)圖案、該電子熔絲柵極、該第一 MOS柵極和該第二 MOS柵極可通過以下步驟形成在包括該第一槽、第二槽和第三槽的該襯底上形成(例如共形地形成)第一導(dǎo)電層；去除部分該第一導(dǎo)電層，從而該第一導(dǎo)電層設(shè)置在該電子熔絲有源部分上的該第一槽的內(nèi)表面上；在該襯底上形成(例如共形地形成)阻擋電介質(zhì)層；去除該第三區(qū)中的該阻擋電介質(zhì)層和該第一導(dǎo)電層；通過去除該第二區(qū)中的該阻擋電介質(zhì)層而暴露該第二區(qū)中的該第一導(dǎo)電層；在該襯底、該第一區(qū)中的該阻擋電介質(zhì)層、該第二區(qū)中的暴露的該第一導(dǎo)電層和該第三槽的內(nèi)表面上形成(例如共形地形成)第二導(dǎo)電層；在該第二導(dǎo)電層上形成填充該第一槽、第二槽和第三槽的第三導(dǎo)電層； 以及平坦化該第三導(dǎo)電層、該第二導(dǎo)電層、該阻擋電介質(zhì)層和該第一導(dǎo)電層以暴露該模層。根據(jù)至少一些示例實(shí)施例，通過該第二區(qū)中的該第一導(dǎo)電層、第二導(dǎo)電層和第三導(dǎo)電層的耦合產(chǎn)生的第一耦合功函數(shù)可不同于通過該第三區(qū)中的該第二導(dǎo)電層和第三導(dǎo)電層的耦合產(chǎn)生的第二耦合功函數(shù)。該第一導(dǎo)電層可厚于該第二導(dǎo)電層。該第一導(dǎo)電層的功函數(shù)可不同于通過耦合該第二導(dǎo)電層和第三導(dǎo)電層產(chǎn)生的耦合功函數(shù)。在平坦化之前，該浮置圖案的第二部分的頂表面可凹入使得到該第二部分的頂表面設(shè)置在比該電子熔絲柵極的頂表面低的高度處。該第一槽的寬度可大于該第二槽的寬度。至少另一示例實(shí)施例提供一種用于半導(dǎo)體器件的電子熔絲結(jié)構(gòu)，該電子熔絲結(jié)構(gòu)包括電子熔絲柵極，形成在襯底的電子熔絲有源部分上；以及浮置層圖案，形成在該襯底的電子熔絲有源部分與該電子熔絲柵極之間。該浮置層圖案覆蓋該電子熔絲柵極的下表面和側(cè)壁。根據(jù)至少一些示例實(shí)施例，阻擋電介質(zhì)圖案可布置在該浮置層圖案與該電子熔絲柵極之間；電子熔絲電介質(zhì)層可布置在該浮置層圖案與該襯底的電子熔絲有源部分之間。 間隔物可形成在該浮置層圖案的側(cè)壁處。該浮置層圖案的覆蓋該電子熔絲柵極的側(cè)壁的部分的上表面可與該電子熔絲柵極的上表面基本共面?？商娲?，該浮置層圖案的覆蓋該電子熔絲柵極的側(cè)壁的部分的上表面可相對于該電子熔絲柵極的上表面凹入。源極區(qū)和漏極區(qū)可形成在該電子熔絲有源部分每側(cè)的襯底中。至少另一示例實(shí)施例提供一種用于半導(dǎo)體器件的電子熔絲結(jié)構(gòu)。根據(jù)至少該示例實(shí)施例，該電子熔絲結(jié)構(gòu)包括形成在襯底的電子熔絲有源部分上的電子熔絲柵極；以及金屬性導(dǎo)電層圖案，形成在該襯底的電子熔絲有源部分與該電子熔絲柵極之間。該金屬性導(dǎo)電層圖案覆蓋該電子熔絲柵極的下表面和側(cè)壁且與該電子熔絲有源部分和該電子熔絲柵極絕緣。根據(jù)至少一些示例實(shí)施例，阻擋電介質(zhì)圖案可布置在該金屬性導(dǎo)電層圖案與該電子熔絲柵極之間；電子熔絲電介質(zhì)層可布置在該金屬性導(dǎo)電層圖案與該襯底的電子熔絲有源部分之間。間隔物可形成在該金屬性導(dǎo)電層圖案的側(cè)壁處。該金屬性導(dǎo)電層圖案的覆蓋該電子熔絲柵極的側(cè)壁的部分的上表面可與該電子熔絲柵極的上表面基本共面?？商娲兀摻饘傩詫?dǎo)電層圖案的覆蓋該電子熔絲柵極的側(cè)壁的部分的上表面可相對于該電子熔絲柵極的上表面凹入。源極區(qū)和漏極區(qū)可形成在該電子熔絲有源部分每側(cè)的襯底中。


附圖被包括以提供對本發(fā)明概念的示例實(shí)施例的進(jìn)一步理解，附圖包括在本說明書中并構(gòu)成本說明書的一部分。附圖示出示例實(shí)施例，且與描述一起用于解釋本發(fā)明概念的原理。附圖中圖1是平面圖，示出根據(jù)本發(fā)明概念的一示例實(shí)施例的半導(dǎo)體器件；圖2是截面圖，示出沿Ia-Ia' ,Ib-Ib'、ΙΙ_ΙΓ和ΙΙΙ-ΙΙΓ截取的圖1的半導(dǎo)體器件；圖3是截面圖，示出沿Ia-Ia' ,Ib-Ib'、ΙΙ_ΙΓ和ΙΙΙ-ΙΙΓ截取的圖1所示的半導(dǎo)體器件的一示例變型；圖4Α至圖IlA是平面圖，用于說明根據(jù)本發(fā)明概念的一示例實(shí)施例制造半導(dǎo)體器件的方法；圖 4Β 至圖 IlB 是沿圖 4Α 至圖 IlA所示的 Ia-Ia' ,Ib-Ib'、ΙΙ_ΙΓ 和 ΙΙΙ-ΙΙΓ 的截面圖。
具體實(shí)施例方式現(xiàn)在將參照附圖更充分地描述示例實(shí)施例，附圖中示出一些示例實(shí)施例。在圖中， 區(qū)域和層的厚度為了清楚而被夸大。圖中相似的附圖標(biāo)記指示相似的元件。這里公開詳細(xì)的示例性實(shí)施例。然而，這里公開的具體結(jié)構(gòu)和功能細(xì)節(jié)僅是代表性的，用于描述示例實(shí)施例。示例實(shí)施例可以以許多替代形式體現(xiàn)且不應(yīng)理解為僅局限于這里闡述的那些。然而，應(yīng)理解，無意將本公開限制到所公開的特定示例實(shí)施例。相反，示例實(shí)施例將覆蓋落入本發(fā)明概念的范圍內(nèi)的全部變型、等價物和替代。整個附圖和描述中相似的附圖標(biāo)記表示相似的元件。將理解，雖然術(shù)語第一、第二等可在這里用來描述各種元件，但是這些元件不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用于將一個元件與另一個元件區(qū)分開。例如，第一元件可稱為第二元件，且類似地，第二元件可稱為第一元件，而不偏離本公開的范圍。這里使用時，術(shù)語 “和/或”包括相關(guān)所列項(xiàng)中的一種或更多的任意和全部組合。將理解，當(dāng)稱元件“連接”或“耦接”到另一元件時，它能直接連接或耦接到另一元件，或者可存在居間元件。相反，當(dāng)稱元件“直接連接”或“直接耦接”到另一元件時，則沒有居間元件存在。用于描述元件之間的關(guān)系的其他措辭應(yīng)以相似的方式理解(例如“在...之間”和“直接在...之間”，“相鄰”和“直接相鄰”等)。這里使用的術(shù)語僅用于描述特定實(shí)施例而并非旨在限制。這里使用時，單數(shù)形式 “一”、“一個”和“該”旨在也包括復(fù)數(shù)形式，除非上下文清楚地表明另外的意思。還將理解， 術(shù)語“包括”、“包含”、“含有”和/或“具有”在使用時指明所述特征、整體、步驟、操作、元件和/或部件的存在，但是不排除一個或更多其他特征、整體、步驟、操作、元件、部件和/或它們的組的存在或增加。還將注意，在一些替代的實(shí)施中，標(biāo)注的功能/動作可以以圖中標(biāo)注的順序之外的順序發(fā)生。例如，連續(xù)示出的兩幅圖實(shí)際上可以基本同時地執(zhí)行或者有時可以以相反順序執(zhí)行，取決于所涉及的功能性/動作。下面將參照附圖詳細(xì)描述本發(fā)明的示例實(shí)施例。圖1是平面圖，示出根據(jù)本發(fā)明概念的一示例實(shí)施例的半導(dǎo)體器件。圖2是截面圖，示出沿Ia-Ia' ,Ib-Ib' ,11-11'和ΙΙΙ-ΙΙΓ截取的圖1的半導(dǎo)體器件。參照圖1和圖2，半導(dǎo)體襯底100(下面稱為襯底)包括彼此分隔開的第一區(qū)70、 第二區(qū)80和第三區(qū)90。電子熔絲結(jié)構(gòu)200形成在第一區(qū)70中/上。第一金屬氧化物半導(dǎo)體(MOS)晶體管210形成在第二區(qū)80中/上。第二 MOS晶體管220形成在第三區(qū)90中/ 上。在此示例中，第一和第二 MOS晶體管210和220之一是NMOS晶體管，而另一個是PMOS 晶體管。根據(jù)至少一示例實(shí)施例，襯底100可以是硅襯底。然而，發(fā)明概念不限于此示例。 襯底100可由其他半導(dǎo)體材料形成。仍參照圖1和圖2，定義有源部分ACTl至ACT3的器件隔離圖案101設(shè)置在襯底 100上/中。更具體地，電子熔絲有源部分ACTl定義在第一區(qū)70中，第一 MOS有源部分 ACT2定義在第二區(qū)80中，第二 MOS有源部分ACT3定義在第三區(qū)90中。在該示例中，器件隔離圖案101是填充形成在襯底100中的溝槽的溝槽型器件隔離圖案。器件隔離圖案101 可包括氧化物、氮化物、氮氧化物和/或未摻雜半導(dǎo)體材料。有源部分ACT1、ACT2和ACT3 是襯底100的被器件隔離圖案101圍繞的部分。第一 MOS有源部分ACT2可摻雜有第一導(dǎo)電類型摻雜劑，而第二 MOS有源部分ACT3 可摻雜有第二導(dǎo)電類型摻雜劑。在該示例中，第一導(dǎo)電類型摻雜劑和第二導(dǎo)電類型摻雜劑之一是N型摻雜劑，另一個是P型摻雜劑。電子熔絲有源部分ACTl可摻雜有第一導(dǎo)電類型摻雜劑或第二導(dǎo)電類型摻雜劑。換言之，電子熔絲有源部分ACTl可摻雜有與第一 MOS有源部分ACT2或第二 MOS有源部分ACT3相同類型的摻雜劑。仍參照圖1和圖2，電子熔絲柵極150a橫跨(例如形成得垂直于或基本垂直于) 電子熔絲有源部分ACT1。浮置圖案130a設(shè)置在電子熔絲柵極150a和電子熔絲有源部分 ACTl之間。此外，浮置圖案130a覆蓋電子熔絲柵極150a的側(cè)壁。更具體地，浮置圖案130a 包括第一部分129a和至少一對第二部分129b。浮置圖案130a的第一部分129a設(shè)置在電子熔絲柵極150a的下表面與電子熔絲有源部分ACTl的上表面之間。該對第二部分129b 從第一部分129a的邊緣沿電子熔絲柵極150a的側(cè)壁向上延伸。在一示例中，部分電子熔絲柵極150a設(shè)置在電子熔絲有源部分ACTl上在該對第二部分129b之間。浮置圖案130a 的第二部分129b中的每個包括形成在電子熔絲柵極150a的側(cè)壁上的內(nèi)側(cè)壁和與內(nèi)側(cè)壁相對的外側(cè)壁。根據(jù)至少該示例實(shí)施例，每個第二部分129b的頂表面與電子熔絲柵極150a 的頂表面共面或基本共面。電子熔絲柵極150a包括順序堆疊的第一子?xùn)艠O140a和第二子?xùn)艠O14fe。電子熔絲柵極150a的第二子?xùn)艠O14 包括具有較低電阻率的金屬。電子熔絲柵極150a的第一子?xùn)艠O140a包括與第二子?xùn)艠O14 的材料不同的導(dǎo)電材料。在一示例中，電子熔絲柵極150a的第一子?xùn)艠O140a用作擴(kuò)散障壘以用于抑制和/或防止第二子?xùn)艠O14 的金屬元素擴(kuò)散到外部。第一子?xùn)艠O140a可包括導(dǎo)電的金屬氮化物，且可具有單層或多層結(jié)構(gòu)。 第一子?xùn)艠O140a接觸第二子?xùn)艠O14 的底表面，且延伸以接觸第二子?xùn)艠O145a的側(cè)壁。 第一子?xùn)艠O140a的接觸第二子?xùn)艠O14 的側(cè)壁的部分的頂表面與第二子?xùn)艠O14 的頂表面共面或基本共面。如圖2所示，電子熔絲電介質(zhì)層10 設(shè)置在浮置圖案130a與電子熔絲有源部分 ACTl之間。更具體地，電子熔絲電介質(zhì)層10 設(shè)置在浮置圖案130a的第一部分129a的下表面與電子熔絲有源部分ACTl的頂表面之間。阻擋電介質(zhì)圖案13 設(shè)置在電子熔絲柵極150a和浮置圖案130a之間。更具體地，阻擋電介質(zhì)圖案13 設(shè)置在電子熔絲柵極150a 的底表面與浮置圖案130a的第一部分129a的頂表面之間，以及在電子熔絲柵極150a的側(cè)壁與浮置圖案130a的第二部分129b之間。浮置圖案130a通過電子熔絲電介質(zhì)層10 與電子熔絲有源部分ACTl絕緣，且浮置圖案130a通過阻擋電介質(zhì)圖案13 與電子熔絲柵極 150a絕緣。因此，在該示例中，浮置圖案130a浮置。根據(jù)至少一示例實(shí)施例，浮置圖案130a包括第一金屬性導(dǎo)電材料，該第一金屬性導(dǎo)電材料具有與電子熔絲柵極150a的功函數(shù)不同的功函數(shù)。第一金屬性導(dǎo)電材料可具有單層或多層結(jié)構(gòu)。根據(jù)至少該示例實(shí)施例，第一金屬性導(dǎo)電材料可包括金屬氮化物或類似材料。如上所述，如果電子熔絲柵極150a包括第一子?xùn)艠O140a和第二子?xùn)艠O145a，則電子熔絲柵極150a的功函數(shù)對應(yīng)于通過耦合第一子?xùn)艠O140a和第二子?xùn)艠O14 產(chǎn)生的耦合功函數(shù)。電子熔絲柵極150a的第一子?xùn)艠O140a的功函數(shù)可不同于第二子?xùn)艠O14 的功函數(shù)，電子熔絲柵極150a的耦合功函數(shù)可具有在第一子?xùn)艠O140a的功函數(shù)和第二子?xùn)艠O 145a的功函數(shù)之間的值。電子熔絲柵極150a的耦合功函數(shù)可通過第一子?xùn)艠O140a的功函數(shù)、第一子?xùn)艠O 140a的厚度和/或第二子?xùn)艠O14 的功函數(shù)來確定。例如，如果第一子?xùn)艠O140a的厚度較薄(例如在約5A和約50A之間，包括5A和50A)，則電子熔絲柵極150a的耦合功函數(shù)可近似于第二子?xùn)艠O14 的功函數(shù)。相反，如果第一子?xùn)艠O140a的厚度較厚(例如在約100A和約300A之間，包括100A和300A)，則電子熔絲柵極150a的耦合功函數(shù)近似于第一子?xùn)艠O140a的功函數(shù)。更一般地，例如，如果第一子?xùn)艠O140a的厚度較薄，則第二子?xùn)艠O14 的功函數(shù)可主導(dǎo)電子熔絲柵極150a的耦合功函數(shù)。相反，如果第一子?xùn)艠O140a的厚度較厚，則第一子?xùn)艠O140a的功函數(shù)可主導(dǎo)電子熔絲柵極150a的耦合功函數(shù)。因此，為了使浮置圖案130a和電子熔絲柵極150a的功函數(shù)彼此不同，第一子?xùn)艠O140a形成得較薄且第二子?xùn)艠O14 包括具有與浮置圖案130a的功函數(shù)不同的功函數(shù)的金屬。另外地，第一子?xùn)艠O140a形成得較厚且第一子?xùn)艠O140a包括具有與浮置圖案130a的功函數(shù)不同的功函數(shù)的第二金屬性導(dǎo)電材料。第二金屬性導(dǎo)電材料可具有單層或多層結(jié)構(gòu)。仍參照圖1和圖2，電子熔絲源極/漏極112形成在電子熔絲柵極150a兩側(cè)的電子熔絲有源部分ACTl中。電子熔絲源極/漏極112可摻雜有與電子熔絲有源部分ACTl的摻雜劑不同類型的摻雜劑。在該示例中，電子熔絲源極/漏極112形成為輕摻雜漏極(LDD) 結(jié)構(gòu)。第一金屬半導(dǎo)體化合物層120a設(shè)置在部分電子熔絲源極/漏極112上。第一金屬半導(dǎo)體化合物層120a由通過金屬與電子熔絲有源部分ACTl之間的反應(yīng)產(chǎn)生的化合物形成。 在一個示例中，第一金屬半導(dǎo)體化合物層120a可以是金屬硅化物諸如鈷硅化物、鎳硅化物或鈦硅化物。第一金屬半導(dǎo)體化合物層120a與浮置圖案130a分隔開。如圖1和圖2所示的電子熔絲結(jié)構(gòu)200包括電子熔絲柵極150a、阻擋電介質(zhì)圖案 135a、浮置圖案130a、電子熔絲電介質(zhì)層10 和電子熔絲源極/漏極112。電子熔絲結(jié)構(gòu) 200還包括定義在電子熔絲柵極150a之下或下方的溝道區(qū)。根據(jù)至少該示例實(shí)施例，第一口袋區(qū)119a設(shè)置在電子熔絲柵極150a下方的電子熔絲有源部分ACTl中在電子熔絲源極/漏極112的一側(cè)。第一口袋區(qū)119a摻雜有與電子熔絲有源部分ACTl相同類型的摻雜劑。第一口袋區(qū)119a的摻雜劑密度可高于電子熔絲柵極150a下方的電子熔絲有源部分ACTl的摻雜劑密度。第一口袋區(qū)119a可改善電子熔絲源極/漏極112之間的擊穿(punch)特性。仍參照圖1和2，第一 MOS柵極電介質(zhì)層10 和第一 MOS柵極150b依次堆疊在第一 MOS有源部分ACT2上。第一 MOS柵極150b橫過第一 MOS有源部分ACT2。第一 MOS 源極/漏極116設(shè)置在第一 MOS柵極150b側(cè)面的第一 MOS有源部分ACT2中。第一 MOS源極/漏極116摻雜有與第一 MOS有源部分ACT2不同類型的摻雜劑。也就是說，例如，第一 MOS源極/漏極116可摻雜有第二導(dǎo)電類型摻雜劑。第一 MOS晶體管210包括第一 MOS柵極150b、第一 MOS柵極電介質(zhì)層10 和第一 MOS源極/漏極116。第一 MOS柵極150b包括順序堆疊的第一子?xùn)艠O130b、第二子?xùn)艠O140b和第三子?xùn)艠O14恥。第三子?xùn)艠O14 包括具有較低電阻率的金屬。根據(jù)至少該示例實(shí)施例，第一 MOS柵極150b的第一子?xùn)艠O130b和第二子?xùn)艠O140b中的至少一個用作擴(kuò)散障壘以用于減少和/或最小化第三子?xùn)艠O14 的金屬元素擴(kuò)散到外部。第一 MOS柵極150b的第一子?xùn)艠O130b和第二子?xùn)艠O140b覆蓋第一 MOS柵極150b的第三子?xùn)艠O14 的底表面和側(cè)壁。第一 MOS柵極150b的第二子?xùn)艠O140b接觸第一 MOS柵極150b的第三子?xùn)艠O145b， 第一 MOS柵極150b的第一子?xùn)艠O130b接觸第一 MOS柵極150b的第二子?xùn)艠O140b。第一 MOS柵極150b的第一和第二子?xùn)艠O130b和140b的覆蓋第三子?xùn)艠O14 的側(cè)壁的部分的頂表面與第三子?xùn)艠O14 的頂表面共面或基本共面。根據(jù)至少該示例實(shí)施例，第一 MOS柵極150b的第一子?xùn)艠O130b厚于第二子?xùn)艠O140b。
根據(jù)至少該示例實(shí)施例，凹入?yún)^(qū)114形成在第一 MOS柵極150b兩側(cè)的第一 MOS有源部分ACT2中，半導(dǎo)體圖案115填充或基本填充每個凹入?yún)^(qū)114。應(yīng)力可施加到第一 MOS 柵極150b下方的溝道區(qū)。半導(dǎo)體圖案115可包括與襯底100不同的半導(dǎo)體元素。因此，半導(dǎo)體圖案115可施加應(yīng)力到第一 MOS柵極150b下方的溝道區(qū)。通過半導(dǎo)體圖案115施加的應(yīng)力可以是壓縮力或張力。如果第一 MOS晶體管210是PMOS晶體管，則半導(dǎo)體圖案115可施加壓縮力到溝道區(qū)以改善形成在溝道區(qū)中的溝道中的載流子(空穴)的遷移率。在該示例中，當(dāng)襯底是硅襯底且半導(dǎo)體圖案115施加壓縮力到溝道區(qū)時，半導(dǎo)體圖案115可由硅鍺和/或鍺形成。另外地，如果第一 MOS晶體管210是NMOS晶體管，則半導(dǎo)體圖案115可施加張力到溝道區(qū)以改善形成在溝道區(qū)中的溝道中的載流子(電子)的遷移率。在該示例中，當(dāng)襯底是硅襯底且半導(dǎo)體圖案115施加張力到溝道區(qū)時，半導(dǎo)體圖案115可由硅碳 (silicon-carbon)禾口 / 或碳形成。至少一部分半導(dǎo)體圖案115包括在第一 MOS源極/漏極116中。因此，至少一部分半導(dǎo)體圖案115可摻雜有第二導(dǎo)電類型摻雜劑。根據(jù)至少該示例實(shí)施例，整個半導(dǎo)體圖案115可摻雜有第二導(dǎo)電類型摻雜劑從而被包括在第一 MOS源極/漏極116中。第二金屬半導(dǎo)體化合物層120b設(shè)置在部分第一 MOS源極/漏極116上。第二金屬半導(dǎo)體化合物層120b由通過金屬與半導(dǎo)體圖案115之間的反應(yīng)產(chǎn)生的化合物形成。在一示例中，如果半導(dǎo)體圖案115包括硅鍺(silicon-germanium)，則第二金屬半導(dǎo)體化合物層120b可包括金屬-鍺硅化物。在另一示例中，如果半導(dǎo)體圖案115包括硅碳，則第二金屬半導(dǎo)體化合物層 120b可包括金屬-碳硅化物。第二金屬半導(dǎo)體化合物層120b中的金屬可以是鈷、鎳、鈦等。 根據(jù)至少該示例實(shí)施例，半導(dǎo)體圖案115可突出得高于半導(dǎo)體襯底100的頂表面(例如第一MOS有源部分ACT2的頂表面)。在該示例中，第二金屬半導(dǎo)體化合物層120b的底表面可設(shè)置在比襯底100的頂表面更高的水平。仍參照圖1和圖2，第二口袋區(qū)119b設(shè)置在第一 MOS柵極150b下方的第一 MOS有源部分ACT2中在第一 MOS源極/漏極116 —側(cè)。第二口袋區(qū)119b可摻雜有與第一 MOS有源部分ACT2相同類型的摻雜劑。第二口袋區(qū)119b的摻雜劑密度可高于第一 MOS柵極150b 下方的第一 MOS有源部分ACT2的摻雜劑密度。第二口袋區(qū)11%可改善第一 MOS源極/漏極116之間的擊穿特性。仍參照圖1和2，第二 MOS柵極電介質(zhì)層105c和第二 MOS柵極150c順序堆疊在第二 MOS有源部分ACT3上。第二 MOS柵極150c橫跨第二 MOS有源部分ACT3。第二 MOS源極 /漏極117設(shè)置在第二 MOS柵極150c兩側(cè)的第二 MOS有源部分ACT3中。第二 MOS源極/ 漏極117摻雜有與第二 MOS有源部分ACT3不同類型的摻雜劑。也就是說，第二 MOS源極/ 漏極117可摻雜有第一導(dǎo)電類型摻雜劑。第二 MOS晶體管220包括第二 MOS柵極150c、第二 MOS柵極電介質(zhì)層105c和第二 MOS源極/漏極117。第二 MOS柵極150c包括順序堆疊的第一子?xùn)艠O140c和第二子?xùn)艠O145c。第二 MOS柵極150c的第二子?xùn)艠O145c包括具有較低電阻率的金屬。在該示例中，第二 MOS柵極150c的第一子?xùn)艠O140c用作擴(kuò)散障壘以用于抑制和/或最小化第二子?xùn)艠O145c的金屬元素擴(kuò)散到外部。第二 MOS柵極150c的第一子?xùn)艠O140c接觸第二 MOS柵極150c的第二子?xùn)艠O145c的底表面和側(cè)壁。第一子?xùn)艠O140c的覆蓋第二子?xùn)艠O145c的側(cè)壁的部分的頂表面與第二子?xùn)艠O145c的頂表面共面或基本共面。類似于上述第一 MOS晶體管210，可提供第二半導(dǎo)體圖案(未示出)來施加應(yīng)力到第二 MOS柵極150c下方的溝道區(qū)。第二半導(dǎo)體圖案可填充形成在第二 MOS柵極150c兩側(cè)的第二 MOS有源部分ACT3中的第二凹入?yún)^(qū)(未示出)。第三金屬半導(dǎo)體化合物層120c 可設(shè)置在部分第二 MOS源極/漏極117上。第三金屬半導(dǎo)體化合物層120c與第二 MOS柵極150c分隔開。例如，第三金屬半導(dǎo)體化合物層120c可以是鈷硅化物、鎳硅化物、鈦硅化物、鈷-鍺硅化物(cobalt-germanium silicide)、鎳-鍺硅化物、鈦-鍺硅化物、鈷-碳硅化物、鎳-碳硅化物、鈦-碳硅化物等。根據(jù)至少該示例實(shí)施例，第三口袋區(qū)119c設(shè)置在第二 MOS柵極150c下方的第二 MOS有源部分ACT3中在第二 MOS源極/漏極117的一側(cè)。第三口袋區(qū)119c摻雜有與第二 MOS有源部分ACT3相同類型的摻雜劑。第三口袋區(qū)119c的摻雜劑密度可高于第二 MOS柵極150c下方的第二 MOS有源部分ACT3的摻雜劑密度。第三口袋區(qū)119c可改善第二 MOS 源極/漏極117之間的擊穿特性。仍參照圖1和2，如上所述，第一 MOS晶體管210和第二 MOS晶體管220之一是 PMOS晶體管，而另一個是NMOS晶體管。第一 MOS柵極150b的功函數(shù)可不同于第二 MOS柵極150c的功函數(shù)。根據(jù)至少該示例實(shí)施例，如上所述，第一 MOS柵極150b包括順序堆疊的第一子?xùn)艠O130b、第二子?xùn)艠O140b和第三子?xùn)艠O145b。在該情形下，第一 MOS柵極150b的功函數(shù)可對應(yīng)于通過第一 MOS柵極150b的第一至第三子?xùn)艠O130b、140b和14 的耦合產(chǎn)生的第一耦合功函數(shù)。類似地，當(dāng)?shù)诙?MOS柵極150c包括順序堆疊的第一子?xùn)艠O140c和第二子?xùn)艠O145c時，第二 MOS柵極150c的功函數(shù)可對應(yīng)于通過第一子?xùn)艠O140c和第二子?xùn)艠O145c 的耦合產(chǎn)生的第二耦合功函數(shù)。第一耦合功函數(shù)可根據(jù)第一 MOS柵極150b中的第一子?xùn)艠O130b的功函數(shù)和/或厚度、第二子?xùn)艠O140b的功函數(shù)和/或厚度、和/或第三子?xùn)艠O14 的功函數(shù)確定。根據(jù)至少該示例實(shí)施例，第一 MOS柵極150b的第一子?xùn)艠O130b的功函數(shù)可主導(dǎo)第一耦合功函數(shù)。換言之，例如，第一耦合功函數(shù)可近似于第一 MOS柵極150b的第一子?xùn)艠O130b的功函數(shù)。通過使第一 MOS柵極150b的第一子?xùn)艠O130b厚于第二子?xùn)艠O140b，第一 MOS柵極 150b的第一子?xùn)艠O130b的功函數(shù)可主導(dǎo)第一耦合功函數(shù)。在該情形下，第一MOS柵極150b 的第一子?xùn)艠O130b的功函數(shù)可不同于第二耦合功函數(shù)。第二耦合功函數(shù)可根據(jù)第二 MOS柵極150c中的第一子?xùn)艠O140c的功函數(shù)和/或厚度、和/或第二子?xùn)艠O145c的功函數(shù)確定。例如，如果第二 MOS柵極150c的第一子?xùn)艠O 140c的厚度較薄(例如從約5A到約50A )，則第二耦合功函數(shù)可近似于第一子?xùn)艠O140c 和第二子?xùn)艠O145c的功函數(shù)中的第二子?xùn)艠O145c的功函數(shù)。另外地，如果第二 MOS柵極
150c的第一子?xùn)艠O140c的厚度較厚(例如從約100A到約300A )，則第二耦合功函數(shù)可近似于第二 MOS柵極150c的第一子?xùn)艠O140c的功函數(shù)。根據(jù)至少該示例實(shí)施例，第二 MOS 柵極150c的第一子?xùn)艠O140c可薄于第一 MOS柵極150b的第一子?xùn)艠O130b，第二 MOS柵極 150c的第二子?xùn)艠O145c可主導(dǎo)第二耦合功函數(shù)。也就是說，例如，第二耦合功函數(shù)可近似于第二 MOS柵極150c的第二子?xùn)艠O145c的功函數(shù)。根據(jù)至少該示例實(shí)施例，電子熔絲結(jié)構(gòu)200的浮置圖案130a可具有與第一 MOS柵極150b的第一子?xùn)艠O130b的功函數(shù)相同或基本相同的功函數(shù)。此外，電子熔絲柵極150a 可具有與第二 MOS柵極150c相同或基本相同的功函數(shù)。浮置圖案130a可由與第一 MOS柵極150b的第一子?xùn)艠O130b相同或基本相同的材料形成。電子熔絲柵極150a可由與第二 MOS柵極150c相同或基本相同的材料形成。更具體地，電子熔絲柵極150a的第一子?xùn)艠O 140a和第二子?xùn)艠O14 可分別由與第二 MOS柵極150c的第一子?xùn)艠O140c和第二子?xùn)艠O 145c相同或基本相同的材料形成。第一 MOS柵極150b的第二子?xùn)艠O140b和第三子?xùn)艠O 145b可分別由與第二 MOS柵極150c的第一子?xùn)艠O140c和第二子?xùn)艠O145c相同或基本相同的材料形成。下面將更詳細(xì)地說明其中第一 MOS晶體管210是PMOS晶體管且第二 MOS晶體管 220是NMOS晶體管的示例。在該示例中，第一 MOS柵極150b的功函數(shù)可大于第二 MOS柵極150c的功函數(shù)。第一 MOS柵極150b的第一耦合功函數(shù)也可大于第二 MOS柵極150c的第二耦合功函數(shù)。如上所述，因?yàn)榈谝?MOS柵極150b的第一子?xùn)艠O130b具有足夠的厚度， 所以第一 MOS柵極150b的第一子?xùn)艠O130b可主導(dǎo)第一耦合功函數(shù)。在該情形下，第一 MOS 柵極150b的第一子?xùn)艠O130b的功函數(shù)可近似于構(gòu)成襯底100的半導(dǎo)體材料的價帶邊緣的能級。例如，如果襯底100是硅襯底，則第一 MOS柵極150b的第一子?xùn)艠O130b的功函數(shù)可在約4. 7eV和約5. 4eV之間，包括4. 7eV和5. 4eV。此外，第一 MOS柵極150b的第一子?xùn)艠O130b可用作擴(kuò)散障壘。因此，第一 MOS柵極150b的第一子?xùn)艠O130b可包括具有與硅的價帶邊緣的能級近似的功函數(shù)的較高功函數(shù)的金屬氮化物，較高功函數(shù)的金屬氮化物可包括選自鎢氮化物(WN)、鈦氮化物(TiN)、鉬氮化物(MoN)、富氮的鉭氮化物(富N的TaN)、高溫鉭氮化物等中的至少一種。富氮的鉭氮化物可以是具有比鉭氮化物的化學(xué)計(jì)量含量配比 (stoichiometric contentratio)更高的氮密度的鉭氮化物。高溫鉭氮化物可以是在較高溫度(例如從約400°C到約700°C )下沉積的鉭氮化物。此外，第一 MOS柵極150b的第一子?xùn)艠O130b還可包括在較高功函數(shù)的金屬氮化物下面的較薄粘合層(gluelayer)。粘合層可薄于高功函數(shù)的金屬氮化物。粘合層可以是鈦、鉭等。如上所述，如果第一 MOS晶體管210是PMOS晶體管且第二 MOS晶體管220是NMOS 晶體管，則第二 MOS柵極150c的第二耦合功函數(shù)可近似于構(gòu)成襯底100的半導(dǎo)體材料的價帶邊緣的能級。例如，如果襯底100是硅襯底，則第二 MOS柵極150c的第二耦合功函數(shù)可以在約3. 9eV至約4. 4eV之間，包括3. 9eV和4. 4eV0如上所述，根據(jù)至少該示例實(shí)施例，因?yàn)榈诙?MOS柵極150c的第一子?xùn)艠O140c薄于第一 MOS柵極150b的第一子?xùn)艠O130b，所以第二 MOS柵極150c的第二子?xùn)艠O145c的功函數(shù)可主導(dǎo)第二耦合功函數(shù)。在該情形下，第二 MOS柵極150c的第二子?xùn)艠O145c的功函數(shù)可在約3. 9eV至約4. 4eV之間，包括3. 9eV 和4. 4eV0此外，第二 MOS柵極150c的第二子?xùn)艠O145c可具有比至少第一子?xùn)艠O140c的電阻率更低的電阻率。在一示例中，第二 MOS柵極150c的第二子?xùn)艠O145c可包括鋁。如這里所論述的那樣，具有較薄厚度的第一子?xùn)艠O140c可包括能用作擴(kuò)散障壘的導(dǎo)電的金屬氮化物(例如鈦氮化物(TiN)、鉭氮化物(TaN)和/或鎢氮化物(WN))。此外，第二 MOS 柵極150c的第一子?xùn)艠O140c還可包括在導(dǎo)電的金屬氮化物下面的粘合層(例如鈦和鉭)。 同時，如上所述，第一 MOS柵極150b的第三子?xùn)艠O14 可由與第二 MOS柵極150c的第二子?xùn)艠O145c相同或基本相同的材料形成。在該情形下，即使第一 MOS柵極150b包括具有較低功函數(shù)的第三子?xùn)艠O14 ，第一 MOS柵極150b的第一耦合功函數(shù)也可以保持較高，因?yàn)榈谝?MOS柵極150b的第一子?xùn)艠O130b具有足夠的厚度。根據(jù)至少該示例實(shí)施例，當(dāng)?shù)诙?MOS柵極150c的第一子?xùn)艠O140c足夠厚(例如在約100 A和約300A之間，包括IOOA和300A)時，第二MOS柵極150c的第一子?xùn)艠O140c 的功函數(shù)可主導(dǎo)第二耦合功函數(shù)。在該情形下，第二 MOS柵極150c的第一子?xùn)艠O140c可包括較低功函數(shù)的金屬氮化物，其功函數(shù)在約3. 9eV和約4. 4eV之間的范圍，包括3. 9eV和 4. 4eV0在一示例中，較低功函數(shù)的金屬氮化物可包括低溫鉭氮化物、具有化學(xué)計(jì)量含量配比的鉭氮化物、和/或氮不足的鉭氮化物。低溫鉭氮化物指的是在較低溫度(例如在約5°C 至約380°C之間)下沉積的鉭氮化物。此外，第二 MOS柵極150c的第一子?xùn)艠O140c還可包括在低功函數(shù)的金屬氮化物下面的粘合層(例如鈦和鉭)。當(dāng)?shù)谝?MOS晶體管210是PMOS晶體管且第二 MOS晶體管220是NMOS晶體管時， 第一 MOS有源部分ACT2中的半導(dǎo)體圖案115可由硅鍺和/或鍺形成從而壓縮力可施加到第一 MOS晶體管210的溝道區(qū)。如這里所論述的那樣，由硅碳和/或碳形成的第二半導(dǎo)體圖案(未示出)可存在或可不存在于第二 MOS有源部分ACT3中。下面將更詳細(xì)地說明其中第一 MOS晶體管210是NMOS晶體管且第二 MOS晶體管 220是PMOS晶體管的示例實(shí)施例。在該示例中，第一 MOS柵極150b的功函數(shù)(或第一耦合功函數(shù))可小于第二 MOS柵極150c的功函數(shù)(或第二耦合功函數(shù))。根據(jù)至少該示例實(shí)施例，第一 MOS柵極150b的第一子?xùn)艠O130b可包括上述較低功函數(shù)的金屬氮化物(例如低溫鉭氮化物、具有化學(xué)計(jì)量含量配比的鉭氮化物、和/或氮不足的鉭氮化物)。此外，第一 MOS柵極150b的第一子?xùn)艠O130b還可包括在較低功函數(shù)的金屬氮化物下面的粘合層(例如鈦或鉭)。如果第二 MOS柵極150c的第一子?xùn)艠O140c薄于第一 MOS柵極150b的第一子?xùn)艠O130b，則第二 MOS柵極150c的第二子?xùn)艠O145c可包括與硅的價帶邊緣的能級近似的金屬(例如鉬(Pt)、鎳(Ni)、或鈀(Pd))，且第一子?xùn)艠O140c可包括具有擴(kuò)散障壘特性的導(dǎo)電的金屬氮化物(例如鈦氮化物(TiN)、鉭氮化物(TaN)、和/或鎢氮化物(WN))。另外地， 如果第二 MOS柵極150c的第一子?xùn)艠O140c具有足夠的厚度(例如從約100 A到約300A )，則第二 MOS柵極150c的第一子?xùn)艠O140c可包括上述較高功函數(shù)的金屬氮化物(例如鎢氮化物(WN)、鈦氮化物(TiN)、鉬氮化物(MoN)、富氮的鉭氮化物(富N的TaN)和高溫鉭氮化物(TaN))。仍參照圖1和圖2，電子熔絲電介質(zhì)層10 可包括具有比硅氧化物的介電常數(shù)更高的介電常數(shù)的高k電介質(zhì)材料(例如金屬氧化物，諸如鉿氧化物、鋁氧化物和鋯氧化物)。 電子熔絲電介質(zhì)層10 還可包括在高k電介質(zhì)材料和電子熔絲有源部分ACTl之間的下緩沖電介質(zhì)(例如氧化物)。此外，電子熔絲電介質(zhì)層10 還可包括在高k電介質(zhì)材料和浮置圖案130a之間的上緩沖電介質(zhì)(例如氧化物)。阻擋電介質(zhì)圖案13 可包括選自氧化物、氮化物、氮氧化物和/或高k電介質(zhì)材料(例如金屬氧化物，諸如鉿氧化物、鋁氧化物和鋯氧化物)中的至少一種。第一 MOS柵極電介質(zhì)層10 可包括具有比硅氧化物的介電常數(shù)更高的介電常數(shù)的高k電介質(zhì)材料(例如金屬氧化物，諸如鉿氧化物、鋁氧化物和鋯氧化物)。根據(jù)至少該示例實(shí)施例，第一 MOS柵極電介質(zhì)層10 可具有下緩沖電介質(zhì)/高k電介質(zhì)材料的雙層結(jié)構(gòu)或下緩沖電介質(zhì)/高k電介質(zhì)材料/上緩沖電介質(zhì)的三層結(jié)構(gòu)。類似地，第二 MOS柵極電介質(zhì)層105c可包括具有比硅氧化物的介電常數(shù)更高的介電常數(shù)的高k電介質(zhì)材料(例如金屬氧化物，諸如鉿氧化物、鋁氧化物和鋯氧化物)。第二 MOS柵極電介質(zhì)層105c可具有下緩沖電介質(zhì)/高k電介質(zhì)材料的雙層結(jié)構(gòu)或下緩沖電介質(zhì)/高k電介質(zhì)材料/上緩沖電介質(zhì)的三層結(jié)構(gòu)。電子熔絲電介質(zhì)層105a、第一 MOS柵極電介質(zhì)層10 和第二 MOS柵極電介質(zhì)層105c可由相同或基本相同的材料形成或者可包括不同的高k電介質(zhì)材料。模層123可設(shè)置于襯底100之上或上面。模層123可包括第一槽125a、第二槽125b 和第三槽125c。第一槽12 可定義在第一區(qū)70中的模層123中；第二槽12 可定義在第二區(qū)80中的模層123中；第三槽125c可定義在第三區(qū)90中的模層123中。浮置圖案 130a和電子熔絲柵極150a可設(shè)置在第一槽12 中。類似地，第一 MOS柵極150b可設(shè)置在第二槽12 中，第二 MOS柵極150c可設(shè)置在第三槽125c中。根據(jù)至少該示例實(shí)施例，模層123的頂表面可與電子熔絲柵極150a以及第一 MOS柵極150b和第二 MOS柵極150c的頂表面共面或基本共面。此外，模層123的頂表面可與浮置圖案130a的第二部分129b的頂表面共面或基本共面。一對第一絕緣間隔物SPl可分別設(shè)置在模層123與浮置圖案130a的一對第二部分129b的外壁之間。一對第二絕緣間隔物SP2可分別設(shè)置在第一 MOS柵極150b的側(cè)壁與模層123之間。一對第三絕緣間隔物SP3可分別設(shè)置在第二 MOS柵極150c的側(cè)壁與模層 123之間。第一槽12 的內(nèi)側(cè)壁可通過一對第一絕緣間隔物SPl的側(cè)壁形成。類似地，第二槽12 的內(nèi)側(cè)壁可通過一對第二絕緣間隔物SP2的側(cè)壁形成。第三槽125c的內(nèi)側(cè)壁可通過一對第三絕緣間隔物SP3的側(cè)壁形成。第一、第二和第三金屬半導(dǎo)體化合物層120a、 120b和120c可分別通過第一至第三絕緣間隔物SP1、SP2和SP3與浮置圖案130a、第一 MOS 柵極150b和第二 MOS柵極150c分隔開。第一、第二和第三絕緣間隔物SP1、SP2和SP3可由例如氧化物、氮化物、和/或氮氧化物形成。根據(jù)至少一些替代的示例實(shí)施例，第一、第二和第三絕緣間隔物SP1、SP2和 SP3可被省略。在該情形下，第一、第二和第三槽125a、12 和125c的內(nèi)側(cè)壁可由模層123 形成。仍參照圖1和2，浮置圖案130a中的一對第二部分129b的外壁之間的水平距離定義為第一寬度W1。浮置圖案130a的第一寬度Wl可不同于第一 MOS柵極150b的第二寬度 W2和第二 MOS柵極150c的第三寬度W3。如圖2所示，第一寬度Wl可大于第二寬度W2。類似地，第一寬度Wl可大于第三寬度W3。第二寬度W2可等于、基本等于或者不同于第三寬度 W3。然而，發(fā)明概念不限于此。第一寬度Wl可與第二寬度W2和/或第三寬度W3相同或基本相同。第一寬度Wl可與第一槽12 的寬度相同或基本相同。類似地，第二寬度W2和第三寬度W3可分別與第二槽12 和第三槽125c的寬度相同或基本相同。在上述示例實(shí)施例中，電子熔絲結(jié)構(gòu)200根據(jù)電荷是否存儲于浮置圖案130a中而具有不同的閾值電壓。例如，在電荷存儲于浮置圖案130a中的狀態(tài)下，電子熔絲結(jié)構(gòu)200具有第一閾值電壓，而在電荷不存儲于浮置圖案130a中的狀態(tài)下，電子熔絲結(jié)構(gòu)200具有第二閾值電壓。在該示例中，第一閾值電壓和第二閾值電壓彼此不同。電子熔絲結(jié)構(gòu)200可基于第一閾值電壓和第二閾值電壓之間的差而導(dǎo)通或截止。電子熔絲結(jié)構(gòu)200可通過電供應(yīng)(electrically supplying)電荷到浮置圖案130a而被編程。施加到電子熔絲柵極150a 的編程電壓使電子熔絲柵極150a下面的溝道區(qū)中的電荷遂穿通過電子熔絲電介質(zhì)層10 從而存儲于浮置圖案130a中。
因?yàn)殡娮尤劢z結(jié)構(gòu)200通過供應(yīng)電荷到浮置圖案130a中而被編程，所以電子熔絲結(jié)構(gòu)200的尺寸可減小。因此，可實(shí)現(xiàn)具有電子熔絲結(jié)構(gòu)以用于增大集成度的半導(dǎo)體器件。 此外，根據(jù)至少一些示例實(shí)施例的電子熔絲結(jié)構(gòu)可通過提供編程電壓到電子熔絲柵極150a 而被編程，由此簡化了電子熔絲結(jié)構(gòu)200的編程操作。此外，不需要較高價格的編程設(shè)備。 結(jié)果，電子熔絲結(jié)構(gòu)200的編程效率可提高。此外，根據(jù)至少一些示例實(shí)施例，電子熔絲結(jié)構(gòu)200的浮置圖案130a和電子熔絲柵極150a可由與第一 MOS晶體管210和第二 MOS晶體管220的部分MOS柵極150b和150c 相同或基本相同的材料形成。因此，電子熔絲結(jié)構(gòu)200可與MOS晶體管210和220并行地 (例如同步和/或同時地)形成。結(jié)果，用于形成電子熔絲結(jié)構(gòu)200的額外工藝可得到消除和/或最小化，且半導(dǎo)體器件的產(chǎn)率可得到提高。 此外，通過使用電子熔絲柵極150a與電子熔絲有源部分ACTl之間的電壓差，浮置圖案130a中的電荷可釋放到浮置圖案130a外部。因此，如果電子熔絲結(jié)構(gòu)200中有編程錯誤，則電子熔絲結(jié)構(gòu)200可被再編程，由此改善半導(dǎo)體器件產(chǎn)量。根據(jù)至少一些示例實(shí)施例的電子熔絲結(jié)構(gòu)可用于各種目的。例如，電子熔絲結(jié)構(gòu) 200可用作芯片識別部件以用于記錄關(guān)于半導(dǎo)體芯片的制造歷史的信息。在該示例中，電子熔絲結(jié)構(gòu)200可布置且包括在芯片識別部件中。作為另一示例，在完成半導(dǎo)體芯片的制造后，電子熔絲結(jié)構(gòu)200可包括在用于芯片定制(chip customization)的部件中以用于改善和/或最優(yōu)化半導(dǎo)體芯片的各方面特性。例如，控制用于操作半導(dǎo)體芯片的各種信號的速度、控制半導(dǎo)體芯片中的電阻器的電阻、和/或控制半導(dǎo)體芯片中的電容器的電容可根據(jù)芯片定制部件中的電子熔絲結(jié)構(gòu)200 是否被編程來進(jìn)行，從而所制造的半導(dǎo)體芯片的特性可得到改善和/或最優(yōu)化。當(dāng)包括電子熔絲結(jié)構(gòu)200的半導(dǎo)體器件實(shí)現(xiàn)為半導(dǎo)體存儲器件時，電子熔絲結(jié)構(gòu) 200可用作修補(bǔ)單元以用于以冗余存儲單元替換缺陷存儲單元。發(fā)明概念不限于這里公開的示例。電子熔絲結(jié)構(gòu)200可用于其它各種目的。此外，第一 MOS晶體管210和第二 MOS晶體管220中的每個可包括具有適當(dāng)功函數(shù)的柵極以用于滿足期望的和/或要求的特性。因此，電子熔絲結(jié)構(gòu)200、第一 MOS晶體管 210和第二 MOS晶體管220中的每個可實(shí)施為具有改善的和/或最優(yōu)化的特性。在根據(jù)至少一些示例實(shí)施例的半導(dǎo)體器件中，浮置圖案130a的第二部分129b的頂表面可與電子熔絲柵極150a的頂表面共面或基本共面。另外地，第二部分129b的頂表面可具有與電子熔絲柵極150a的頂表面的高度不同的高度。這將在下面關(guān)于圖3更詳細(xì)地進(jìn)行說明。圖3是截面圖，示出根據(jù)發(fā)明概念另一示例實(shí)施例的半導(dǎo)體器件。如圖2的情形那樣，圖3示出沿圖1中的Ia-Ia' ,Ib-Ib'、ΙΙ_ΙΓ和ΙΙΙ-ΙΙΓ的截面圖。圖3所示的示例實(shí)施例類似于圖2所示的示例實(shí)施例。因此，用相同的附圖標(biāo)記表示相同的部件，且重復(fù)描述被省略。參照圖3，浮置圖案130a'包括設(shè)置于電子熔絲柵極150a和電子熔絲有源部分 ACTl之間的第一部分U9a。一對第二部分129b'從第一部分129a的兩邊緣沿電子熔絲柵極150a的側(cè)壁向上延伸。在該示例實(shí)施例中，第二部分129b'的頂表面設(shè)置在比電子熔絲柵極150a的頂表面低的高度處。S卩，例如，第二部分129b'的頂表面相對于電子熔絲柵極
18150a的頂表面凹入。因此，凹陷區(qū)定義于第二部分129b'的頂表面上。凹陷區(qū)可填充有由例如氧化物、氮化物、和/或氮氧化物形成的填隙電介質(zhì)層152。層間電介質(zhì)155設(shè)置于模層123和通過模層123暴露的部分電子熔絲結(jié)構(gòu)上。至少層間電介質(zhì)1 的下部分可由絕緣的擴(kuò)散障壘材料(例如氮化物和/或氮氧化物)形成。根據(jù)至少該示例實(shí)施例，填隙電介質(zhì)層152可被省略。在該情形下，部分層間電介質(zhì)巧5可填充凹陷區(qū)。盡管未示出，但是層間電介質(zhì)155還可設(shè)置于圖2所示的半導(dǎo)體器件的模層123 上。因?yàn)榈诙糠?29b'的頂表面設(shè)置在比電子熔絲柵極150a的頂表面低的高度處，所以電子熔絲柵極150a和浮置圖案130a'之間的絕緣性質(zhì)可得到改善。將關(guān)于附圖描述根據(jù)發(fā)明概念一示例實(shí)施例的制造包括電子熔絲的半導(dǎo)體器件的方法。圖4A至圖IlA是平面圖，用于說明根據(jù)發(fā)明概念一示例實(shí)施例制造半導(dǎo)體器件的方法。圖4B至圖IlB是與圖4A至圖IlA的平面圖對應(yīng)的沿Ia-Ia'、Ib-Ib'、ΙΙ_ΙΓ 和ΙΙΙ-ΙΙΓ取得的截面圖。參照圖4Α和圖4Β，準(zhǔn)備包括第一區(qū)70、第二區(qū)80和第三區(qū)90的襯底100。器件隔離圖案101形成在襯底100中以定義第一區(qū)70中的電子熔絲有源部分ACT1、第二區(qū)80 中的第一 MOS有源部分ACT2和第三區(qū)90中的第二 MOS有源部分ACT3。電子熔絲電介質(zhì)層10 形成在襯底100的第一區(qū)70上。第一 MOS柵極電介質(zhì)層 105b形成在襯底100的第二區(qū)80上。第二 MOS柵極電介質(zhì)層105c形成在襯底100的第三區(qū)90上。電子熔絲電介質(zhì)層105a、第一 MOS柵極電介質(zhì)層10 和第二 MOS柵極電介質(zhì)層 105c可同步或同時形成。另外地，電介質(zhì)層105110 和105c可不分先后地順序形成。之后，虛設(shè)柵極層可形成在襯底100上。通過順序構(gòu)圖第一區(qū)70中的虛設(shè)柵極層和電子熔絲電介質(zhì)層105a，電子熔絲電介質(zhì)層10 和第一虛設(shè)柵極IlOa形成為順序堆疊在電子熔絲有源部分ACTl上。通過順序構(gòu)圖第二區(qū)80中的虛設(shè)柵極層和第一 MOS柵極電介質(zhì)層10 ，第一 MOS柵極電介質(zhì)層10 和第二虛設(shè)柵極IlOb形成為順序堆疊在第一 MOS有源部分ACT2上。通過順序構(gòu)圖第三區(qū)90中的虛設(shè)柵極層和第二 MOS柵極電介質(zhì)層 105c，第二 MOS柵極電介質(zhì)層105c和第三虛設(shè)柵極IlOc形成為順序堆疊在第二 MOS有源部分ACT3上。第一虛設(shè)柵極110a、第二虛設(shè)柵極IlOb和第三虛設(shè)柵極IlOc可同步或同時形成。如圖4A所示，第一虛設(shè)柵極IlOa橫過電子熔絲有源部分ACTl ；第二虛設(shè)柵極IlOb 橫過第一 MOS有源部分ACT2 ；第三虛設(shè)柵極IlOc橫過第二 MOS有源部分ACT3。根據(jù)至少該示例實(shí)施例，第一虛設(shè)柵極IlOa的寬度大于第二虛設(shè)柵極IlOb的寬度。此外，第一虛設(shè)柵極IlOa的寬度大于第三虛設(shè)柵極IlOc的寬度。參照圖5A和圖5B，電子熔絲源極/漏極112形成在第一虛設(shè)柵極IlOa兩側(cè)的電子熔絲有源部分ACTl中。第一 MOS源極/漏極116形成在第二虛設(shè)柵極IlOb兩側(cè)的第一 MOS有源部分ACT2中。第二 MOS源極/漏極117形成在第三虛設(shè)柵極IlOc兩側(cè)的第二 MOS有源部分ACT3中。第一 MOS源極/漏極116和第二 MOS源極/漏極117之一可通過摻雜N型摻雜劑形成，而另一個可通過摻雜P型摻雜劑形成。第一 MOS源極/漏極116和第二 MOS源極/漏極117可不分先后地順序形成。電子熔絲源極/漏極112可通過摻雜與第一 MOS源極/漏極116和第二 MOS源極/漏極117之一相同類型的摻雜劑形成。摻雜有相同類型摻雜劑的電子熔絲源極/漏極112和第一 MOS源極/漏極116或第二 MOS源極/漏極117可同時或同步形成。另外地，摻雜有相同類型摻雜劑的電子熔絲源極/漏極112和第一 MOS源極/漏極116或第二 MOS源極/漏極117可不分先后地順序形成。電子熔絲源極/漏極112、第一 MOS源極/漏極116、以及第二 MOS源極/漏極117可形成得與虛設(shè)柵極IlOaUlOb和IlOc自對準(zhǔn)。第一、第二和第三絕緣間隔物SP1、SP2和SP3可分別形成在第一、第二和第三虛設(shè)柵極IlOaUlOb和IlOc的側(cè)壁上。如果電子熔絲源極/漏極112、第一 MOS源極/漏極 116和第二 MOS源極/漏極117形成為LDD結(jié)構(gòu)，則電子熔絲源極/漏極112、第一 MOS源極/漏極116和第二 MOS源極/漏極117可利用虛設(shè)柵極IlOaUlOb和IlOc以及絕緣間隔物SP1、SP2和SP3作為掩模來形成。在該示例中，形成絕緣間隔物SP1、SP2和SP3之前可注入較低劑量的摻雜劑離子，形成絕緣間隔物SP1、SP2和SP3之后可注入較高劑量的摻雜劑離子。仍參照圖5A和圖5B，通過在第二虛設(shè)柵極IlOb和第二絕緣間隔物SP2兩側(cè)凹入第一MOS有源部分ACT2而形成凹入?yún)^(qū)114。在該示例中，在第一虛設(shè)柵極IlOa和第三虛設(shè)柵極1 IOc各自側(cè)面的電子熔絲有源部分ACTl和第二 MOS有源部分ACT3可覆蓋有掩模(例如氧化物和氮化物)。凹入?yún)^(qū)114可利用根據(jù)晶面進(jìn)行選擇性蝕刻的選擇性濕法蝕刻工藝形成。對于選擇性濕法蝕刻工藝，硅的晶面{1，1，1}的組可用作蝕刻停止表面。因此，如圖 5B所示，凹入?yún)^(qū)114的側(cè)壁可尖銳地指向(例如具有較尖銳的尖端)第二虛設(shè)柵極IlOb下面的部分。半導(dǎo)體圖案115可形成來填充凹入?yún)^(qū)114。半導(dǎo)體圖案115可利用源氣體通過選擇性外延生長工藝來形成，源氣體包括與襯底100不同的半導(dǎo)體元素。半導(dǎo)體圖案115可利用原位方法摻雜。在該示例中，整個半導(dǎo)體圖案115可包括在第一 MOS源極/漏極116 中。另外地，在形成半導(dǎo)體圖案115之后，可通過利用第二虛設(shè)柵極IlOb和絕緣間隔物SP2 作為掩模注入摻雜劑離子到包括半導(dǎo)體圖案115的第一 MOS有源部分ACT2中而形成第一 MOS源極/漏極116。在形成虛設(shè)柵極110a、1 IOb和110c，絕緣間隔物SPl、SP2和SP3，以及半導(dǎo)體圖案 115之后，源極/漏極112、116和117的頂表面被暴露。之后，第一、第二和第三金屬半導(dǎo)體化合物層120a、120b和120c通過源極/漏極112、116和117的暴露頂表面與金屬反應(yīng)而形成。模層形成在襯底100上，且模層被平坦化以暴露虛設(shè)柵極IlOaUlOb和110c。平坦化的模層123與虛設(shè)柵極IlOaUlOb和IlOc的頂表面共面或基本共面。模層123可由對于虛設(shè)柵極IlOaUlOb和IlOc具有蝕刻選擇性的電介質(zhì)材料形成。此外，絕緣間隔物 SPUSP2和SP3也可包括對于虛設(shè)柵極IlOaUlOb和IlOc具有蝕刻選擇性的電介質(zhì)材料。 在一示例中，虛設(shè)柵極IlOaUlOb和IlOc可由多晶半導(dǎo)體形成，模層123可由氧化物、氮化物和/或氮氧化物形成。此外，絕緣間隔物SP1、SP2和SP3可由氧化物、氮化物和/或氮氧化物形成。參照圖6A和圖6B，槽125a、125b和125c通過去除暴露的虛設(shè)柵極IlOaUlOb和IlOc而形成。第一虛設(shè)柵極IlOa被去除從而第一槽12 形成在第一區(qū)70中；第二虛設(shè)柵極IlOb被去除從而第二槽12 形成在第二區(qū)80中；第三虛設(shè)柵極IlOc被去除從而第三槽125c形成在第三區(qū)90中。如所示，電子熔絲電介質(zhì)層105a、第一 MOS柵極電介質(zhì)層 105b和第二 MOS柵極電介質(zhì)層105c保留，且因此分別通過第一、第二和第三槽125a、12 和125c暴露。盡管未示出，但是根據(jù)至少該示例實(shí)施例，電介質(zhì)層105a、10 和105c可在形成槽12^1、12 和125c之后形成。更具體地，虛設(shè)柵極110a、IlOb和IlOc可被去除從而形成第一、第二和第三槽125a、12 和125c且暴露電子熔絲有源部分ACT1、第一 MOS有源部分ACT2和第二 MOS有源部分ACT3。之后，電子熔絲電介質(zhì)層105a、第一 MOS柵極電介質(zhì)層 105b和第二 MOS柵極電介質(zhì)層105c可分別形成在電子熔絲有源部分ACTl、第一 MOS有源部分ACT2和第二 MOS有源部分ACT3的暴露部分上。根據(jù)至少該示例實(shí)施例，第一槽12 的寬度可大于第二槽12 的寬度。此外，第一槽12 的寬度可大于第三槽125c的寬度。然而，發(fā)明概念不限于此。虛設(shè)柵極110a、 IlOb和IlOc的寬度可被調(diào)整從而虛設(shè)柵極IlOaUlOb和IlOc的寬度可彼此相同、基本相同或者不同。參照圖7A和圖7B，第一導(dǎo)電層130形成(例如共形地形成)在具有槽12fe、125b 和125c的襯底100上。因此，第一導(dǎo)電層130沿槽125a、12 和125c的內(nèi)表面以及模層 123的頂表面形成。槽125a、12 和125c的內(nèi)表面包括槽125a、12 和125c的內(nèi)側(cè)壁和
底表面。第一導(dǎo)電層130可具有單層或多層結(jié)構(gòu)。在一示例中，第一導(dǎo)電層130可包括金屬性導(dǎo)電材料。掩模圖案132形成在第一導(dǎo)電層130上。掩模圖案132覆蓋第二區(qū)80和第三區(qū) 90中的第一導(dǎo)電層130。掩模圖案132還覆蓋第一區(qū)70的電子熔絲有源部分ACTl上的第一導(dǎo)電層130。這里，至少設(shè)置在電子熔絲有源部分ACTl兩側(cè)的器件隔離圖案101上和設(shè)置在第一槽12 的內(nèi)表面上的第一導(dǎo)電層130被暴露。第一槽12 的內(nèi)表面包括第一槽 125a的底表面和兩個內(nèi)側(cè)壁。如圖7A所示，設(shè)置在第一區(qū)70中的器件隔離圖案101上和設(shè)置在模層123的頂表面上的第一導(dǎo)電層130也被暴露。這里，設(shè)置在電子熔絲有源部分 ACTl上和設(shè)置在模層123的頂表面上的第一導(dǎo)電層130被覆蓋有掩模圖案132。掩模圖案 132可由例如氮氧化物、氮化物、氧化物和/或光致抗蝕劑形成。參照圖8A和圖8B，利用掩模圖案132作為蝕刻掩模去除暴露的第一導(dǎo)電層130。 因此，掩模圖案132下面的第一導(dǎo)電層130'保留在第一區(qū)70中。保留在第一區(qū)70中的第一導(dǎo)電層130'設(shè)置于電子熔絲有源部分ACTl上。第二區(qū)80和第三區(qū)90中的第一導(dǎo)電層 130未被暴露，因此得到保留。在一示例中，暴露的第一導(dǎo)電層130可通過各向同性蝕刻工藝(例如濕法蝕刻工藝和/或干法各向同性蝕刻工藝)被去除。之后，掩模圖案132被去除，阻擋電介質(zhì)層135形成(例如共形地形成)在襯底100 上。更詳細(xì)地，阻擋電介質(zhì)層135形成在保留的第一導(dǎo)電層130'和130上且沿槽12fe、 12 和125c的內(nèi)表面和模層123的頂表面形成。阻擋電介質(zhì)層135可由氧化物、氮氧化物和/或高k電介質(zhì)材料(例如金屬氧化物諸如鉿氧化物或鋁氧化物)形成。參照圖9A和圖9B，第三區(qū)90中的阻擋電介質(zhì)層135和第一導(dǎo)電層130被去除以暴露第三槽125c的內(nèi)表面和模層123。第二 MOS柵極電介質(zhì)層105c也被暴露。第一區(qū)70中的阻擋電介質(zhì)層135和第一導(dǎo)電層130'以及第二區(qū)80中的阻擋電介質(zhì)層135和第一導(dǎo)電層130保留。形成覆蓋第一區(qū)70和第二區(qū)80中的阻擋電介質(zhì)層135的第二掩模圖案 (未示出)，利用第二掩模圖案作為蝕刻掩模而去除第三區(qū)90中的阻擋電介質(zhì)層135和第一導(dǎo)電層130。第三區(qū)90中的阻擋電介質(zhì)層135和第一導(dǎo)電層130可通過各向同性蝕刻工藝(例如濕法蝕刻工藝和/或干法各向同性蝕刻工藝)被去除。參照圖IOA和圖10B，第二區(qū)80中的第一導(dǎo)電層130通過去除第二區(qū)80中的阻擋電介質(zhì)層135而被暴露。然而，第一區(qū)70中的阻擋電介質(zhì)層135保留。在一示例中，可形成覆蓋第一區(qū)70和第三區(qū)90的第三掩模圖案(未示出)，第二區(qū)80中的阻擋電介質(zhì)層 135可利用第三掩模圖案作為蝕刻掩模而被去除。參照圖IlA和圖11B，第二導(dǎo)電層140形成(例如共形地形成)在襯底100上。在第一區(qū)70中，第二導(dǎo)電層140沿阻擋電介質(zhì)層135的表面共形地形成。更具體地，第一區(qū) 70中的第二導(dǎo)電層140沿第一槽12 的內(nèi)表面和模層123的頂表面共形地形成。第二導(dǎo)電層140沿第二區(qū)80中的第一導(dǎo)電層130的表面共形地形成。根據(jù)至少該示例實(shí)施例，第二區(qū)80中的第二導(dǎo)電層140接觸第一導(dǎo)電層130。更具體地，第二區(qū)80 中的第二導(dǎo)電層140沿第二槽12 的內(nèi)表面和模層123的頂表面共形地形成。第二導(dǎo)電層140也在第三區(qū)90中沿第三槽125c的內(nèi)表面和模層123的頂表面共形地形成。第三區(qū)90中的第二導(dǎo)電層140接觸第二 MOS柵極電介質(zhì)層105c。第二導(dǎo)電層140可包括金屬性導(dǎo)電材料。而且，第二導(dǎo)電層140可具有單層或多層結(jié)構(gòu)。之后，第三導(dǎo)電層145形成在第二導(dǎo)電層140上。第三導(dǎo)電層145填充第一、第二和第三槽12如、12恥和125c。第三導(dǎo)電層145接觸第二導(dǎo)電層140。根據(jù)至少該示例實(shí)施例，第二區(qū)80中順序堆疊的第一、第二和第三導(dǎo)電層130、140和145的耦合產(chǎn)生的第一耦合功函數(shù)不同于第三區(qū)90中順序堆疊的第二和第三導(dǎo)電層140和145的耦合產(chǎn)生的第二耦合功函數(shù)。更具體地，例如，第一導(dǎo)電層130的功函數(shù)不同于第二耦合功函數(shù)。根據(jù)至少該示例實(shí)施例，第一導(dǎo)電層130可厚于第二導(dǎo)電層140。根據(jù)至少一示例實(shí)施例，PMOS晶體管形成在第二區(qū)80中，NMOS晶體管形成在第三區(qū)90中。在該示例中，第一導(dǎo)電層130可包括較高功函數(shù)的金屬氮化物。這里，第二和第三導(dǎo)電層140和145可構(gòu)造得使第二耦合功函數(shù)具有較低功函數(shù)。例如，第二導(dǎo)電層140可包括具有較薄厚度的導(dǎo)電的金屬氮化物，第三導(dǎo)電層145可包括具有較低功函數(shù)的金屬。另外地，第二導(dǎo)電層140可包括較低功函數(shù)的金屬氮化物且足夠厚。較高功函數(shù)的金屬氮化物和較低功函數(shù)的金屬氮化物可與上面參照圖1和圖2描述的那些相同或基本相同。根據(jù)至少一示例實(shí)施例，NMOS晶體管可形成在第二區(qū)80中，PMOS晶體管可形成在第三區(qū)90中。在該示例中，第一導(dǎo)電層130包括較低功函數(shù)的金屬氮化物。第二導(dǎo)電層 140和第三導(dǎo)電層145可構(gòu)造得使第二耦合功函數(shù)具有較高功函數(shù)。例如，第二導(dǎo)電層140 可包括具有較薄厚度的導(dǎo)電金屬氮化物，第三導(dǎo)電層145可包括具有較高功函數(shù)的金屬。 另外地，第二導(dǎo)電層140可包括較高功函數(shù)的金屬氮化物且足夠厚。之后，第三導(dǎo)電層145、第二導(dǎo)電層140、阻擋電介質(zhì)層135、以及第一導(dǎo)電層130和 130'被平坦化，直到模層123的頂表面被暴露。通過平坦化，圖1和圖2所示的浮置圖案 130a、阻擋電介質(zhì)圖案13 和電子熔絲柵極150a形成在第一槽12 中。此外，圖1和圖2所示的第一 MOS柵極150b形成在第二槽12 中，圖1和圖2所示的第二 MOS柵極150c 形成在第三槽125c中。返回參照圖11A、圖11B、圖1和圖2，浮置圖案130a和第一 MOS柵極150b的第一子?xùn)艠O130b分別由第一區(qū)70中的第一導(dǎo)電層130'和第二區(qū)80中的第一導(dǎo)電層130形成。電子熔絲柵極150a的第一子?xùn)艠O140a、第一 MOS柵極150b的第二子?xùn)艠O140b和第二 MOS柵極150c的第一子?xùn)艠O140c由第二導(dǎo)電層140形成。電子熔絲柵極150a的第二子?xùn)艠O145a、第一 MOS柵極150b的第三子?xùn)艠O14 和第二 MOS柵極150c的第二子?xùn)艠O145c 由第三導(dǎo)電層145形成。制造圖3所示的半導(dǎo)體器件的方法的示例實(shí)施例可類似于關(guān)于圖4A至圖IlA和圖4B至圖IlB描述的制造方法。然而，在進(jìn)行平坦化之后，浮置圖案130a的第二部分129b 的頂表面被選擇性凹入。在該示例中，柵極150a、150b和150c的頂表面可被掩模圖案(未示出)保護(hù)。之后，如圖3所示，填隙電介質(zhì)層152形成來填充凹入的第二部分129b'上的凹陷區(qū)域。在形成填隙電介質(zhì)層152之后，填隙電介質(zhì)層152被平坦化，直到模層123被暴露，由此將填隙電介質(zhì)層152限制在凹陷區(qū)域內(nèi)。之后，層間電介質(zhì)155形成在襯底100之上。根據(jù)至少一些示例實(shí)施例，填隙電介質(zhì)層152可被省略，層間電介質(zhì)可填充凹陷區(qū)域。根據(jù)示例實(shí)施例的半導(dǎo)體器件可安裝于各種類型的封裝中。半導(dǎo)體器件的示例封裝包括層疊封裝(package on package，PoP)、球柵陣列(BGA)、芯片尺寸封裝(CSP)、帶引線的塑料芯片載體(plastic leaded chip carrier, PLCC)、塑料雙列直插封裝(PDIP)、窩伏爾組件中管芯封裝(die in waffl印ack)、晶圓形式管芯封裝(die in wafer form)、板上芯片(COB)、陶瓷雙列直插封裝(CERDIP)、塑料公制四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小輪廓集成電路(SOIC)、縮小輪廓封裝(SSOP)、薄小輪廓封裝(TSOP)、系統(tǒng)級封裝(system in package, SIP)、多芯片封裝(MCP)、晶圓級制造封裝(WFP)和晶圓級處理堆疊封裝(WSP)。根據(jù)發(fā)明概念的示例實(shí)施例的半導(dǎo)體器件可安裝于其中的封裝還可包括有機(jī)地連接到根據(jù)發(fā)明概念的示例實(shí)施例的半導(dǎo)體器件的其它類型的半導(dǎo)體器件(例如存儲器件和/或邏輯器件)。如上所述，浮置圖案包括形成在電子熔絲柵極和電子熔絲有源部分之間的第一部分以及從第一部分的邊緣沿電子熔絲柵極的側(cè)壁向上延伸的第二部分。電子熔絲結(jié)構(gòu)可通過在浮置圖案中存儲電荷而被電編程。此外，因?yàn)楦≈脠D案結(jié)構(gòu)上浮置，所以包括浮置圖案的電子熔絲結(jié)構(gòu)的尺寸可減小。因此，可實(shí)現(xiàn)包括電子熔絲結(jié)構(gòu)以用于改善高集成度的半導(dǎo)體器件。此外，因?yàn)殡娮尤劢z柵極通過提供編程電壓而被編程，所以電子熔絲結(jié)構(gòu)的編程操作可得到簡化。此外，額外地，不需要較高價格的編程設(shè)備。因此，電子熔絲結(jié)構(gòu)的編程效率可得到改善。上述主題被視為示例而非限制性的，所附權(quán)利要求旨在覆蓋落入發(fā)明概念的真實(shí)思想和范圍內(nèi)的全部這樣的變形、增強(qiáng)和其它實(shí)施例。因此，在法律允許的最大程度下，發(fā)明概念的范圍將由所附權(quán)利要求及其等價物的最寬可行解釋來確定，不應(yīng)被前面的詳細(xì)描述所約束或限制。
權(quán)利要求
1.一種半導(dǎo)體器件，包括電子熔絲柵極，橫跨襯底的電子熔絲有源部分；浮置圖案，包括在所述電子熔絲柵極與所述電子熔絲有源部分之間的第一部分和沿所述電子熔絲柵極的側(cè)壁向上延伸的一對第二部分；阻擋電介質(zhì)圖案，在所述浮置圖案與所述電子熔絲柵極之間；以及電子熔絲電介質(zhì)層，在所述浮置圖案與所述電子熔絲有源部分之間。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述浮置圖案包括金屬性導(dǎo)電材料，具有與所述電子熔絲柵極的功函數(shù)不同的功函數(shù)。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述浮置圖案的所述一對第二部分的頂表面與所述電子熔絲柵極的頂表面基本共面。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述浮置圖案的所述一對第二部分的頂表面設(shè)置在比所述電子熔絲柵極的頂表面低的高度處。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述襯底包括彼此分隔開的第一區(qū)、第二區(qū)和第三區(qū)，且其中所述電子熔絲有源部分定義于所述第一區(qū)中，所述半導(dǎo)體器件還包括順序堆疊在定義于所述襯底的所述第二區(qū)中的第一 MOS有源部分上的第一 MOS柵極電介質(zhì)層和第一 MOS柵極；以及順序堆疊在定義于所述襯底的所述第三區(qū)中的第二 MOS有源部分上的第二 MOS柵極電介質(zhì)層和第二 MOS柵極。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中所述第一MOS柵極的功函數(shù)不同于所述第二 MOS柵極的功函數(shù)。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中所述第一MOS柵極包括順序堆疊的第一子?xùn)艠O、第二子?xùn)艠O和第三子?xùn)艠O，所述第一 MOS柵極的功函數(shù)是通過所述第一 MOS柵極的所述第一子?xùn)艠O、第二子?xùn)艠O和第三子?xùn)艠O的耦合產(chǎn)生的第一耦合功函數(shù)，且其中所述第二 MOS 柵極包括順序堆疊的第一子?xùn)艠O和第二子?xùn)艠O，所述第二 MOS柵極的功函數(shù)是通過所述第二 MOS柵極的所述第一子?xùn)艠O和第二子?xùn)艠O的耦合產(chǎn)生的第二耦合功函數(shù)。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述第一MOS柵極的第一子?xùn)艠O具有與所述第二耦合功函數(shù)不同的功函數(shù)，所述浮置圖案具有與所述第一 MOS柵極的第一子?xùn)艠O相同的功函數(shù)，所述電子熔絲柵極的功函數(shù)與所述第二耦合功函數(shù)相同。
9.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述電子熔絲柵極包括順序堆疊的第一子?xùn)艠O和第二子?xùn)艠O，且其中所述電子熔絲柵極的第一子?xùn)艠O、所述第一 MOS柵極的第一子?xùn)艠O和第二子?xùn)艠O、以及所述第二 MOS柵極的第一子?xùn)艠O用作對于對應(yīng)的金屬元素的擴(kuò)散障壘。
10.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述浮置圖案由與所述第一MOS柵極的第一子?xùn)艠O相同的材料形成，所述第一 MOS柵極的第二子?xùn)艠O由與所述第二 MOS柵極的第一子?xùn)艠O相同的材料形成，所述第一 MOS柵極的第三子?xùn)艠O由與所述第二 MOS柵極的第二子?xùn)艠O相同的材料形成，所述電子熔絲柵極由與所述第二 MOS柵極相同的材料形成。
11.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述第一MOS柵極的第一子?xùn)艠O厚于所述第二 MOS柵極的第一子?xùn)艠O。
12.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述第一MOS柵極的第一子?xùn)艠O和第二子?xùn)艠O覆蓋所述第一 MOS柵極的所述第三子?xùn)艠O的底表面和側(cè)壁，所述第二 MOS柵極的第一子?xùn)艠O覆蓋所述第二 MOS柵極的第二子?xùn)艠O的底表面和側(cè)壁。
13.如權(quán)利要求5所述的半導(dǎo)體器件，還包括設(shè)置在所述襯底上的模層，其中所述電子熔絲柵極、所述阻擋電介質(zhì)圖案和所述浮置圖案設(shè)置在定義于所述模層的與所述襯底的第一區(qū)對應(yīng)的部分中的第一槽中，所述第一 MOS柵極設(shè)置在定義于所述模層的與所述襯底的第二區(qū)對應(yīng)的部分中的第二槽中，且所述第二 MOS柵極設(shè)置在定義于所述模層的與所述襯底的第三區(qū)對應(yīng)的部分中的第三槽中。
14.如權(quán)利要求13所述的半導(dǎo)體器件，還包括第一絕緣間隔物，在所述模層與所述浮置圖案的每個第二部分之間； 第二絕緣間隔物，在所述模層與所述第一 MOS柵極的側(cè)壁之間；以及第三絕緣間隔物，在所述模層與所述第二 MOS柵極的側(cè)壁之間，其中所述第一槽的內(nèi)側(cè)壁由所述第一絕緣間隔物定義， 所述第二槽的內(nèi)側(cè)壁由所述第二絕緣間隔物定義，且所述第三槽的內(nèi)側(cè)壁由所述第三絕緣間隔物定義。
15.如權(quán)利要求5所述的半導(dǎo)體器件，其中所述浮置圖案的所述一對第二部分的外側(cè)壁之間的水平距離大于所述第一 MOS柵極的寬度。
16.如權(quán)利要求5所述的半導(dǎo)體器件，還包括電子熔絲源極/漏極，形成在所述浮置圖案兩側(cè)的所述電子熔絲有源部分中； 第一 MOS源極/漏極，形成在所述第一 MOS柵極兩側(cè)的所述第一 MOS有源部分中；以及第二 MOS源極/漏極，形成在所述第二 MOS柵極兩側(cè)的所述第二 MOS有源部分中，其中所述第一 MOS源極/漏極和所述第二 MOS源極/漏極之一摻雜有N型摻雜劑且所述第一 MOS源極/漏極和所述第二 MOS源極/漏極中的另一個摻雜有P型摻雜劑，且所述電子熔絲源極/漏極摻雜有與所述第一 MOS源極/漏極和所述第二 MOS源極/漏極之一相同類型的摻雜劑。
17.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述電子熔絲電介質(zhì)層是具有比硅氧化物層的介電常數(shù)更大的介電常數(shù)的高k電介質(zhì)材料。
18.—種制造半導(dǎo)體器件的方法，包括通過在襯底上形成器件隔離圖案而定義電子熔絲有源部分； 在所述襯底上形成模層，所述模層具有橫過所述電子熔絲有源部分的第一槽； 在所述第一槽中順序堆疊浮置圖案、阻擋電介質(zhì)圖案和電子熔絲柵極；以及在所述電子熔絲有源部分與所述浮置圖案之間形成電子熔絲電介質(zhì)層，其中所述浮置圖案包括在所述電子熔絲有源部分上的第一部分以及從所述第一部分的兩邊緣沿所述電子熔絲柵極的側(cè)壁向上延伸的至少一對第二部分。
19.如權(quán)利18所述的方法，其中所述襯底包括彼此分隔開的第一區(qū)、第二區(qū)和第三區(qū)， 所述第一槽設(shè)置于所述第一區(qū)中，且其中所述器件隔離圖案還定義在所述第二區(qū)中的第一 MOS有源部分和在所述第三區(qū)中的第二 MOS有源部分，所述模層還包括在所述第二區(qū)中的第二槽和在所述第三區(qū)中的第三槽，所述方法還包括在所述第二槽中形成第一 MOS柵極；在所述第一 MOS柵極與所述第一 MOS有源部分之間形成第一 MOS柵極電介質(zhì)層； 在所述第三槽中形成第二 MOS柵極；以及在所述第二 MOS柵極與所述第二 MOS有源部分之間形成第二 MOS柵極電介質(zhì)層。
20.如權(quán)利要求19所述的方法，還包括在所述電子熔絲有源部分上順序堆疊電子熔絲電介質(zhì)層和第一虛設(shè)柵極； 在所述第一 MOS有源部分上順序堆疊第一 MOS柵極電介質(zhì)層和第二虛設(shè)柵極； 在所述第二 MOS有源部分上順序堆疊第二 MOS柵極電介質(zhì)層和第三虛設(shè)柵極； 在所述襯底上方形成模層；平坦化所述模層以暴露所述第一虛設(shè)柵極、第二虛設(shè)柵極和第三虛設(shè)柵極；以及通過去除所述第一虛設(shè)柵極、第二虛設(shè)柵極和第三虛設(shè)柵極而形成所述第一槽、第二槽和第三槽。
21.如權(quán)利要求20所述的方法，其中在形成所述模層之前，所述方法還包括在所述第一虛設(shè)柵極兩側(cè)的所述電子熔絲有源部分中形成電子熔絲源極/漏極； 在所述第二虛設(shè)柵極兩側(cè)的所述第一 MOS有源部分中形成第一 MOS源極/漏極；以及在所述第三虛設(shè)柵極兩側(cè)的所述第二 MOS有源部分中形成第二 MOS源極/漏極。
22.如權(quán)利要求20所述的方法，其中在形成所述模層之前，所述方法還包括 在所述第一虛設(shè)柵極的側(cè)壁上形成第一絕緣間隔物；在所述第二虛設(shè)柵極的側(cè)壁上形成第二絕緣間隔物；以及在所述第三虛設(shè)柵極的側(cè)壁上形成第三絕緣間隔物。
23.如權(quán)利要求19所述的方法，還包括在包括所述第一槽、第二槽和第三槽的所述襯底上形成第一導(dǎo)電層； 去除部分所述第一導(dǎo)電層，從而所述第一導(dǎo)電層設(shè)置在所述電子熔絲有源部分上的所述第一槽的內(nèi)表面上；在所述襯底上形成阻擋電介質(zhì)層；去除所述襯底的第三區(qū)中的所述阻擋電介質(zhì)層和所述第一導(dǎo)電層； 通過去除所述第二區(qū)中的所述阻擋電介質(zhì)層而暴露所述襯底的第二區(qū)中的所述第一導(dǎo)電層；在所述襯底、所述第一區(qū)中的所述阻擋電介質(zhì)層、所述第二區(qū)中的暴露的所述第一導(dǎo)電層和所述第三槽的內(nèi)表面上形成第二導(dǎo)電層；在所述第二導(dǎo)電層上形成第三導(dǎo)電層以填充所述第一槽、第二槽和第三槽；以及平坦化所述第三導(dǎo)電層、所述第二導(dǎo)電層、所述阻擋電介質(zhì)層和所述第一導(dǎo)電層以暴露部分所述模層。
24.如權(quán)利要求23所述的方法，其中通過所述第二區(qū)中的所述第一導(dǎo)電層、第二導(dǎo)電層和第三導(dǎo)電層的耦合產(chǎn)生的第一耦合功函數(shù)不同于通過所述第三區(qū)中的所述第二導(dǎo)電層和第三導(dǎo)電層的耦合產(chǎn)生的第二耦合功函數(shù)。
25.如權(quán)利要求23所述的方法，其中所述第一導(dǎo)電層厚于所述第二導(dǎo)電層。
26.如權(quán)利要求23所述的方法，其中所述第一導(dǎo)電層的功函數(shù)不同于通過所述第二導(dǎo)電層和第三導(dǎo)電層的耦合產(chǎn)生的耦合功函數(shù)。
27.如權(quán)利要求23所述的方法，還包括在平坦化所述第三導(dǎo)電層之前，使所述浮置圖案的第二部分的頂表面凹入到比所述電子熔絲柵極的頂表面低的高度。
28.如權(quán)利要求19所述的方法，其中所述第一槽的寬度大于所述第二槽的寬度。
29.如權(quán)利要求18所述的方法，其中所述電子熔絲電介質(zhì)層包括具有比硅氧化物層的介電常數(shù)更高的介電常數(shù)的高k電介質(zhì)材料。
30.一種用于半導(dǎo)體器件的電子熔絲結(jié)構(gòu)，所述電子熔絲結(jié)構(gòu)包括電子熔絲柵極，形成在襯底的電子熔絲有源部分上；浮置層圖案，形成在所述襯底的電子熔絲有源部分與所述電子熔絲柵極之間，所述浮置層圖案覆蓋所述電子熔絲柵極的下表面和側(cè)壁。
31.如權(quán)利要求30所述的電子熔絲結(jié)構(gòu)，還包括阻擋電介質(zhì)圖案，在所述浮置層圖案與所述電子熔絲柵極之間；以及電子熔絲電介質(zhì)層，在所述浮置層圖案與所述襯底的電子熔絲有源部分之間。
32.如權(quán)利要求30所述的電子熔絲結(jié)構(gòu)，其中所述浮置層圖案的覆蓋所述電子熔絲柵極的側(cè)壁的部分的上表面與所述電子熔絲柵極的上表面基本共面。
33.如權(quán)利要求30所述的電子熔絲結(jié)構(gòu)，其中所述浮置層圖案的覆蓋所述電子熔絲柵極的側(cè)壁的部分的上表面相對于所述電子熔絲柵極的上表面凹入。
34.一種用于半導(dǎo)體器件的電子熔絲結(jié)構(gòu)，所述電子熔絲結(jié)構(gòu)包括形成在襯底的電子熔絲有源部分上的電子熔絲柵極；金屬性導(dǎo)電層圖案，形成在所述襯底的電子熔絲有源部分與所述電子熔絲柵極之間， 所述金屬性導(dǎo)電層圖案覆蓋所述電子熔絲柵極的下表面和側(cè)壁且與所述電子熔絲有源部分和所述電子熔絲柵極絕緣。
35.如權(quán)利要求34所述的電子熔絲結(jié)構(gòu)，其中所述金屬性導(dǎo)電層圖案電浮置。
36.如權(quán)利要求34所述的電子熔絲結(jié)構(gòu)，還包括阻擋電介質(zhì)圖案，在所述金屬性導(dǎo)電層圖案與所述電子熔絲柵極之間；以及電子熔絲電介質(zhì)層，在所述金屬性導(dǎo)電層圖案與所述襯底的電子熔絲有源部分之間。
37.如權(quán)利要求34所述的電子熔絲結(jié)構(gòu)，其中所述金屬性導(dǎo)電層圖案的覆蓋所述電子熔絲柵極的側(cè)壁的部分的上表面與所述電子熔絲柵極的上表面基本共面。
38.如權(quán)利要求34所述的電子熔絲結(jié)構(gòu)，其中所述金屬性導(dǎo)電層圖案的覆蓋所述電子熔絲柵極的側(cè)壁的部分的上表面相對于所述電子熔絲柵極的上表面凹入。
全文摘要
本發(fā)明提供一種具有電子熔絲結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件包括電子熔絲柵極；浮置圖案，在電子熔絲柵極與電子熔絲有源部分之間；阻擋電介質(zhì)圖案，在浮置圖案與電子熔絲柵極之間；以及電子熔絲電介質(zhì)層，在浮置圖案與電子熔絲有源部分之間。浮置圖案包括在電子熔絲柵極與電子熔絲有源部分之間的第一部分和從第一部分的兩邊緣沿電子熔絲柵極的側(cè)壁向上延伸的一對第二部分。
文檔編號H01L21/8234GK102237337SQ201110113379
公開日2011年11月9日 申請日期2011年5月4日 優(yōu)先權(quán)日2010年5月4日
發(fā)明者金德起 申請人:三星電子株式會社