專利名稱：高壓pmos雙槽隔離的soi晶片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及SOI (Silicon On hsulator)技術(shù)，特別涉及高壓 PMOS(P-channel Metal Oxide Semiconductor)槽隔離的 SOI 晶片。
背景技術(shù)：
智能功率集成電路(SPIC)，在工業(yè)自動化、武器裝備、航空航天、電力電子和其它高新技術(shù)產(chǎn)業(yè)有著極為廣泛的應(yīng)用，橫向雙擴散金屬氧化物半導(dǎo)體器件作為SPIC的基礎(chǔ)， 必須具有導(dǎo)通電阻小，擊穿電壓高等特點才能滿足功率集成度電路的性能及功耗要求。SOI 技術(shù)以其寄生效應(yīng)小、功耗低、集成密度高、抗輻照等卓越的性能受到了業(yè)界的廣泛關(guān)注， 因此基于SOI材料的高壓橫向雙擴散金屬氧化物半導(dǎo)體器件特別適用于功率半導(dǎo)體領(lǐng)域， 且隨著SOI材料制備技術(shù)的成熟，其成本優(yōu)勢將更加明顯。傳統(tǒng)采用體硅材料的高壓集成電路都是采用PN結(jié)來實現(xiàn)高低壓電路和高壓器件之間的隔離，該方式雖然簡單易行，但是泄漏電流大，只能通過增加隔離區(qū)面積來緩解閂鎖效應(yīng)，不利于提高集成度，SOI高壓集成電路可以采用槽隔離的方式實現(xiàn)全介質(zhì)隔離，所謂SOI深槽介質(zhì)隔離即采用的挖槽、側(cè)壁氧化、回填多晶、平坦化的方式來形成隔離島，槽中的二氧化硅層可以承受很大的耐壓并能實現(xiàn)完全的電氣隔離，因此這種隔離結(jié)構(gòu)占用面積小、具有極強的閂鎖抑制能力和抗瞬時擾動的特性，高壓厚柵氧的PMOS在電平位移電路有著廣泛的應(yīng)用，隨著深槽隔離技術(shù)的發(fā)展，人們發(fā)現(xiàn)在高端PMOS的源端電源到隔離槽之間的N型外延層3容易擊穿，為了緩解這一效應(yīng)，可以增加PMOS源端到隔離槽的距離，但這就會使得芯片面積增大，削弱了 SOI介質(zhì)隔離的優(yōu)勢，因此人們試圖采用如附圖2所示的雙槽結(jié)構(gòu)來改善高壓PMOS的擊穿，但是由于雙槽之間的N型外延層浮空，PMOS源端附近的硅層仍然需要承受電壓降，因此雙槽隔離對擊穿的改善非常有限。如附圖1，傳統(tǒng)的高壓PMOS單槽隔離的SOI晶片包括源極、漏極、 襯底1、埋氧層2、N型外延層3、高壓P型雙擴散金屬氧化物半導(dǎo)體管及一個隔離槽，高壓P 型雙擴散金屬氧化物半導(dǎo)體管包括高壓P型阱7、P型緩沖區(qū)8、P型漏端歐姆接觸區(qū)9、高壓N型阱10、P型防斷溝道區(qū)11、P型源端歐姆接觸區(qū)12、N型源端歐姆接觸區(qū)13、場氧化層14、多晶硅柵15、金屬前介質(zhì)16、源端金屬17及漏端金屬18，所述隔離槽包括兩個氧化層4及多晶硅層5，所述襯底1設(shè)置在水平面上，埋氧層2設(shè)置在襯底1上，埋氧層2上方設(shè)置N型外延層3，N型外延層3上設(shè)置有高壓P型雙擴散金屬氧化物半導(dǎo)體管，其中，高壓N 型阱10設(shè)置在N型外延層3上表面靠近源極位置，P型源端歐姆接觸區(qū)12及N型源端歐姆接觸區(qū)13并列并設(shè)置在高壓N型阱10上表面，N型源端歐姆接觸區(qū)13到漏極的距離大于P型源端歐姆接觸區(qū)12到漏極的距離，P型源端歐姆接觸區(qū)12及N型源端歐姆接觸區(qū) 13上設(shè)置有源端金屬17，并延伸至金屬前介質(zhì)層16上表面構(gòu)成源場板，高壓P型阱7設(shè)置在N型外延層3上表面靠近漏極位置，高壓P型阱7靠近漏極的上表面設(shè)置有P型緩沖區(qū) 8，P型緩沖區(qū)8靠近漏極的上表面設(shè)置有P型漏端歐姆接觸區(qū)9，P型漏端歐姆接觸區(qū)9上設(shè)置有漏端金屬18，并延伸至金屬前介質(zhì)層16上表面構(gòu)成漏場板，在P型原端歐姆接觸區(qū) 12、N型源端歐姆接觸區(qū)13及P型漏端歐姆接觸區(qū)9以外區(qū)域(即所有的歐姆接觸區(qū)以外區(qū)域)上表面設(shè)置有場氧化層14，在場氧化層14的上表面設(shè)置有多晶硅柵15，其上設(shè)置金屬前介質(zhì)層16，所述隔離槽的多晶硅層5設(shè)置在N型外延層3中源極位置外延的場氧化層 14與埋氧層2之間，多晶硅層5靠近源極的一面設(shè)置有一個氧化層4，遠(yuǎn)離源極的一面設(shè)置有另一個氧化層4，其中，襯底1可以為P型襯底也可以為N型襯底，而現(xiàn)有的高壓PMOS雙槽隔離的SOI晶片如圖2，其結(jié)構(gòu)與高壓PMOS單槽隔離的SOI晶片相似，僅在以前的隔離槽外延再增加一個隔離槽。

發(fā)明內(nèi)容
本發(fā)明的目的是克服目前高壓PMOS雙槽隔離的SOI晶片由于雙槽之間的N型外延層浮空，PMOS源端附近的硅層仍然需要承受電壓降導(dǎo)致易被擊穿的缺點，提供一種高壓 PMOS雙槽隔離的SOI晶片。本發(fā)明解決其技術(shù)問題，采用的技術(shù)方案是，高壓PMOS雙槽隔離的SOI晶片，包括源端金屬、金屬前介質(zhì)、N型外延層及兩個隔離槽，其特征在于，還包括N型歐姆接觸區(qū)及金屬，所述兩個隔離槽之間的N型外延層上表面設(shè)置有N型歐姆接觸區(qū)，其上設(shè)置有金屬并沿金屬前介質(zhì)層延伸，且與源端金屬連接。具體的，所述隔離槽的槽寬為lum。本發(fā)明的有益效果是，通過上述高壓PMOS雙槽隔離的SOI晶片，由于其在雙槽之間的N型外延層與高壓PMOS的源端金屬短接，這樣高壓PMOS到第一個隔離槽之間不再存在電壓降，因此擊穿電壓不再受到隔離槽的影響，徹底解決電平位移電路中高端PMOS容易擊穿的問題。此外雙槽之間的N型外延層與高壓PMOS的源端金屬短接可以有效的屏蔽槽外電壓擾動對槽內(nèi)PMOS的影響，增強了電路的可靠性。


圖1為傳統(tǒng)的高壓PMOS單槽隔離的SOI晶片剖視圖；圖2為傳統(tǒng)的高壓PMOS雙槽隔離的SOI晶片剖視圖；圖3為本實施例的高壓PMOS雙槽隔離的SOI晶片剖視圖；其中，1為襯底，2為埋氧層，3為N型外延層，4為氧化層，5為多晶硅層，6為金屬， 7為高壓P型阱，8為P型緩沖區(qū)，9為P型漏端歐姆接觸區(qū)，10為高壓N型阱，11為P型防斷溝道區(qū)，12為P型源端歐姆接觸區(qū)，13為N型源端歐姆接觸區(qū)，14為場氧化層，15為多晶硅柵，16為金屬前介質(zhì)，17為源端金屬，18為漏端金屬，20為N型歐姆接觸區(qū)。
具體實施例方式
下面結(jié)合附圖及實施例，詳細(xì)描述本發(fā)明的技術(shù)方案。本發(fā)明所述的高壓PMOS雙槽隔離的SOI晶片，其兩個隔離槽之間的N型外 延層3 上表面設(shè)置有N型歐姆接觸區(qū)19，其上設(shè)置有金屬6并沿金屬前介質(zhì)層16延伸，且與源端金屬17連接，由于其在雙槽之間的N型外延層3與高壓PMOS的源端金屬17短接，這樣高壓PMOS到第一個隔離槽之間不再存在電壓降，因此擊穿電壓不再受到槽的影響，徹底解決電平位移電路中高端PMOS容易擊穿的問題。實施例
本例的高壓PMOS雙槽隔離的SOI晶片剖視圖如圖3。該高壓PMOS雙槽隔離的SOI晶片的兩個隔離槽之間的N型外延層3上表面設(shè)置有N型歐姆接觸區(qū)20，其上設(shè)置有金屬6并沿金屬前介質(zhì)層16延伸，且與源端金屬17連接，每個隔離槽由一個多晶硅層5及兩個氧化層4組成。由于本例采用雙槽加屏蔽電位的方式來解決電平位移中高端PMOS容易擊穿的問題，而單槽結(jié)構(gòu)中隔離槽的輔助耗盡效應(yīng)容易導(dǎo)致PMOS溝道區(qū)發(fā)生體效應(yīng)，PMOS源端與隔離槽之間的N型外延層3通常會出現(xiàn)較大的電場強度，導(dǎo)致器件擊穿，因此可以通過增大 PMOS源端到隔離槽之間的距離來改善擊穿，對于越高電壓的應(yīng)用該距離越大，而本例中雖然采用了雙槽，但是每個隔離槽的槽寬可以為Ium左右，因此隔離槽的槽寬很小，且針對更高的電源電壓也不再需要增大面積，因此相對于單槽結(jié)構(gòu)占用的面積更小，且相比傳統(tǒng)單槽結(jié)構(gòu)能夠承受更高的電壓，提高單槽結(jié)構(gòu)的耐壓只能通過增厚槽側(cè)壁氧化層的厚度來實現(xiàn)，這樣將導(dǎo)致工藝熱過程的變化，本例可以在不改變工藝條件的情況下使得芯片能夠在更高的電源電壓下工作，本例通過將雙槽之間的N型外延層3與高壓PMOS的源端金屬17 短接，這樣高壓PMOS到第一個隔離槽之間不再存在電壓降，因此擊穿電壓不再受到隔離槽的影響，徹底解決電平位移電路中高端PMOS容易擊穿的問題。此外雙槽之間的N型外延層 3與高壓PMOS的源端金屬17短接可以有效的屏蔽槽外電壓擾動對槽內(nèi)PMOS的影響，增強了電路的可靠性。
權(quán)利要求
1.高壓PMOS雙槽隔離的SOI晶片，包括源端金屬、金屬前介質(zhì)、N型外延層及兩個隔離槽，其特征在于，還包括N型歐姆接觸區(qū)及金屬，所述兩個隔離槽之間的N型外延層上表面設(shè)置有N型歐姆接觸區(qū)，其上設(shè)置有金屬并沿金屬前介質(zhì)層延伸，且與源端金屬連接。
2.根據(jù)權(quán)利要求1所述高壓PMOS雙槽隔離的SOI晶片，其特征在于，所述隔離槽的槽寬為Ium0
全文摘要
本發(fā)明涉及SOI技術(shù)。本發(fā)明解決了現(xiàn)有高壓PMOS雙槽隔離的SOI晶片由于雙槽之間的N型外延層浮空，PMOS源端附近的硅層仍然需要承受電壓降導(dǎo)致易被擊穿的問題，提供了一種高壓PMOS雙槽隔離的SOI晶片，其技術(shù)方案為高壓PMOS雙槽隔離的SOI晶片，包括源端金屬、金屬前介質(zhì)、N型外延層及兩個隔離槽，其特征在于，還包括N型歐姆接觸區(qū)及金屬，所述兩個隔離槽之間的N型外延層上表面設(shè)置有N型歐姆接觸區(qū)，其上設(shè)置有金屬并沿金屬前介質(zhì)層延伸，且與源端金屬連接。本發(fā)明的有益效果是，徹底解決電平位移電路中高端PMOS容易擊穿的問題，適用于高壓PMOS的SOI晶片。
文檔編號H01L29/78GK102201448SQ20111012485
公開日2011年9月28日 申請日期2011年5月16日 優(yōu)先權(quán)日2011年5月16日
發(fā)明者廖紅 申請人:四川長虹電器股份有限公司