專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種半導(dǎo)體封裝技術(shù)，特別是一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
于半導(dǎo)體封裝工藝中，由于電子產(chǎn)品輕薄短小的趨勢加上功能不斷增多，使得封裝密度隨的不斷提高，亦不斷縮小封裝尺寸與改良封裝技術(shù)。如何開發(fā)高密度與細間距的封裝工藝與降低制造成本一直為此技術(shù)領(lǐng)域的重要課題。

發(fā)明內(nèi)容
本發(fā)明目的之一是提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，利用介電材料層電性隔絕多個導(dǎo)電跡線以形成介電材料層基板，可獲得高密度與細間距的封裝工藝且提高工藝與廣品成品率。 本發(fā)明目的之一是提供一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，包括下列步驟提供一封裝載板，其中封裝載板的至少一表面設(shè)置一可剝離金屬層；形成一第一導(dǎo)電跡線于該可剝離金屬層上，其中第一導(dǎo)電跡線環(huán)繞于一芯片承載區(qū)域的周圍，且第一導(dǎo)電跡線含有多個導(dǎo)電接墊設(shè)置于其上；形成一介電材料層覆蓋第一導(dǎo)電跡線與可剝離金屬層，并露出導(dǎo)電接墊的上表面，以形成一介電材料層基板；設(shè)置一芯片于介電材料層基板上并位于封裝載板的芯片承載區(qū)域上方，且電性連接芯片的主動面與導(dǎo)電接墊；形成一封裝膠體覆蓋芯片與介電材料層基板的上表面；移除封裝載板以暴露出介電材料層基板的下表面；形成一圖案化防焊層于介電材料層基板的下表面，其中部分第一導(dǎo)電跡線的多個對外導(dǎo)電接點暴露于圖案化防焊層之外；以及形成一第一金屬最終表面處理層于對外導(dǎo)電接點上。本發(fā)明目的之一是提供一種半導(dǎo)體封裝結(jié)構(gòu)，包括一介電材料層基板，包括一第一導(dǎo)電跡線環(huán)繞于一芯片承載區(qū)域的周圍且多個導(dǎo)電接墊設(shè)置于該第一導(dǎo)電跡在線；以及一介電材料層包覆第一導(dǎo)電跡線與導(dǎo)電接墊，使第一導(dǎo)電跡線電性隔絕，其中部份導(dǎo)電接墊暴露于介電材料層基板的上表面；及部分第一導(dǎo)電跡線曝露于介電材料層基板的下表面。一芯片設(shè)置于介電材料層基板上，并與導(dǎo)電接墊電性連接。一封裝膠體覆蓋芯片、第一導(dǎo)電跡線與介電材料層基板的上表面。一圖案化防焊層設(shè)置于介電材料層基板的下表面以露出第一導(dǎo)電跡線的多個對外導(dǎo)電接點。以及一第一金屬最終表面處理層設(shè)置于對外導(dǎo)電接點上。以下藉由具體實施例配合所附的圖式詳加說明，當更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點及其所達成的功效。


圖1A、圖1B、圖1C、圖1D、圖1E、圖1F、圖1G、圖1H、圖II與圖IJ為本發(fā)明實施例
的剖面示視圖。圖2為本發(fā)明不同實施例的剖面示視圖。
圖3A、圖3B、圖3C、圖3D、圖3E、圖3F、圖3G、圖3H、圖31、圖3J、圖3K與圖3L為本發(fā)明又一實施例的剖面示視圖。
具體實施例方式其詳細說明如下，所述較佳實施例僅做一說明非用以限定本發(fā)明。圖IA至圖II為本發(fā)明一實施例的半導(dǎo)體封裝結(jié)構(gòu)的制造方法的結(jié)構(gòu)剖面示意圖。于本實施例中，半導(dǎo)體封裝結(jié)構(gòu)的制造方法包括下列步驟。請參考圖1A，首先，提供一封裝載板100，其中封裝載板100的至少一表面102設(shè)置一可剝離金屬層110。于一實施例中，封裝載板100的表面102可為金屬材質(zhì)或易剝離金屬表面，以助于芯片封裝完成后的移除作業(yè)。之后，如圖IB所示，于可剝離金屬層110上形成一第一導(dǎo)電跡線(conductivetrace)，如導(dǎo)電跡線120，且導(dǎo)電跡線120含有多個導(dǎo)電接墊122設(shè)置于其上。接續(xù)上述說明，此導(dǎo)電跡線120可利用電鍍、蝕刻或轉(zhuǎn)印方式所制成。此外，導(dǎo)電跡線120環(huán)繞設(shè)置于封裝載板110上的一芯片承載區(qū)域112的周圍。接著，請參照圖1C，形 成一介電材料層130覆蓋導(dǎo)電跡線120與可剝離金屬層110，并暴露出導(dǎo)電接墊122的上表面以形成一介電材料層基板130’。再來,請參考圖1D,將一芯片140設(shè)置于介電材料層基板130’上并位于封裝載板100的芯片承載區(qū)域112上方，且如圖IE所示，電性連接芯片140的主動面與導(dǎo)電接墊122。接著，請參照圖1F，形成一封裝膠體150覆蓋芯片140與介電材料層基板130’的上表面。再來，移除封裝載板100，如圖IG所示。導(dǎo)電跡線120暴露于介電材料層基板130’的下表面。接著，請參照圖1H，形成一圖案化防焊層160于介電材料層基板130’的下表面，其中部分導(dǎo)電跡線120的多個對外導(dǎo)電接點123暴露于圖案化防焊層160之外。之后，如圖II所示，形成一第一金屬最終表面處理層，如金屬最終表面處理層170，于對外導(dǎo)電接點123上。于此，上述步驟可形成一四邊扁平無接腳芯片封裝結(jié)構(gòu)。于又一實施例中，亦可設(shè)置多個導(dǎo)電焊球180于對外導(dǎo)電接點123上并藉由金屬最終表面處理層170與其電性連接，而形成如圖IJ所示的球柵數(shù)組芯片封裝結(jié)構(gòu)(ball grid array, BGA)。于上述實施例中，芯片140以打線方式與介電材料層基板130’上的導(dǎo)電接墊122電性連接。于不同實施例中，如圖2所示，芯片140可有不同的設(shè)置方式，例如可將芯片140的主動面朝下并以覆晶(flip-chip)方式與導(dǎo)電接墊122電性連接。如圖所示，芯片140可利用導(dǎo)電焊球或凸塊(bump) 182與導(dǎo)電接墊122電性連接。于又一實施例中，請參照圖3A至圖3L，形成導(dǎo)電跡線120包括下列步驟。于本實施例中，采用電鍍方式制作導(dǎo)電跡線120。首先，如圖3B所示，形成一第一圖案化光阻層200于可剝離金屬層110上用以定義出導(dǎo)電跡線120的圖案。之后，電鍍形成導(dǎo)電跡線120于可剝尚金屬層110上。接著，請參照圖3C，在形成導(dǎo)電跡線120后與移除第一圖案化光阻層200前，更包括形成一第二圖案化光阻層202于第一圖案化光阻層200與導(dǎo)電跡線120上，其中第二圖案化光阻層202暴露出導(dǎo)電跡線120的多個導(dǎo)電接點121。接著，如圖3D所示，電鍍形成導(dǎo)電接墊122于導(dǎo)電跡線120的導(dǎo)電接點121上。再來，如圖3E所示，同時移除第一圖案化光阻層200(如圖3D)與第二圖案化光阻層202 (如圖3D)以完成導(dǎo)電跡線120與導(dǎo)電接墊122的制作。
接著，請參考圖3F及圖3G，利用沉積或者涂布方式形成介電材料層130覆蓋利用上述步驟所完成的導(dǎo)電跡線120、其上的導(dǎo)電接墊122與可剝離金屬層110后，利用研磨的方式移除部分介電材料層130以露出上述導(dǎo)電接墊122，于此，即完成介電材料基板130’的制作。與上述實施例不同的是，于此實施例中，如圖3H所示，在設(shè)置芯片之前，更包括形成一第二導(dǎo)電跡線，如導(dǎo)電跡線124，于介電材料層基板130’上以墊高其后芯片打線的位置，其中導(dǎo)電跡線124與導(dǎo)電跡線122上的導(dǎo)電接墊122電性連接。接著，繼續(xù)參考圖3H，可選擇性于導(dǎo)電跡線124上形成一第二金屬最終表面處理層。此金屬最終表面處理層172可有助于芯片與導(dǎo)電跡線124的電性連接。接續(xù)上述，參照圖31與圖3J，將芯片140設(shè)置于介電材料層基板130’上后進行打線及封裝程序，與上述實施例差異在于，芯片140與導(dǎo)電跡線124上的金屬最終表面處理層172電性連接，稍微將打線位置墊高，可提高打線工藝成品率。接著，如圖3K及圖3L所顯示移除封裝載板后的步驟與上一實施例相同，此處即不 再贅述。利用上述實施例的制作方法所形成的結(jié)構(gòu)如圖II、圖1H、圖2與圖3L所示，可實作成四邊扁平無接腳芯片封裝結(jié)構(gòu)(如圖II、圖3L)亦或者球柵數(shù)組芯片封裝結(jié)構(gòu)(如圖1H、圖2)。一實施例中，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)包括一介電材料層基板130’，包括一第一導(dǎo)電跡線，如導(dǎo)電跡線120，環(huán)繞于一芯片承載區(qū)域112的周圍且多個導(dǎo)電接墊122設(shè)置于導(dǎo)電跡線120上；以及一介電材料層130包覆上述導(dǎo)電跡線120與導(dǎo)電接墊122，使導(dǎo)電跡線120電性隔絕，其中部份導(dǎo)電接墊122暴露于介電材料層基板130’的上表面；及部分導(dǎo)電跡線120曝露于介電材料層基板130’的下表面。一芯片140設(shè)置于介電材料層基板130’上，并與導(dǎo)電接墊122電性連接，于一實施例中，多個金線142用以電性連接芯片140與導(dǎo)電接墊122(如圖II、圖1J);于又一實施例中，多個凸塊182用以電性連接芯片140與導(dǎo)電接墊122 (如圖2)。一封裝膠體150覆蓋芯片140與介電材料層基板130’的上表面。一圖案化防焊層160設(shè)置于介電材料層基板130’的下表面以露出導(dǎo)電跡線120上的多個對外導(dǎo)電接點123 ;以及一第一金屬最終表面處理層，如金屬最終表面處理層170，設(shè)置于對外導(dǎo)電接點123上供半導(dǎo)體封裝結(jié)構(gòu)與外界裝置電性連接。于一實施例中，如圖IJ所不，一黏著層190設(shè)置芯片140與介電材料層基板130’之間以供芯片140固著于介電材料層基板130’上之用。于又一實施例中，如圖3L所示，為提高芯片140打線成品率，結(jié)構(gòu)中更可包括一第二導(dǎo)電跡124線設(shè)置于介電材料層基板130’上，其中第二導(dǎo)電跡124線一端與導(dǎo)電接墊122電性連接，一另端與芯片140電性連接。此外，如又一實施例中，更包括一第二金屬最終表面處理層172選擇性設(shè)置于導(dǎo)電接墊122 (如圖1J)，以增加金線142與導(dǎo)電接墊122的鍵結(jié)力；或者第二金屬最終表面處理層172選擇性設(shè)置于第二導(dǎo)電跡線124上(如圖3L)，以增加金線142與第二導(dǎo)電跡線124的鍵結(jié)力。更者，如圖1J、圖2,所不,多個導(dǎo)電焊球180,設(shè)置于介電材料層基板130’的下表面并與導(dǎo)電跡線122透過金屬最終表面處理層170電性連接。根據(jù)上述說明，本發(fā)明的特征在于本發(fā)明工藝方法所制成的半導(dǎo)體封裝結(jié)構(gòu)可為需要高密度與細間距的四邊扁平無接腳芯片封裝結(jié)構(gòu)，或者，為球柵數(shù)組芯片封裝結(jié)構(gòu)，應(yīng)用上相當彈性。導(dǎo)電跡線的制作可用多種方式，如直接轉(zhuǎn)印、電鍍或蝕刻等。導(dǎo)電跡線除了可為單層結(jié)構(gòu)外亦可為多層結(jié)構(gòu)，可因應(yīng)芯片需要提供不同變化。綜合上述說明，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，利用介電材料層電性隔絕多個導(dǎo)電跡線以形成介電材料層基板，可獲得高密度與細間距的封裝工藝且提高工藝與產(chǎn)品成品率。以上所述的實施例僅是為說明本發(fā)明的技術(shù)思想及特點，其目的在使熟習此項技藝的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，當不能以之限定本發(fā)明的專利范圍，即大凡 依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，包含下列步驟 提供一封裝載板，其中所述封裝載板的至少一表面設(shè)置一可剝離金屬層； 形成一第一導(dǎo)電跡線于所述可剝離金屬層上，其中所述第一導(dǎo)電跡線環(huán)繞于一芯片承載區(qū)域的周圍，且所述第一導(dǎo)電跡線含有多個導(dǎo)電接墊設(shè)置于其上； 形成一介電材料層覆蓋所述第一導(dǎo)電跡線與所述可剝離金屬層，并露出所述多個導(dǎo)電接墊的上表面，以形成一介電材料層基板； 設(shè)置一芯片于所述介電材料層基板上并位于所述封裝載板的所述芯片承載區(qū)域上方，且電性連接所述芯片的主動面與所述多個導(dǎo)電接墊； 形成一封裝膠體覆蓋所述芯片與所述介電材料層基板的上表面； 移除所述封裝載板以暴露出所述介電材料層基板的下表面； 形成一圖案化防焊層于所述介電材料層基板的下表面，其中部分所述第一導(dǎo)電跡線的多個對外導(dǎo)電接點暴露于所述圖案化防焊層之外；以及 形成一第一金屬最終表面處理層于所述多個對外導(dǎo)電接點上。
2.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，所述封裝載板的所述表面為金屬材質(zhì)或易剝離金屬表面。
3.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，形成所述第一導(dǎo)電跡線與所述多個導(dǎo)電接墊的步驟包含 形成一第一圖案化光阻層于所述可剝離金屬層上定義出所述第一導(dǎo)電跡線的圖案； 電鍍形成所述第一導(dǎo)電跡線于所述可剝離金屬層上； 形成一第二圖案化光阻層于所述第一圖案化光阻層與所述第一導(dǎo)電跡在線，其中所述第二圖案化光阻層暴露出所述第一導(dǎo)電跡線的多個導(dǎo)電接點； 電鍍形成所述多個導(dǎo)電接墊于所述第一導(dǎo)電跡線的所述多個導(dǎo)電接點上；以及 同時移除所述第一圖案化光阻層與所述第二圖案化光阻層。
4.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，更包含形成一第二金屬最終表面處理層于所述多個導(dǎo)電接墊上。
5.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，更包含形成多個導(dǎo)電焊球設(shè)置于所述第一金屬最終表面處理層上。
6.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，所述芯片利用多個金線以打線方式與所述多個導(dǎo)電接墊電性連接。
7.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，所述芯片利用多個凸塊以覆晶方式與所述多個導(dǎo)電接墊電性連接。
8.如權(quán)利要求I所述的半導(dǎo)體封裝結(jié)構(gòu)的制造方法，其特征在于，更包含在設(shè)置所述芯片之前，形成一第二導(dǎo)電跡線于所述介電材料層基板上，其中所述第二導(dǎo)電跡線與所述多個導(dǎo)電接墊電性連接。
9.一種半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，包含 一介電材料層基板，包含 一第一導(dǎo)電跡線環(huán)繞于一芯片承載區(qū)域的周圍且多個導(dǎo)電接墊設(shè)置于所述第一導(dǎo)電跡在線；以及 一介電材料層包覆所述第一導(dǎo)電跡線與所述多個導(dǎo)電接墊，使所述第一導(dǎo)電跡線電性隔絕，其中 部分所述多個導(dǎo)電接墊暴露于所述介電材料層基板的上表面；及 部分所述第一導(dǎo)電跡線暴露于所述介電材料層基板的下表面； 一芯片，設(shè)置于所述介電材料層基板上，并與所述多個導(dǎo)電接墊電性連接； 一封裝膠體，覆蓋所述芯片、所述第一導(dǎo)電跡線與所述介電材料層基板的上表面； 一圖案化防焊層，設(shè)置于所述介電材料層基板的下表面以露出所述第一導(dǎo)電跡線的多個對外導(dǎo)電接點；以及 一第一金屬最終表面處理層設(shè)置于對外導(dǎo)電接點上。
10.如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述封裝載板的所述表面為金屬材質(zhì)或易剝離金屬表面。
11.如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，一黏著層設(shè)置所述芯片與所述介電材料層基板之間。
12.如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，多個金線或多個凸塊電性連接所述芯片與所述多個導(dǎo)電接墊。
13.如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，更包含一第二導(dǎo)電跡線設(shè)置于所述介電材料層基板上，其中所述第二導(dǎo)電跡線一端與所述多個導(dǎo)電接墊電性連接，一另端與所述芯片電性連接。
14.如權(quán)利要求13所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，更包含一第二金屬最終表面處理層設(shè)置于所述第二導(dǎo)電跡在線。
15.如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，更包含一第二金屬最終表面處理層設(shè)置于所述多個導(dǎo)電接墊上。
全文摘要
一種半導(dǎo)體封裝結(jié)構(gòu)制造方法，提供一封裝載板；形成一導(dǎo)電跡線于封裝載板上；形成一介電材料層覆蓋導(dǎo)電跡線并暴露出導(dǎo)電接墊以形成一介電材料層基板；設(shè)置一芯片于介電材料層基板上并與導(dǎo)電接墊電性連接；形成一封裝膠體覆蓋芯片與介電材料層基板；移除封裝載板以暴露出介電材料層基板的下表面；形成一圖案化防焊層于介電材料層基板的下表面，其中部分導(dǎo)電跡線的多個對外導(dǎo)電接點是暴露于圖案化防焊層之外；以及形成一金屬最終表面處理層于對外導(dǎo)電接點上。一種半導(dǎo)體封裝結(jié)構(gòu)亦于此處提出。本發(fā)明的方法與結(jié)構(gòu)可提高工藝成品率。
文檔編號H01L21/60GK102779767SQ20111012721
公開日2012年11月14日 申請日期2011年5月9日 優(yōu)先權(quán)日2011年5月9日
發(fā)明者卓恩民 申請人:群成科技股份有限公司