專利名稱：包括存儲(chǔ)器管理器的3d芯片布置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子芯片布置，具體地，涉及用于移動(dòng)電子設(shè)備的3維芯片布置，其包括存儲(chǔ)器管理器。
背景技術(shù)：
移動(dòng)終端包括多個(gè)組件，所有這些組件都包括其與提供給終端用戶的通信和應(yīng)用服務(wù)有關(guān)的專用任務(wù)。這些組件通常是彼此獨(dú)立地設(shè)計(jì)的，并且通常每個(gè)組件都具有其自己用于存儲(chǔ)數(shù)據(jù)和指令的存儲(chǔ)器。存儲(chǔ)器的自組織(Ad-hoc)使用是移動(dòng)終端中的大問(wèn)題。這種情形是由設(shè)計(jì)風(fēng)格導(dǎo)致的，其中存儲(chǔ)器是針對(duì)專用目的而預(yù)留的，而出于其他目的對(duì)未使用的存儲(chǔ)器進(jìn)行安全的運(yùn)行時(shí)分配是非常困難甚至是不可能的。利用分離的子系統(tǒng)來(lái)實(shí)現(xiàn)模塊化的系統(tǒng)是一件困難的任務(wù)。特別地，需要仔細(xì)地考慮存儲(chǔ)器子系統(tǒng)。其應(yīng)當(dāng)提供高性能、安全的數(shù)據(jù)存儲(chǔ)、低功耗、可靠的封裝以及低成本。 為了支持模塊化設(shè)計(jì)風(fēng)格，每個(gè)子系統(tǒng)應(yīng)當(dāng)具有其自己的存儲(chǔ)器。另一方面，更加具有成本效益的解決方案是具有分配給所有子系統(tǒng)的集中式存儲(chǔ)器。集中式存儲(chǔ)器管理器可以使存儲(chǔ)器看上去(邏輯上)為單個(gè)子系統(tǒng)所專用，盡管其(物理上)可由所有子系統(tǒng)訪問(wèn)。當(dāng)前存儲(chǔ)器實(shí)現(xiàn)的另一問(wèn)題是其擴(kuò)展性不是非常好。總線寬度保持在16/32位無(wú)變化，而且頻率無(wú)法顯著提高，這是由于與其相關(guān)聯(lián)的功耗增加。此外，DRAM(動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器)以及其他存儲(chǔ)器的技術(shù)軌道與邏輯電路類(lèi)似， 但仍然是不同的。也即，DRAM和邏輯管芯(die)是通過(guò)不同的工藝制造的，例如，還具有不同的結(jié)構(gòu)寬度(90nm對(duì)130nm等)。無(wú)論如何，DRAM和邏輯管芯之間的連接應(yīng)當(dāng)短(以支持快速/低延遲和低功耗)，并且相對(duì)于其數(shù)量而言應(yīng)當(dāng)大(以支持大帶寬)。利用傳統(tǒng)技術(shù)不可能滿足這些要求，因?yàn)閭鹘y(tǒng)管芯僅在其側(cè)部具有鍵合焊盤(pán)。傳統(tǒng)上，移動(dòng)終端的大部分存儲(chǔ)器專用于有限的目的集。全局存儲(chǔ)器在很少的 (1-2個(gè))子系統(tǒng)之間靜態(tài)地劃分。對(duì)于數(shù)據(jù)安全沒(méi)有提供系統(tǒng)級(jí)的保證。而且，沒(méi)有解決性能和功率問(wèn)題。如上所述，存儲(chǔ)器是移動(dòng)終端中的關(guān)鍵資源。移動(dòng)終端具有共享相同執(zhí)行存儲(chǔ)器 (通常是DRAM)的多個(gè)并發(fā)子系統(tǒng)。這使得執(zhí)行存儲(chǔ)器成為系統(tǒng)中的性能瓶頸。與邏輯速度和功能的非?？焖僭鲩L(zhǎng)(所謂的摩爾定律)相比，外部DRAM所提供帶寬的低速發(fā)展是已知的事實(shí)。這些問(wèn)題在PC業(yè)已存在了幾十年，而最近它也出現(xiàn)在了移動(dòng)終端中。處理存儲(chǔ)器帶寬問(wèn)題的PC方式是在架構(gòu)中具有多個(gè)層次級(jí)別(高速緩存)，以及利用存儲(chǔ)器I/O總線中的非常高的頻率。這些技術(shù)都消耗大量功率，并且因此難以在移動(dòng)電子設(shè)備之類(lèi)的功率有限的系統(tǒng)中使用。如果存儲(chǔ)器層次的深度或者總線頻率無(wú)法提高，則剩下的僅有選項(xiàng)是提高存儲(chǔ)器總線的寬度。由于總線的寬度是由當(dāng)前標(biāo)準(zhǔn)規(guī)定的并且受到移動(dòng)DRAM標(biāo)準(zhǔn)封裝技術(shù)的限制，因此在沒(méi)有用于連接存儲(chǔ)器和邏輯的新技術(shù)的情況下， 無(wú)法實(shí)現(xiàn)它。傳統(tǒng)上，移動(dòng)DRAM落后于通用(PC)DRAM幾年。標(biāo)準(zhǔn)DRAM的位寬度沒(méi)有增長(zhǎng)超過(guò) 16/32位，因此DRAM提高帶寬的唯一方式是提高I/O總線頻率。而且，已經(jīng)使用了多個(gè)“以前的技巧(one-time trick) ”，例如，使用總線時(shí)鐘的兩個(gè)邊沿在一個(gè)時(shí)鐘周期中傳送兩個(gè)數(shù)據(jù)元素(DDR=兩倍數(shù)據(jù)率)。在邏輯管芯上，這強(qiáng)制使用高速緩存層次中越來(lái)越多的級(jí)別。如前所述，這并非提高存儲(chǔ)器帶寬的功率有效的方式。因此，現(xiàn)有技術(shù)具有很多缺點(diǎn)。沒(méi)有適用于廣泛的移動(dòng)終端使用的用于全局執(zhí)行存儲(chǔ)器的標(biāo)準(zhǔn)化存儲(chǔ)器管理方案。使用傳統(tǒng)技術(shù)的系統(tǒng)封裝在移動(dòng)終端中變得非常復(fù)雜， 這構(gòu)成了非常高的“料表(BOM) ”。未來(lái)的多處理器架構(gòu)帶來(lái)了一些新問(wèn)題。具體地，必須維護(hù)存儲(chǔ)器一致性，這是具有重要性的。也即，存儲(chǔ)器架構(gòu)必須保證一個(gè)處理器無(wú)法以不受控的方式改變另一處理器的數(shù)據(jù)。模塊化架構(gòu)需要分布式存儲(chǔ)器，以便利用該方案的自然優(yōu)點(diǎn)。由于關(guān)聯(lián)成本，物理上分布式的存儲(chǔ)器是禁止的，因此存儲(chǔ)器架構(gòu)應(yīng)當(dāng)能夠利用物理上集中式的存儲(chǔ)器(外部 DRAM)來(lái)模擬分布式存儲(chǔ)器。而且，在模塊化和多處理器設(shè)計(jì)中，組件無(wú)法以非受控方式來(lái)訪問(wèn)存儲(chǔ)器是重要的。這將是安全性問(wèn)題，并且存儲(chǔ)器過(guò)分配可能導(dǎo)致軟件崩潰或者服務(wù)質(zhì)量事故。存儲(chǔ)器與使用其的子系統(tǒng)之間的不斷增加的物理距離也變成了一個(gè)問(wèn)題。增加距離意味著增加功耗和延遲，這并非是所期望的。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，提供了一種芯片布置，其包括基礎(chǔ)襯底；位于該基礎(chǔ)襯底上、并且包括至少一個(gè)子系統(tǒng)的至少一個(gè)邏輯管芯；堆疊在所述至少一個(gè)邏輯管芯之上、 并且包括至少一個(gè)存儲(chǔ)器模塊的至少一個(gè)存儲(chǔ)器管芯。示例性芯片布置還包括存儲(chǔ)器管理單元；連接該存儲(chǔ)器管理單元與所述至少一個(gè)邏輯管芯的第一數(shù)據(jù)接口 ；連接該存儲(chǔ)器管理單元與所述至少一個(gè)存儲(chǔ)器管芯的第二數(shù)據(jù)接口，該第二數(shù)據(jù)接口包括面對(duì)面(face to face)連接；連接該存儲(chǔ)器管理單元與所述至少一個(gè)存儲(chǔ)器管芯的配置接口，該配置接口包括面對(duì)面連接；連接該存儲(chǔ)器管理單元與所述至少一個(gè)邏輯管芯的控制接口 ；適于為所述至少一個(gè)邏輯管芯、至少一個(gè)存儲(chǔ)器管芯以及存儲(chǔ)器管理單元供電的電源接口 ；以及與所述至少一個(gè)邏輯管芯相連的數(shù)據(jù)輸入/輸出接口。在本發(fā)明的示例性方法中，存儲(chǔ)器管理單元適于通過(guò)經(jīng)由控制接口與子系統(tǒng)協(xié)商允許的存儲(chǔ)器訪問(wèn)，并且按照允許的存儲(chǔ)器訪問(wèn)經(jīng)由配置接口配置存儲(chǔ)器模塊，來(lái)管理來(lái)自所述至少一個(gè)子系統(tǒng)的存儲(chǔ)器訪問(wèn)。應(yīng)當(dāng)注意，在兩個(gè)或者更多邏輯管芯的情況下，控制接口將其連接。而且，在示例性實(shí)施方式中，兩個(gè)或者更多邏輯管芯還可以通過(guò)存儲(chǔ)器來(lái)通信。在示例性實(shí)施方式中，存儲(chǔ)器管理單元包括主單元，而所述至少一個(gè)子系統(tǒng)包括子單元，其中主單元與配置接口連接，而所述至少一個(gè)子單元與第一數(shù)據(jù)接口和第二數(shù)據(jù)接口連接。在示例性實(shí)施方式中，芯片布置包括彼此上下堆疊的至少兩個(gè)存儲(chǔ)器管芯。而且， 子系統(tǒng)管芯可以布置在一個(gè)或者更多堆疊的存儲(chǔ)器管芯之下，或者備選地在芯片基礎(chǔ)襯底
5上緊鄰于存儲(chǔ)器管芯布置。多個(gè)邏輯管芯/子系統(tǒng)還可以在芯片封裝內(nèi)被布置為水平或者垂直地相連接。在示例性實(shí)施方式中，第二數(shù)據(jù)接口和配置接口包括穿過(guò)存儲(chǔ)器管芯的貫穿VIA。在示例性實(shí)施方式中，存儲(chǔ)器管理單元實(shí)現(xiàn)在另一獨(dú)立的管芯之上，在其他示例性實(shí)施方式中，也可以在存儲(chǔ)器單元和邏輯子系統(tǒng)的其他已有管芯之一上提供。在示例性實(shí)施方式中，存儲(chǔ)器管理管芯堆疊在所述至少一個(gè)邏輯管芯與所述至少一個(gè)存儲(chǔ)器管芯之間。在示例性實(shí)施方式中，所述至少一個(gè)存儲(chǔ)器管芯包括至少兩個(gè)存儲(chǔ)器模塊；以及與所述至少兩個(gè)存儲(chǔ)器模塊和第二數(shù)據(jù)接口相連接的至少一個(gè)路由器，所述至少一個(gè)路由器適于路由去往和來(lái)自所述至少兩個(gè)存儲(chǔ)器模塊的數(shù)據(jù)業(yè)務(wù)。在示例性實(shí)施方式中，第二數(shù)據(jù)接口和配置接口是共享單個(gè)物理接口的邏輯接 □。在示例性實(shí)施方式中，芯片布置包括彼此上下堆疊的至少兩個(gè)邏輯管芯。在示例性實(shí)施方式中，存儲(chǔ)器管芯包括與配置接口相連接的控制單元，其適于控制所述至少一個(gè)存儲(chǔ)器模塊并且由存儲(chǔ)器管理單元來(lái)進(jìn)行配置。在示例性實(shí)施方式中，控制接口實(shí)現(xiàn)在基礎(chǔ)襯底中。在示例性實(shí)施方式中，存儲(chǔ)器管理單元適于控制電源接口，以便選擇性地對(duì)所述至少兩個(gè)存儲(chǔ)器單元中的至少一個(gè)斷電，所述至少兩個(gè)存儲(chǔ)器單元可以是單個(gè)管芯內(nèi)的獨(dú)立存儲(chǔ)器管芯或者存儲(chǔ)器組。斷電例如可以由存儲(chǔ)器管芯/存儲(chǔ)器組之一來(lái)發(fā)起，或者備選地由外部請(qǐng)求發(fā)起。在示例性實(shí)施方式中，所述至少一個(gè)存儲(chǔ)器管芯包括至少兩個(gè)存儲(chǔ)器單元，并且其中存儲(chǔ)器管理單元適于控制電源接口，以選擇性地對(duì)所述至少兩個(gè)存儲(chǔ)器單元中的至少一個(gè)斷電。根據(jù)本發(fā)明的另一方面，提供一種芯片裝置，其包括襯底裝置；位于該襯底裝置上、并且包括至少一個(gè)子系統(tǒng)裝置的至少一個(gè)邏輯裝置；堆疊在所述至少一個(gè)邏輯裝置之上、并且包括至少一個(gè)存儲(chǔ)器模塊裝置的至少一個(gè)存儲(chǔ)器裝置；存儲(chǔ)器管理裝置；連接該存儲(chǔ)器管理裝置與所述至少一個(gè)邏輯裝置的第一數(shù)據(jù)接口裝置；連接該存儲(chǔ)器管理裝置與所述至少一個(gè)存儲(chǔ)器裝置的第二數(shù)據(jù)接口裝置；連接該存儲(chǔ)器管理裝置與所述至少一個(gè)存儲(chǔ)器裝置的配置接口裝置；連接該存儲(chǔ)器管理裝置與所述至少一個(gè)邏輯裝置的控制接口裝置；適于為所述至少一個(gè)邏輯裝置、至少一個(gè)存儲(chǔ)器裝置以及存儲(chǔ)器管理裝置供電的電源接口裝置；以及與所述至少一個(gè)邏輯裝置相連的數(shù)據(jù)輸入/輸出裝置，其中存儲(chǔ)器管理裝置適于通過(guò)經(jīng)由控制接口裝置與所述至少一個(gè)子系統(tǒng)裝置協(xié)商允許的存儲(chǔ)器訪問(wèn)，并且按照允許的存儲(chǔ)器訪問(wèn)經(jīng)由配置接口裝置配置所述至少一個(gè)存儲(chǔ)器模塊裝置，來(lái)管理來(lái)自所述至少一個(gè)子系統(tǒng)裝置的存儲(chǔ)器訪問(wèn)。本發(fā)明的上述發(fā)明內(nèi)容并非意在描述本發(fā)明的每個(gè)實(shí)施方式或者實(shí)現(xiàn)。相反，應(yīng)關(guān)注下文的附圖和描述，其記載了本發(fā)明的其他代表性實(shí)施方式。


通過(guò)下文對(duì)示例性實(shí)施方式的詳細(xì)描述并參考附圖，將更為全面地理解本發(fā)明，
6其中詳細(xì)描述和附圖僅僅是通過(guò)示例性方式提供的，并非意在將本發(fā)明限于在此示出的任何特定實(shí)施方式。在附圖中圖1示出了本發(fā)明示例性實(shí)施方式的基本邏輯部分；圖2是根據(jù)本發(fā)明實(shí)施方式的3D芯片布置的剖面圖；圖2b是圖2的示例性芯片布置的存儲(chǔ)器管芯的剖面圖；圖2c是圖2的示例性芯片布置的存儲(chǔ)器管芯的平面圖；圖3是根據(jù)本發(fā)明的3D芯片布置的備選實(shí)施方式的剖面圖；圖4是根據(jù)本發(fā)明的3D芯片布置的另一備選實(shí)施方式的剖面圖；圖5示出了本發(fā)明示例性實(shí)施方式的存儲(chǔ)器和存儲(chǔ)器內(nèi)部塊的拓?fù)?；圖6是示出包括存儲(chǔ)器網(wǎng)絡(luò)的本發(fā)明示例性實(shí)施方式的示例性路由器實(shí)現(xiàn)的另一示意圖；圖7示出了在根據(jù)本發(fā)明實(shí)施方式的存儲(chǔ)器網(wǎng)絡(luò)的寫(xiě)操作中使用的包結(jié)構(gòu)；圖8示出了在根據(jù)本發(fā)明實(shí)施方式的存儲(chǔ)器網(wǎng)絡(luò)的讀操作中使用的包結(jié)構(gòu)；以及圖9示出了根據(jù)本發(fā)明的存儲(chǔ)器網(wǎng)絡(luò)中的讀操作的示例。
具體實(shí)施例方式根據(jù)本發(fā)明，通過(guò)一種芯片布置克服了現(xiàn)有技術(shù)的問(wèn)題，該芯片布置具有集中式存儲(chǔ)器管理單元，其能夠動(dòng)態(tài)地為所有子系統(tǒng)分配和去分配存儲(chǔ)器。這還對(duì)運(yùn)行在子系統(tǒng)上的軟件隱藏了實(shí)際的存儲(chǔ)器實(shí)現(xiàn)。也即，本發(fā)明是基于提供一種集中式存儲(chǔ)器管理單元，其為所有子系統(tǒng)提供統(tǒng)一的存儲(chǔ)器架構(gòu)視圖，而不考慮存儲(chǔ)器的實(shí)際物理實(shí)現(xiàn)。存儲(chǔ)器接口用于存儲(chǔ)器子系統(tǒng)(其包括存儲(chǔ)器管理單元)與子系統(tǒng)之間的數(shù)據(jù)傳送。子系統(tǒng)之間以及存儲(chǔ)器管理單元與子系統(tǒng)之間的控制消息通過(guò)控制接口來(lái)傳遞。圖1示出了本發(fā)明示例性實(shí)施方式的基本邏輯部分。該圖表示高層架構(gòu)視圖，其示出了實(shí)現(xiàn)所需的組件和接口。多個(gè)存儲(chǔ)器組(1. . . χ)與智能存儲(chǔ)器管理單元(IMMU)相連接。存儲(chǔ)器管理單元繼而經(jīng)由存儲(chǔ)器接口(MI)與多個(gè)子系統(tǒng)(SSl...SSy)相連接。子系統(tǒng)經(jīng)由控制接口(Cl) 互連，該控制接口也與存儲(chǔ)器管理單元相連接。子系統(tǒng)只能通過(guò)存儲(chǔ)器管理單元來(lái)訪問(wèn)任何存儲(chǔ)器組。在沒(méi)有存儲(chǔ)器管理單元執(zhí)行的許可和存儲(chǔ)器管理的情況下，沒(méi)有子系統(tǒng)能夠?qū)嶋H訪問(wèn)存儲(chǔ)器。因此，存儲(chǔ)器管理單元在邏輯上總在存儲(chǔ)器模塊與子系統(tǒng)之間。如圖1 所示，存儲(chǔ)器管理單元也可以視作另一子系統(tǒng)，其具有自己到存儲(chǔ)器的專用接口。根據(jù)本發(fā)明的智能存儲(chǔ)器管理單元(IMMU)的3D實(shí)現(xiàn)分別指的是在獨(dú)立管芯之外設(shè)計(jì)系統(tǒng)或者芯片布置的模塊化方式。子系統(tǒng)(SS)管芯和存儲(chǔ)器管芯(以及，在某些實(shí)施方式中，存儲(chǔ)器管理單元管芯)在底部的基礎(chǔ)襯底上彼此上下堆疊，形成Z向的連接(可以將其視作“Z總線”)。Z總線可以利用穿過(guò)所有堆疊管芯而延伸的硅貫穿VIA來(lái)實(shí)現(xiàn)。圖2示出了根據(jù)本發(fā)明示例性實(shí)施方式的基本結(jié)構(gòu)。在底部基礎(chǔ)襯底2上，布置有邏輯管芯4。在邏輯管芯4之上，堆疊有三個(gè)存儲(chǔ)器管芯8。還提供了存儲(chǔ)器管理單元6， 在這種情況下，其作為另一單獨(dú)的管芯或者在另一單獨(dú)管芯之上。然而，本發(fā)明不限于該示例。存儲(chǔ)器管理單元6也可以分布給多個(gè)物理實(shí)體，也即，例如在子系統(tǒng)管芯4或者存儲(chǔ)器管芯8中的一個(gè)中實(shí)現(xiàn)。該圖示出了使用存儲(chǔ)器管理單元6的示例實(shí)現(xiàn)。在此實(shí)現(xiàn)中，每個(gè)子系統(tǒng)4位于獨(dú)立的管芯上，并且組件管芯(包括DRAM=存儲(chǔ)器)利用面對(duì)面附接而連接。在此概念中，Z總線連接(也即，存儲(chǔ)器(例如，DRAM)插口)需要關(guān)于其數(shù)目和位置來(lái)進(jìn)行定義。在底部基礎(chǔ)襯底2上，分別布置兩個(gè)子系統(tǒng)管芯或者邏輯管芯4。在這里所示的示例中，子系統(tǒng)4水平地布置。然而，本發(fā)明不限于該特定布置。在高級(jí)實(shí)施方式中， 還可以在垂直方向中堆疊兩個(gè)或者更多邏輯管芯。控制接口 10將邏輯管芯4彼此連接，并且將其與存儲(chǔ)器管理單元6相連接。在這里所示的示例中，控制接口 10分別實(shí)現(xiàn)在基礎(chǔ)襯底2之內(nèi)或者之上。然而，本發(fā)明不限于該示例，控制接口 10可以不使用基礎(chǔ)襯底2來(lái)實(shí)現(xiàn)。在邏輯管芯4和存儲(chǔ)器管理單元6之上，存儲(chǔ)器管芯S(DRAM)在有三個(gè)的情況下按照堆疊的方式來(lái)布置。也即，存儲(chǔ)器管芯8在垂直方向上堆疊在邏輯管芯4和存儲(chǔ)器管理單元6上。提供存儲(chǔ)器接口 12，其連接存儲(chǔ)器管芯8與邏輯管芯4和存儲(chǔ)器管理單元6。 存儲(chǔ)器接口 12是使用穿過(guò)所有存儲(chǔ)器管芯8而垂直延伸的硅貫穿VIA、以及還使用獨(dú)立管芯之間的面對(duì)面連接來(lái)實(shí)現(xiàn)的。配置接口 14在DRAM 8與存儲(chǔ)器管理單元6之間利用硅貫穿VIA和面對(duì)面連接以相同的方式實(shí)現(xiàn)。存儲(chǔ)器管理單元6使用配置接口 14來(lái)配置DRAM 8的控制單元，以符合本發(fā)明的存儲(chǔ)器管理方案。針對(duì)存儲(chǔ)器模塊(實(shí)現(xiàn))特定的控制來(lái)完成配置。這些操作包括芯片使能、指派模塊編號(hào)、網(wǎng)絡(luò)化實(shí)現(xiàn)中的路由器ID(參見(jiàn)下文)、功率控制(關(guān)閉未使用的存儲(chǔ)器組)等。存儲(chǔ)器管理單元可以按照各種方式來(lái)管理可用的存儲(chǔ)器單元，諸如單個(gè)芯片上的多個(gè)存儲(chǔ)器管芯和/或存儲(chǔ)器組。在某些示例性實(shí)施方式中，通過(guò)為每個(gè)所分配的存儲(chǔ)器區(qū)域指派唯一的標(biāo)識(shí)符來(lái)實(shí)現(xiàn)存儲(chǔ)器管理。為了本描述的目的，該標(biāo)識(shí)符將稱為區(qū)域碼或者句柄。而且，可以給予每個(gè)子系統(tǒng)唯一的子系統(tǒng)標(biāo)識(shí)符。繼而可以為存儲(chǔ)器管理單元提供數(shù)據(jù)庫(kù)或者表，其中存儲(chǔ)有存儲(chǔ)器區(qū)域的區(qū)域碼以及相應(yīng)區(qū)域當(dāng)前分配給的相應(yīng)子系統(tǒng)的子系統(tǒng)標(biāo)識(shí)符。以此方式，存儲(chǔ)器管理單元能夠定義特定存儲(chǔ)器區(qū)域的所有權(quán)。如果未被某些其他條件禁止，存儲(chǔ)器區(qū)域每次還可以具有不止一個(gè)所有者，也即，可以允許不止一個(gè)子系統(tǒng)訪問(wèn)存儲(chǔ)器區(qū)域。在這樣的參數(shù)表中，可以由管理單元來(lái)存儲(chǔ)和管理其他參數(shù)。示例是物理存儲(chǔ)器地址，存儲(chǔ)器區(qū)域的大小，以及涉及存儲(chǔ)器區(qū)域的性能、保護(hù)和訪問(wèn)的其他參數(shù)。子系統(tǒng)可以使用其自己的邏輯地址空間來(lái)經(jīng)由存儲(chǔ)器管理單元對(duì)存儲(chǔ)器區(qū)域進(jìn)行尋址，而無(wú)須知道實(shí)際的物理存儲(chǔ)器地址。邏輯開(kāi)始地址也可以存儲(chǔ)在如上所述的參數(shù)表中，其是從子系統(tǒng)看來(lái)是存儲(chǔ)器區(qū)域開(kāi)始的地址。存儲(chǔ)器管理單元執(zhí)行邏輯存儲(chǔ)器地址和物理存儲(chǔ)器地址之間的任何必要的地址轉(zhuǎn)換。以此方式，可以向子系統(tǒng)本身隱藏實(shí)際的物理存儲(chǔ)器結(jié)構(gòu)(諸如，不同類(lèi)型的多個(gè)存儲(chǔ)器管芯)?？稍谑纠詫?shí)施方式中實(shí)現(xiàn)的存儲(chǔ)器管理方案的另一方面是所有權(quán)的轉(zhuǎn)移。也即，如上文定義的所有權(quán)可以從一個(gè)子系統(tǒng)轉(zhuǎn)移到另一子系統(tǒng)，而不是為子系統(tǒng)分配和去分配物理存儲(chǔ)器區(qū)域并在區(qū)域之間復(fù)制存儲(chǔ)器內(nèi)容。例如，第一子系統(tǒng)可以請(qǐng)求存儲(chǔ)器，而存儲(chǔ)器管理單元將在可能的情況下分配適當(dāng)?shù)拇鎯?chǔ)器區(qū)域。在第一系統(tǒng)不再使用所分配的存儲(chǔ)器區(qū)域的情況下，可以執(zhí)行至第二子系統(tǒng)的所有權(quán)轉(zhuǎn)移。
再一次，這種轉(zhuǎn)移經(jīng)由存儲(chǔ)器管理單元以及指派給每個(gè)已分配區(qū)域的區(qū)域碼來(lái)實(shí)現(xiàn)。第一子系統(tǒng)可以請(qǐng)求所有權(quán)轉(zhuǎn)移，其向存儲(chǔ)器管理單元指明其子系統(tǒng)標(biāo)識(shí)符以及相應(yīng)存儲(chǔ)器區(qū)域的區(qū)域碼。繼而，存儲(chǔ)器管理單元可以在其存儲(chǔ)的參數(shù)表中將該子系統(tǒng)ID從與該存儲(chǔ)器區(qū)域相關(guān)聯(lián)的條目中刪除?，F(xiàn)在，該存儲(chǔ)器區(qū)域可用于供另一子系統(tǒng)注冊(cè)。為了能夠進(jìn)行轉(zhuǎn)移，第一子系統(tǒng)可以將存儲(chǔ)器區(qū)域的區(qū)域碼以及可選地與其他參數(shù)一起傳送給第二子系統(tǒng)。第二子系統(tǒng)接收涉及存儲(chǔ)器區(qū)域的這些參數(shù)，并且使用它們以在存儲(chǔ)器管理單元處注冊(cè)為該存儲(chǔ)器區(qū)域的新所有者。為此目的，第二子子系統(tǒng)可以傳送所有權(quán)請(qǐng)求，其指明所有需要的存儲(chǔ)器區(qū)域參數(shù)以及其子系統(tǒng)ID。存儲(chǔ)器管理單元繼而能夠在相應(yīng)存儲(chǔ)器區(qū)域的所有者字段處輸入第二子系統(tǒng)的新子系統(tǒng)標(biāo)識(shí)符，從而更新參數(shù)表。所有其他參數(shù)保持其在參數(shù)表中所存儲(chǔ)的狀態(tài)不變。由此，通過(guò)簡(jiǎn)單地基于區(qū)域碼而將所有權(quán)從一個(gè)子系統(tǒng)轉(zhuǎn)移到另一子系統(tǒng)，存儲(chǔ)器區(qū)域現(xiàn)在可由不同的子系統(tǒng)來(lái)訪問(wèn)，而無(wú)須任何存儲(chǔ)器內(nèi)容的不必要復(fù)制。所有請(qǐng)求、確認(rèn)和參數(shù)傳送可以通過(guò)在存儲(chǔ)器管理單元與子系統(tǒng)之間和/或兩個(gè)子系統(tǒng)之間傳遞的專用消息來(lái)完成。到存儲(chǔ)器管理單元IMMU的信號(hào)可以經(jīng)由存儲(chǔ)器接口來(lái)傳輸，并且控制接口可以用于子系統(tǒng)之間的所有通信。這些接口例如可以在邏輯上如上所定義以及圖1中所示來(lái)進(jìn)行布置。除了如上所述的示例性存儲(chǔ)器管理方案之外，其他實(shí)施方式可以采用不同的存儲(chǔ)器管理方案來(lái)實(shí)現(xiàn)對(duì)集成芯片中所包括的多個(gè)存儲(chǔ)器單元和管芯的有效存儲(chǔ)器使用。在圖2中示例性描述了根據(jù)本發(fā)明的3D集成的使用，其使得能夠使用非常寬的總線(例如，至少數(shù)千位寬)。特別地，這允許解決在使用中央存儲(chǔ)器的布置中可能出現(xiàn)的問(wèn)題，即，由于多個(gè)子系統(tǒng)使用單個(gè)中央存儲(chǔ)器而出現(xiàn)存儲(chǔ)器帶寬瓶頸。將在本發(fā)明中使用的DRAM (或者任何其他類(lèi)型的RAM)需要具有用于DRAM配置和數(shù)據(jù)接口的預(yù)定義插口。此外，存儲(chǔ)器管芯的對(duì)側(cè)上的插口之間需要具有互連，例如利用硅貫穿VIA。需要這樣來(lái)支持垂直堆疊以及建立垂直的Z總線連接。如果這些插口的位置是預(yù)定義的，這將使多個(gè)DRAM管芯以及還有其他存儲(chǔ)器管芯(SRAM、FLASH等)或者甚至附加的邏輯管芯能夠堆疊在子系統(tǒng)管芯之上。這可能需要兩部分尋址方案，其中存儲(chǔ)器地址的第一部分包括存儲(chǔ)器管芯標(biāo)識(shí)， 而第二部分包括存儲(chǔ)器內(nèi)部的地址。在本發(fā)明的3D實(shí)現(xiàn)中，功率信號(hào)和接地信號(hào)也可以使用附加的硅貫穿VIA來(lái)分布(以用于數(shù)據(jù)和配置)。而且，可以通過(guò)熱VIA引導(dǎo)熱量離開(kāi)管芯。圖沘和圖2c詳細(xì)描述了硅貫穿VIA 18以及存儲(chǔ)器和配置接口及其相應(yīng)插口(共同表示為16)在存儲(chǔ)器管芯8上的位置。在圖2b中，示出了穿過(guò)存儲(chǔ)器管芯8的剖面，其中硅貫穿VIA 18在ζ方向延伸，并且連接位于存儲(chǔ)器管芯8的上表面和下表面上的插口 16。圖2c是圖2b的存儲(chǔ)器管芯8的平面視圖，其中示出了存儲(chǔ)器以及配置接口插口 16的位置。由于將管芯8的表面區(qū)域用于放置插口 16，與僅在其邊緣包括插口的傳統(tǒng)封裝相比，這支持極寬的總線。圖3和圖4中示出了本發(fā)明的兩個(gè)其他示例性實(shí)施方式。圖3示出了將存儲(chǔ)器管理單元?jiǎng)澐譃榫植看鎯?chǔ)器管理單元(實(shí)現(xiàn)在邏輯管芯4中，并由虛線框20表示)和全局存儲(chǔ)器管理單元6’。其他組件與圖2相同地布置。在圖3的示例性實(shí)施方式中，存儲(chǔ)器接口12經(jīng)由面對(duì)面連接來(lái)實(shí)現(xiàn)，而控制接口 10在芯片襯底2內(nèi)實(shí)現(xiàn)。在這種情況下，存儲(chǔ)器管理單元并非直接位于邏輯管芯4與存儲(chǔ)器管芯8之間，因此需要將其分割為全局管理單元 6’和局部管理單元20。全局存儲(chǔ)器管理單元6’記錄系統(tǒng)級(jí)問(wèn)題，并且對(duì)需要地址轉(zhuǎn)換和存儲(chǔ)器保護(hù)的、局部存儲(chǔ)器管理單元20內(nèi)部的表進(jìn)行配置。圖4示出了另一示例性實(shí)施方式，其僅包括單個(gè)存儲(chǔ)器管理單元6，然而其位于存儲(chǔ)器管芯8與邏輯管芯4之間。其他組件與圖2相同地布置。本發(fā)明更為有效地使用存儲(chǔ)器，這允許較小的系統(tǒng)尺寸，由此降低系統(tǒng)成本。較小的系統(tǒng)尺寸連同用于組織物理存儲(chǔ)器中存儲(chǔ)器分配的方案使得本發(fā)明從能源有效的角度看非常有價(jià)值(可以關(guān)閉未使用的存儲(chǔ)器組/存儲(chǔ)器管芯)。而且，本發(fā)明可以向子系統(tǒng)隱藏實(shí)際的存儲(chǔ)器實(shí)現(xiàn)。與針對(duì)每個(gè)子系統(tǒng)使用專用存儲(chǔ)器相比，具有集中式共享存儲(chǔ)器的方法的一個(gè)效果是可用存儲(chǔ)器帶寬以及用于存儲(chǔ)器分配的過(guò)度通信可能降低。當(dāng)存儲(chǔ)器在多個(gè)子系統(tǒng)之間共享時(shí)，共享資源的擁塞可能導(dǎo)致延長(zhǎng)的等待時(shí)間。而且，系統(tǒng)需要額外的控制單元和標(biāo)準(zhǔn)化的多級(jí)存儲(chǔ)器使用方案。提供大量并行I/O的面對(duì)面存儲(chǔ)器接口使得非常寬的連接成為可能，這能夠?qū)挼慕档瓦M(jìn)行了補(bǔ)償，并且由此防止了任何數(shù)據(jù)瓶頸的形成。通過(guò)本發(fā)明的芯片布置，通過(guò)阻止任何未授權(quán)存儲(chǔ)器訪問(wèn)，提供了安全的數(shù)據(jù)存儲(chǔ)。此外，對(duì)于數(shù)據(jù)安全，在存儲(chǔ)器連接上搭線竊取(tape)變得極度困難，因?yàn)槠鋸膫鹘y(tǒng)的封裝對(duì)封裝連接變?yōu)槊鎸?duì)面連接。已有應(yīng)用軟件或者子系統(tǒng)管芯無(wú)需邏輯改變。利用不同的成本性能折衷，可以實(shí)現(xiàn)多個(gè)產(chǎn)品變形，而無(wú)須修改軟件。根據(jù)本發(fā)明的存儲(chǔ)器與邏輯之間的短連接導(dǎo)致較快的操作速度、每個(gè)所傳送比特的較低能耗、以及還有驅(qū)動(dòng)信號(hào)的晶體管可以在維度上較小(較小的面積)。與傳統(tǒng)上將獨(dú)立的存儲(chǔ)器專用于每個(gè)子系統(tǒng)相比，本發(fā)明還有助于降低料表(BOM)。由于管芯堆疊的附加可能性，降低了 PWB面積。提供存儲(chǔ)器接口和控制接口支持對(duì)這些接口的特定優(yōu)化。例如，有可能提供具有非常寬總線的存儲(chǔ)器接口，由此支持大量并行數(shù)據(jù)傳送，同時(shí)將控制接口(其僅需要傳送相對(duì)少量的數(shù)據(jù))優(yōu)化為具有非常低的延遲。這樣的實(shí)施方式需要將兩個(gè)接口實(shí)現(xiàn)為分離的物理接口，一個(gè)針對(duì)大量并行數(shù)據(jù)傳送進(jìn)行優(yōu)化，而另一個(gè)針對(duì)降低的延遲進(jìn)行優(yōu)化。然而，應(yīng)當(dāng)注意，存儲(chǔ)器接口和控制接口無(wú)需是分離的物理實(shí)體；相反，本發(fā)明還包括將其實(shí)現(xiàn)為共享的公共物理網(wǎng)絡(luò)接口上的邏輯接口。本發(fā)明的其他高級(jí)實(shí)施方式還包括在存儲(chǔ)器管芯上實(shí)現(xiàn)的存儲(chǔ)器網(wǎng)絡(luò)。圖5描述了包含這種存儲(chǔ)器網(wǎng)絡(luò)的示例性實(shí)施方式。存儲(chǔ)器網(wǎng)絡(luò)包括形成網(wǎng)格拓?fù)涞穆酚善?2，以及與這些路由器22連接的存儲(chǔ)器模塊M。每個(gè)路由器22還充當(dāng)?shù)酵饨?=邏輯管芯4)的連接點(diǎn)，其經(jīng)由存儲(chǔ)器接口 12而使用面對(duì)面連接。這些連接或者插口需要預(yù)先定義，包括其位置、數(shù)量、實(shí)現(xiàn)以及協(xié)議。路由器22包括端口(在此示例中，端口 #0...端口 #3)，其中端口 #3經(jīng)由存儲(chǔ)器接口 12與子系統(tǒng)或者邏輯管芯4連接。端口 #1與存儲(chǔ)器組或者存儲(chǔ)器模塊M連接，而端口 #0和端口 #2與其他路由器22連接。本發(fā)明的這個(gè)方面背后的基本思想是將存儲(chǔ)器布置為互連，也即，組織存儲(chǔ)器管芯，從而通過(guò)它來(lái)支持?jǐn)?shù)據(jù)傳送，由此隱式地對(duì)所傳送的數(shù)據(jù)進(jìn)行緩沖。存儲(chǔ)器與邏輯管芯
10之間的面對(duì)面連接用來(lái)提供大量并行1/0，而無(wú)須用于邏輯和存儲(chǔ)器的獨(dú)立封裝，以便降低料表(BOM)。存儲(chǔ)器互連使用網(wǎng)格拓?fù)湟约胺纸M交換的路由方案。對(duì)互連的控制由全局智能存儲(chǔ)器管理單元完成，其中該全局智能存儲(chǔ)器管理單元可以實(shí)現(xiàn)在邏輯管芯或者獨(dú)立管芯上，或者實(shí)現(xiàn)在存儲(chǔ)器管芯上，并且其對(duì)存儲(chǔ)器管芯上實(shí)現(xiàn)的路由器22以及每個(gè)子系統(tǒng)中或者相應(yīng)邏輯管芯4上的局部存儲(chǔ)器管理單元進(jìn)行配置。本發(fā)明使用兩種方法來(lái)將存儲(chǔ)器從一個(gè)子系統(tǒng)轉(zhuǎn)移到另一子系統(tǒng)轉(zhuǎn)移句柄(或者區(qū)域碼)，或者進(jìn)行由存儲(chǔ)器內(nèi)部完成的DMA轉(zhuǎn)移。此方面的示例性實(shí)施方式的關(guān)鍵組件是全局存儲(chǔ)器管理單元，其記錄分配給子系統(tǒng)的全局存儲(chǔ)器，接收和處理針對(duì)存儲(chǔ)器分配的請(qǐng)求，并且配置子系統(tǒng)的局部管理單元。全局存儲(chǔ)器管理單元不一定是集中式組件；其功能也可以分布給多個(gè)物理實(shí)體。然而，全局存儲(chǔ)器管理單元具有唯一的、預(yù)定的網(wǎng)絡(luò)訪問(wèn)，總是可以通過(guò)該網(wǎng)絡(luò)訪問(wèn)來(lái)從存儲(chǔ)器網(wǎng)絡(luò)訪問(wèn)該全局存儲(chǔ)器管理單元。局部存儲(chǔ)器管理單元包括用于地址轉(zhuǎn)換和存儲(chǔ)器保護(hù)的表(其可由全局存儲(chǔ)器管理單元來(lái)配置)。其用于將地址從子系統(tǒng)邏輯地址轉(zhuǎn)換為存儲(chǔ)器/存儲(chǔ)器網(wǎng)絡(luò)物理地址。 這里采用的存儲(chǔ)器保護(hù)方案不允許子系統(tǒng)使用未分配的存儲(chǔ)器。在全局存儲(chǔ)器管理單元分配存儲(chǔ)器區(qū)域之后，如果子系統(tǒng)請(qǐng)求從該區(qū)域進(jìn)行存儲(chǔ)器再分配，則局部存儲(chǔ)器管理單元可以這么做。路由器在子系統(tǒng)與存儲(chǔ)器塊之間路由數(shù)據(jù)。其根據(jù)目的地路由器的X和y坐標(biāo)而使用存儲(chǔ)-轉(zhuǎn)發(fā)路由，蟲(chóng)洞路由、虛擬直通路由或者源路由(其中局部存儲(chǔ)器管理單元提供路由)。圖5中給出了路由器22、存儲(chǔ)器模塊M以及邏輯管芯4的組織。圖6中描述了示例路由器實(shí)現(xiàn)。包括面向分組交換器的中央路由器22連接至多個(gè)緩沖器觀，該多個(gè)緩沖器分別通過(guò)多個(gè)端口 0...端口 N+3來(lái)提供。路由器22包括路由控制沈。端口 0到端口 N-I連接至存儲(chǔ)器模塊1... N。端口 N到N+2連接至相鄰路由器 (未示出)，而端口 N+3經(jīng)由面對(duì)面連接而連接至邏輯管芯(未示出)。在此布置中，向端口 N+3上的子系統(tǒng)隱藏了存儲(chǔ)器網(wǎng)絡(luò)的實(shí)際結(jié)構(gòu)，其中該存儲(chǔ)器網(wǎng)絡(luò)由路由器和存儲(chǔ)器模塊構(gòu)成。通過(guò)配置接口完成的基本操作有多個(gè)-每個(gè)路由器(R)具有可以從其查詢的唯一路由器ID(RID)(通常是其XY坐標(biāo))-局部存儲(chǔ)器管理單元可以請(qǐng)求其RID，路由器返回RID(如果多個(gè)路由器連接至局部存儲(chǔ)器管理單元，則返回多個(gè)RID)-局部存儲(chǔ)器管理單元從全局存儲(chǔ)器管理單元請(qǐng)求存儲(chǔ)器的χ個(gè)字節(jié)，并且給出其RID中的一個(gè)。全局存儲(chǔ)器管理單元分配存儲(chǔ)器，并且為該存儲(chǔ)器區(qū)域指派句柄HI。其繼而返回RID、正確的端口號(hào)、物理存儲(chǔ)器塊內(nèi)的物理地址、以及該句柄。-在分配之后，局部存儲(chǔ)器管理單元開(kāi)始使用其由RID、端口號(hào)以及物理地址所標(biāo)識(shí)的存儲(chǔ)器。圖7中示出了所需的寫(xiě)分組和地址轉(zhuǎn)換。子系統(tǒng)發(fā)出寫(xiě)分組，其包括命令、邏輯地址以及數(shù)據(jù)。局部存儲(chǔ)器管理單元LIMMU繼而將邏輯地址轉(zhuǎn)換為物理地址，其包括路由器 ID = RID，用于通過(guò)網(wǎng)格進(jìn)行路由，基本上包括X和Y坐標(biāo)Addr_X和Addr_Y ；目的地路由器中的輸出端口的數(shù)目P0RT_N ；以及用作存儲(chǔ)器模塊內(nèi)地址的物理地址Addr_M。
圖8給出了相應(yīng)的讀分組。子系統(tǒng)發(fā)出讀分組，其包括命令、要讀取的數(shù)據(jù)量、應(yīng)當(dāng)從其讀取數(shù)據(jù)的邏輯地址、以及用于數(shù)據(jù)寫(xiě)回的一些其他字段。LIMMU按照類(lèi)似于寫(xiě)分組中的方式來(lái)轉(zhuǎn)換邏輯地址。寫(xiě)回字段用于標(biāo)識(shí)應(yīng)當(dāng)利用已經(jīng)描述的寫(xiě)分組將對(duì)讀請(qǐng)求的應(yīng)答發(fā)送到哪里。這包括寫(xiě)回X和Y坐標(biāo)Addr_X_WB和Addr_Y_WB、寫(xiě)回端口 Port_N_WB、以及子系統(tǒng)邏輯存儲(chǔ)器空間內(nèi)的寫(xiě)回地址Addr_M_WB。應(yīng)當(dāng)注意，子系統(tǒng)本身并不知道物理地址、RID和端口號(hào)。這些值由其局部存儲(chǔ)器管理單元添加到分組。讀操作由寫(xiě)操作(通過(guò)存儲(chǔ)器接口)來(lái)應(yīng)答。在這種情況下，寫(xiě)的地址是根據(jù)讀分組生成的(邏輯地址+在可能突發(fā)中的該讀取的數(shù)量乘以所使用的字長(zhǎng))。圖9中示出了讀操作的示例。這意味著，局部存儲(chǔ)器管理單元未必要對(duì)將要進(jìn)行的寫(xiě)進(jìn)行任何地址轉(zhuǎn)換，并且其可以找到傳入數(shù)據(jù)分組的正確順序。在圖9中，在步驟102，(經(jīng)由局部存儲(chǔ)器管理單元LIMMU)與路由器Rl相連接的子系統(tǒng)SS發(fā)出請(qǐng)求請(qǐng)求16字節(jié)的存儲(chǔ)器。在該請(qǐng)求中，可以包括路由器Rl的路由器ID， 以允許適當(dāng)存儲(chǔ)器區(qū)域的分配。在步驟104，全局存儲(chǔ)器管理單元GIMMU將路由器標(biāo)識(shí)符 ID(0，1)、端口號(hào)(1)、物理地址(0x200)以及所分配存儲(chǔ)器區(qū)域的句柄Hl返回給LIMMU。 這些傳送都是經(jīng)由控制接口 CI執(zhí)行的。在步驟106，LIMMU經(jīng)由存儲(chǔ)器接口 MI向路由器 Rl (0,0)發(fā)出讀請(qǐng)求，該讀請(qǐng)求包括從GIMMU接收的地址數(shù)據(jù)。讀請(qǐng)求例如可以包括與所分配的存儲(chǔ)器區(qū)域相關(guān)聯(lián)的路由器ID、端口號(hào)、物理地址、以及寫(xiě)回路由器標(biāo)識(shí)符RID_WB、相關(guān)聯(lián)的端口號(hào)以及地址。由此，子系統(tǒng)可以使用該請(qǐng)求來(lái)請(qǐng)求讀取如圖9所示的物理地址 (0x200)處存儲(chǔ)的數(shù)據(jù)，并將其寫(xiě)到其自己的地址空間的地址(0x0)處。在步驟108，路由器Rl將請(qǐng)求轉(zhuǎn)發(fā)至路由器R2(0，l)，路由器R2繼而(在步驟110)使用在轉(zhuǎn)發(fā)請(qǐng)求中接收到的寫(xiě)回地址，并包括讀數(shù)據(jù)來(lái)發(fā)出寫(xiě)回響應(yīng)。在步驟112，路由器Rl繼而經(jīng)由存儲(chǔ)器接口 MI來(lái)將該響應(yīng)轉(zhuǎn)發(fā)回子系統(tǒng)。根據(jù)本發(fā)明的某些實(shí)施方式，可以按照類(lèi)似的方式來(lái)執(zhí)行句柄或者區(qū)域碼的轉(zhuǎn)移，如同上文已經(jīng)結(jié)合示例性存儲(chǔ)器管理方案而一般性地描述的那樣-可以通過(guò)發(fā)送區(qū)域碼以及通知操作的全局存儲(chǔ)器管理單元，來(lái)將存儲(chǔ)器區(qū)域的所有權(quán)從一個(gè)子系統(tǒng)傳遞至另一子系統(tǒng)；-新子系統(tǒng)可以利用區(qū)域碼來(lái)注冊(cè)為該區(qū)域的所有者；-除了區(qū)域碼之外，全局存儲(chǔ)器管理單元還可以給出物理地址、RID以及端口號(hào)。 這對(duì)于原始存儲(chǔ)器分配以及所有權(quán)轉(zhuǎn)移二者都成立。子系統(tǒng)(經(jīng)由局部存儲(chǔ)器管理單元)還可以從全局存儲(chǔ)器管理單元請(qǐng)求DMA(直接存儲(chǔ)器訪問(wèn))。該實(shí)現(xiàn)具有兩個(gè)選項(xiàng)-全局存儲(chǔ)器管理單元執(zhí)行DMA(首先讀數(shù)據(jù)，繼而寫(xiě)數(shù)據(jù))-全局存儲(chǔ)器管理單元向存儲(chǔ)器內(nèi)部DMA發(fā)出DMA命令(具有源地址、目的地址以及通過(guò)內(nèi)部DMA的寄存器接口給出的數(shù)據(jù)量)DMA傳送在一個(gè)子系統(tǒng)的存儲(chǔ)器區(qū)域內(nèi)部是可能的。如果數(shù)據(jù)從一個(gè)子系統(tǒng)移動(dòng)到另一子系統(tǒng)，則首先所有權(quán)轉(zhuǎn)移。該存儲(chǔ)器管理方案保證，對(duì)于特定的存儲(chǔ)器區(qū)域(由區(qū)域碼標(biāo)識(shí))，始終只有一個(gè)所有者。該方案還保證，沒(méi)有處理器或者其他存儲(chǔ)器用戶可以訪問(wèn)沒(méi)有指派給其的存儲(chǔ)器(其沒(méi)有有效的區(qū)域碼)。在高級(jí)方案中，相同的區(qū)域碼可以給予多個(gè)用戶。這將導(dǎo)致可由多個(gè)用戶同時(shí)進(jìn)行讀和寫(xiě)的存儲(chǔ)器空間。因此，將支持共享存儲(chǔ)器和“活動(dòng)空間(scratch space) ”型的存儲(chǔ)器使用。此外，某些系統(tǒng)可以受益于只讀區(qū)域碼，這允許從特定的存儲(chǔ)器區(qū)域進(jìn)行讀取，但是不能寫(xiě)入。本發(fā)明的存儲(chǔ)器網(wǎng)絡(luò)實(shí)現(xiàn)內(nèi)存在如下可能的連接關(guān)系-1個(gè)子系統(tǒng)連接至1個(gè)路由器-N個(gè)子系統(tǒng)連接至1個(gè)路由器-1個(gè)子系統(tǒng)連接至N個(gè)路由器存儲(chǔ)器組或者存儲(chǔ)器模塊可以內(nèi)部組織為多個(gè)分離的存儲(chǔ)器塊。存儲(chǔ)-轉(zhuǎn)發(fā)是可能的路由實(shí)現(xiàn)，但是蟲(chóng)洞路由、虛擬直通路由、源路由等也是可能的。網(wǎng)絡(luò)可以具有亂序傳送，但是在常規(guī)操作中不會(huì)丟失分組。而且，針對(duì)讀和寫(xiě)可以實(shí)現(xiàn)確認(rèn)消息-消息可以確認(rèn)單個(gè)讀/寫(xiě)或者突發(fā)-消息可以在傳送已經(jīng)被接收或者已被處理時(shí)對(duì)其進(jìn)行確認(rèn)-否定確認(rèn)表示傳送錯(cuò)誤，這將要求重傳。傳送也可以具有請(qǐng)求ID (在命令字段內(nèi)部)，用于將多個(gè)事務(wù)分離到相同的地址。 請(qǐng)求ID可以是順序編號(hào)或者偽隨機(jī)編號(hào)。標(biāo)準(zhǔn)的誤差修正方案(奇偶性，CRC)可以添加至分組方案。在本文件中給出的所有實(shí)施方式、描述和闡釋不應(yīng)理解為限制，而是僅僅通過(guò)示例的方式給出，以支持對(duì)本發(fā)明的理解。針對(duì)特定實(shí)施方式而描述的所有特征和細(xì)節(jié)可以轉(zhuǎn)移到其他所描述的實(shí)施方式或者與之結(jié)合，只要其不是互斥的。本領(lǐng)域技術(shù)人員將會(huì)容易地認(rèn)識(shí)到，在不脫離本發(fā)明精神和范圍的情況下，可以對(duì)以上實(shí)施方式進(jìn)行多種修改、改進(jìn)和各種組合。
權(quán)利要求
1.一種用于管理芯片中的存儲(chǔ)器資源的方法，包括存儲(chǔ)器管理單元將第一存儲(chǔ)器區(qū)域分配給第一子系統(tǒng)，其中所述第一子系統(tǒng)是第一邏輯管芯的部分，所述存儲(chǔ)器區(qū)域是第一存儲(chǔ)器管芯的部分，所述第一邏輯管芯和所述第一存儲(chǔ)器管芯二者都包括在所述芯片中；所述存儲(chǔ)器管理單元生成與已分配的所述存儲(chǔ)器區(qū)域相關(guān)聯(lián)的區(qū)域碼；與所述存儲(chǔ)器區(qū)域的地址相結(jié)合地存儲(chǔ)所述區(qū)域碼；以及通過(guò)將唯一的子系統(tǒng)標(biāo)識(shí)符與所述區(qū)域碼一起存儲(chǔ)在所述存儲(chǔ)器管理單元處的參數(shù)表中，將所述第一子系統(tǒng)定義為所述存儲(chǔ)器區(qū)域的第一所有者。
2.根據(jù)權(quán)利要求1所述的方法，還包括經(jīng)由邏輯存儲(chǔ)器接口，在所述子系統(tǒng)與所述存儲(chǔ)器管理單元之間傳輸與所述存儲(chǔ)器區(qū)域相關(guān)的參數(shù)。
3.根據(jù)權(quán)利要求1所述的方法，還包括經(jīng)由邏輯控制接口，將與所述存儲(chǔ)器區(qū)域相關(guān)的參數(shù)從所述第一子系統(tǒng)傳輸至第二子系統(tǒng)。
4.根據(jù)權(quán)利要求3所述的方法，其中經(jīng)由所述邏輯管芯與所述存儲(chǔ)器管芯之間的面對(duì)面連接，提供所述邏輯控制接口。
5.根據(jù)權(quán)利要求1所述的方法，還包括通過(guò)在所述參數(shù)表處改變所述存儲(chǔ)的子系統(tǒng)標(biāo)識(shí)符，將所述存儲(chǔ)器區(qū)域的所有權(quán)轉(zhuǎn)移給第二子系統(tǒng)。
6.根據(jù)權(quán)利要求1所述的方法，還包括在至少一個(gè)所述存儲(chǔ)器管芯上提供至少一個(gè)附加的局部存儲(chǔ)器管理單元。
7.根據(jù)權(quán)利要求6所述的方法，其中所述分配存儲(chǔ)器區(qū)域的步驟還包括所述局部存儲(chǔ)器管理單元將存儲(chǔ)器分配請(qǐng)求從所述子系統(tǒng)轉(zhuǎn)發(fā)至所述存儲(chǔ)器管理單元。
8.根據(jù)權(quán)利要求7所述的方法，其中所述存儲(chǔ)器分配請(qǐng)求包括與所述請(qǐng)求子系統(tǒng)相關(guān)聯(lián)的路由器單元的唯一路由器標(biāo)識(shí)符。
9.根據(jù)權(quán)利要求6所述的方法，還包括將分配確認(rèn)從所述存儲(chǔ)器管理傳輸至所述局部存儲(chǔ)器管理單元。
10.根據(jù)權(quán)利要求9所述的方法，其中所述分配確認(rèn)包括連接至已分配的所述存儲(chǔ)器區(qū)域的路由器單元的唯一路由器標(biāo)識(shí)符。
11.根據(jù)權(quán)利要求10所述的方法，其中所述分配確認(rèn)包括以下參數(shù)中至少一個(gè)所述路由器單元的端口號(hào)，所述存儲(chǔ)器區(qū)域的物理存儲(chǔ)器地址，已分配的所述存儲(chǔ)器區(qū)域的區(qū)域碼。
12.根據(jù)權(quán)利要求6所述的方法，還包括所述局部存儲(chǔ)器管理單元將從所述存儲(chǔ)器管理單元接收到的物理存儲(chǔ)器地址轉(zhuǎn)換為特定于所述子系統(tǒng)的局部存儲(chǔ)器地址。
13.根據(jù)權(quán)利要求6所述的方法，還包括所述局部存儲(chǔ)器管理單元請(qǐng)求向所述子系統(tǒng)路由通信的路由器單元的唯一路由器標(biāo)識(shí)符的指示；以及所述路由器單元向所述局部存儲(chǔ)器管理單元指示其路由器標(biāo)識(shí)符。
14.一種設(shè)備，包括用于將第一存儲(chǔ)器區(qū)域分配給第一子系統(tǒng)的裝置，其中所述第一子系統(tǒng)是第一邏輯管芯的部分，所述存儲(chǔ)器區(qū)域是第一存儲(chǔ)器管芯的部分，所述第一邏輯管芯和所述第一存儲(chǔ)器管芯二者都包括在單個(gè)芯片中；用于生成與已分配的所述存儲(chǔ)器區(qū)域相關(guān)聯(lián)的區(qū)域碼的裝置； 用于與所述存儲(chǔ)器區(qū)域的地址相結(jié)合地存儲(chǔ)所述區(qū)域碼的裝置；以及用于通過(guò)將唯一的子系統(tǒng)標(biāo)識(shí)符與所述區(qū)域碼一起存儲(chǔ)在所述分配裝置的參數(shù)表中， 將所述第一子系統(tǒng)定義為所述存儲(chǔ)器區(qū)域的第一所有者的裝置。
全文摘要
包括存儲(chǔ)器管理器的3D芯片布置，以及涉及集中式存儲(chǔ)器管理的系統(tǒng)、裝置和方法。實(shí)施方式包括基礎(chǔ)襯底；位于基礎(chǔ)襯底上且具有子系統(tǒng)的邏輯管芯；具有存儲(chǔ)器模塊的存儲(chǔ)器管芯；存儲(chǔ)器管理單元；連接存儲(chǔ)器管理單元與至少一個(gè)邏輯管芯的第一數(shù)據(jù)接口；連接存儲(chǔ)器管理單元與至少一個(gè)存儲(chǔ)器管芯的第二數(shù)據(jù)接口；連接存儲(chǔ)器管理單元與至少一個(gè)存儲(chǔ)器管芯的配置接口，配置接口包括面對(duì)面連接；連接存儲(chǔ)器管理單元與至少一個(gè)邏輯管芯的控制接口，存儲(chǔ)器管芯和邏輯管芯布置在基礎(chǔ)襯底上堆疊配置中，存儲(chǔ)器管理單元適于通過(guò)經(jīng)由控制接口與子系統(tǒng)協(xié)商允許的存儲(chǔ)器訪問(wèn)，并按照允許的存儲(chǔ)器訪問(wèn)經(jīng)由配置接口配置至少一個(gè)存儲(chǔ)器模塊管理自子系統(tǒng)的存儲(chǔ)器訪問(wèn)。
文檔編號(hào)H01L25/18GK102157187SQ201110130748
公開(kāi)日2011年8月17日 申請(qǐng)日期2007年7月2日 優(yōu)先權(quán)日2006年10月5日
發(fā)明者J·尼卡拉, K·庫(kù)西蘭納, M·庫(kù)呂薩, T·伊爾, T·馬克萊南, V·拉蒂南 申請(qǐng)人:諾基亞公司