專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
SOI (Silicon on Insulato r,絕緣體上娃)結(jié)構(gòu)的主要特點(diǎn)是在SOI和體娃之間插入埋氧層來隔斷SOI和體硅之間的電氣連接。其中，體硅層較厚，其主要作用是為其上的埋氧層和SOI提供機(jī)械支撐。SOI器件和普通半導(dǎo)體器件的主要差異在于普通半導(dǎo)體器件制作在體硅或體硅的外延層上，半導(dǎo)體器件和體硅直接產(chǎn)生電氣連接，高低壓?jiǎn)卧g、SOI和體硅之間的隔離通過反偏PN結(jié)完成；而SOI器件中，SOI和體硅甚至高低壓?jiǎn)卧g都通過絕緣介質(zhì)完全隔開，各部分的電氣連接被完全消除。這一結(jié)構(gòu)特點(diǎn)為SOI器件帶來了寄生效應(yīng)小、速度快、功耗低、集成度高、抗輻照能力強(qiáng)等諸多優(yōu)點(diǎn)。在完全耗盡型(full depleted)晶體管架構(gòu)中，組件的效能與SOI厚度之間有密切的關(guān)聯(lián)。為確保所有組件達(dá)到參數(shù)相似性，SOI的厚度須加以嚴(yán)格控制。然而，很難控制超薄SOI的厚度，并且比較薄的源漏區(qū)具有很高的寄生電阻。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明提供一種半導(dǎo)體器件的制造方法。其中，該方法包括提供半導(dǎo)體層，所述半導(dǎo)體層形成于絕緣層上；在所述半導(dǎo)體層上形成掩膜圖形，所述掩膜圖形暴露部分區(qū)域的所述半導(dǎo)體層；將暴露區(qū)域的所述半導(dǎo)體層去除確定高度，以形成凹槽；在所述掩膜圖形和所述凹槽中形成柵堆疊；去除所述掩膜圖形，以暴露所述柵堆疊的部分側(cè)壁。本發(fā)明還提供了一種半導(dǎo)體器件，包括半導(dǎo)體層，所述半導(dǎo)體層形成于絕緣層上；柵堆疊，部分高度的所述柵堆疊嵌于所述半導(dǎo)體層中，且與所述絕緣層之間夾有所述半導(dǎo)體層材料。采用本發(fā)明提供的方法，不僅可以先形成相對(duì)容易控制的較厚的S0I，進(jìn)而在較厚的SOI的局部形成凹槽，再在所述凹槽中形成柵堆疊，可以采用相對(duì)容易控制的工藝形成在柵堆疊處較薄而在源漏區(qū)處較厚的S0I，既利于滿足對(duì)SOI厚度的精度要求，相對(duì)于具有相同的柵堆疊處SOI厚度的器件，還可以相應(yīng)地增加源漏區(qū)的厚度，利于降低源漏區(qū)的寄生電阻。


圖I示出了根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的制造方法的流程圖；圖2-12示出了根據(jù)本發(fā)明的實(shí)施例制造半導(dǎo)體器件的不同階段的示意性截面圖。
具體實(shí)施例方式下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此夕卜，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。參考圖I和圖2，首先，提供半導(dǎo)體層206，所述半導(dǎo)體層206形成于絕緣層204上。絕緣層204位于半導(dǎo)體襯底202上，即半導(dǎo)體層206、絕緣層204和半導(dǎo)體襯底202構(gòu)成SOI襯底200。在本實(shí)施例中，半導(dǎo)體層206的材料為Si，在其他實(shí)施例中，半導(dǎo)體層206的材料還可以是Ge或者SiGe等其他合適的半導(dǎo)體材料。絕緣層204可以為氧化硅、氮氧化硅等絕緣材料。半導(dǎo)體襯底202可以包括Si或Ge襯底等。在其他實(shí)施例中，半導(dǎo)體襯底202還可以是形成于其他基板(如玻璃)上的任意半導(dǎo)體材料層，甚至可以是III-V族化合物 半導(dǎo)體(如GaAs、InP等)或II-VI族化合物半導(dǎo)體(如ZnSe、ZnS)等。隨后，在半導(dǎo)體層206上形成掩膜圖形208，掩膜圖形208暴露部分區(qū)域的半導(dǎo)體層206。在本實(shí)施例中，掩模圖形208的材料可以為氧化硅、氮氧化硅和/或氮化硅，也可以是光刻膠。以上僅僅是作為示例，不局限于此。具體形成過程可以參照?qǐng)D3-圖6所示。首先，在半導(dǎo)體層206上形成掩膜層208，如圖3所示。然后在掩膜層208上覆蓋光刻膠，并對(duì)光刻膠進(jìn)行構(gòu)圖，以形成如圖4所示的開口圖形210。接著，沿開口圖形210對(duì)掩膜層208進(jìn)行刻蝕以暴露部分區(qū)域的半導(dǎo)體層206，如圖5所示。隨后，去除掩膜層208上的光刻膠，形成如圖6所示的掩膜圖形208。再后，將暴露區(qū)域的半導(dǎo)體層206去除確定高度，以形成凹槽216。具體地，可以首先經(jīng)由開口圖形210在暴露區(qū)域的半導(dǎo)體層206的表層形成異質(zhì)層214，如圖7所示；然后去除異質(zhì)層214，形成凹槽216，以使在所述暴露區(qū)域中，所述半導(dǎo)體層206的厚度小于50nm,如圖8和圖9所不。在形成凹槽216后，未暴露的所述半導(dǎo)體層206的上表面與暴露的所述半導(dǎo)體層206的上表面之間形成高度差,所述高度差大于或等于3nm,如5nm、8nm、IOnm 或 15nm。形成異質(zhì)層的方法可以采取以下兩種方法中的任意一種實(shí)現(xiàn)，一是熱氧化法，SP對(duì)上述結(jié)構(gòu)進(jìn)行熱氧化操作，以在開口圖形210下方的半導(dǎo)體層206的表層形成氧化物層作為異質(zhì)層214 ;二是離子注入法，即執(zhí)行離子注入操作，以在暴露的半導(dǎo)體層206的表層中嵌入注入離子，然后執(zhí)行退火操作，以使嵌有注入離子的所述表層形成異質(zhì)層214，在本發(fā)明實(shí)施例中，注入的離子為氧離子。去除異質(zhì)層214的步驟包括進(jìn)行濕法刻蝕或干法刻蝕，形成內(nèi)嵌于SOI襯底200的半導(dǎo)體層206的開口，如圖8所示。然后優(yōu)選地還包括對(duì)掩膜層208的開口圖形210進(jìn)行微刻蝕，形成如圖9所示的貫通于掩膜圖形208的基本方形的凹槽216。然后，在掩膜圖形208和凹槽216中形成柵堆疊。具體地，可以首先在如圖9所示的半導(dǎo)體結(jié)構(gòu)上覆蓋一層?xùn)沤橘|(zhì)層218，如圖10所示。該柵介質(zhì)層218可通過化學(xué)氣相沉積(CVD)、原子層沉積(ALD)形成。柵介質(zhì)層218材料可以為氧化硅，也可以為高k材料，如 Hf02、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO, Al2O3, La2O3, ZrO2, LaAlO 中的一種或其組合。此外，也可通過熱氧化工藝形成柵介質(zhì)層，只是此時(shí)的柵介質(zhì)層只形成于所述凹槽暴露的半導(dǎo)體層表面，而在掩膜層208的側(cè)壁上則不形成柵介質(zhì)層(圖未示)。然后在柵介質(zhì)層218上形成柵電極層220，再經(jīng)歷平坦化操作(如CMP)以去除位于凹槽216之外的柵介質(zhì)層218和柵電極層220，可獲得如圖11所示的結(jié)構(gòu)。所述柵電極層220可以是一層或多層結(jié)構(gòu)，所述柵電極層220為多層結(jié)構(gòu)時(shí)，可以包括功函數(shù)金屬層和主金屬層，其中，功函數(shù)金屬層可以從包含下列元素的組中選擇一種或多種元素進(jìn)行沉積對(duì)于 PM0S，可以為 MoNx, TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si, Pt, Ru, Ir, Mo, HfRu，RuOx ;對(duì)于 NMOS 中的一種或其組合，可以為 TaC，TiN, TaTbN, TaErN, TaYbN, TaSiN, HfSiN,MoSiN, RuTax, NiTax中的一種或其組合。主金屬層可以為多晶硅、Ti、Co、Ni、Al、W、合金或金屬硅化物。柵介質(zhì)層218和柵電極層220的沉積可以采用常規(guī)沉積工藝形成，例如濺射、物理氣相沉積(PLD)、金屬有機(jī)化合物化學(xué)氣相沉積(MOCVD)、原子層沉積(ALD)、等離子體增強(qiáng)原子層沉積(PEALD)或其他合適的方法。之后，利用化學(xué)機(jī)械研磨技術(shù)(CMP)對(duì)上述器件進(jìn)行平坦化。
最后，去除掩膜圖形208，以暴露所述柵堆疊的部分側(cè)壁。可以利用干法刻蝕或者濕法刻蝕技術(shù)去除掩膜圖形208。在去除所述掩膜圖形后，還可以優(yōu)選地包括在暴露的所述部分側(cè)壁上形成側(cè)墻222，如圖12所示。其中，側(cè)墻222可以根據(jù)需要為一層或多層結(jié)構(gòu)(相鄰兩層的材料可以不同)，本發(fā)明對(duì)此不作限制。至此，就形成了如圖12所示的半導(dǎo)體器件，包括半導(dǎo)體層206，半導(dǎo)體層206形成于絕緣層204上；柵堆疊(在本發(fā)明實(shí)施例中包括柵介質(zhì)層218和柵電極層220)，部分高度的所述柵堆疊嵌于半導(dǎo)體層206中，且與絕緣層204之間夾有所述半導(dǎo)體層材料。其中，半導(dǎo)體層206的材料可為Si、SiGe或Ge，或上文中述及的其他材料；嵌于半導(dǎo)體層206中的所述柵堆疊與絕緣層204之間的半導(dǎo)體層材料的厚度可小于50nm ;未承載柵堆疊的所述半導(dǎo)體層206的上表面與承載柵堆疊的所述半導(dǎo)體層206的上表面之間具有高度差，所述高度差大于或等于3nm,如5nm、8nm、IOnm或15nm ;本發(fā)明實(shí)施例中，還優(yōu)選地包括形成在所述柵堆疊側(cè)壁的側(cè)墻222，側(cè)墻222環(huán)繞所述柵堆疊的高于半導(dǎo)體層206部分的側(cè)壁，即側(cè)墻222環(huán)繞所述部分高度之外的所述柵堆疊的側(cè)壁。需說明的是，所述側(cè)墻222既可接于所述柵電極層220的側(cè)壁，也可接于所述柵介質(zhì)層218的側(cè)壁。采用本發(fā)明提供的方法，不僅可以先形成相對(duì)容易控制的較厚的S0I，進(jìn)而在較厚的SOI的局部形成凹槽，再在所述凹槽中形成柵堆疊，可以采用相對(duì)容易控制的工藝形成在柵堆疊處較薄而在源漏區(qū)處較厚的S0I，既利于滿足對(duì)SOI厚度的精度要求，相對(duì)于具有相同的柵堆疊處SOI厚度的器件，還可以相應(yīng)地增加源漏區(qū)的厚度，利于降低源漏區(qū)的寄生電阻。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明 描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括 提供半導(dǎo)體層，所述半導(dǎo)體層形成于絕緣層上； 在所述半導(dǎo)體層上形成掩膜圖形，所述掩膜圖形暴露部分區(qū)域的所述半導(dǎo)體層； 將暴露區(qū)域的所述半導(dǎo)體層去除確定高度，以形成凹槽； 在所述掩膜圖形和所述凹槽中形成柵堆疊； 去除所述掩膜圖形，以暴露所述柵堆疊的部分側(cè)壁。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，將暴露區(qū)域的所述半導(dǎo)體層去除確定高度的步驟包括 使暴露的所述半導(dǎo)體層的表層形成異質(zhì)層； 去除所述異質(zhì)層。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于以熱氧化操作形成所述異質(zhì)層。
4.根據(jù)權(quán)利要求I所述的方法，其特征在于，將暴露區(qū)域的所述半導(dǎo)體層去除確定高度的步驟包括 執(zhí)行離子注入操作，以在暴露的所述半導(dǎo)體層的表層中嵌入注入離子； 執(zhí)行退火操作，以使嵌有注入離子的所述表層形成異質(zhì)層； 去除所述異質(zhì)層。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于所述注入離子為氧離子。
6.根據(jù)權(quán)利要求I所述的方法，其特征在于所述確定高度大于或等于3nm。
7.根據(jù)權(quán)利要求I所述的方法，其特征在于，將暴露區(qū)域的所述半導(dǎo)體層去除確定高度后，在所述暴露區(qū)域中，所述半導(dǎo)體層的厚度小于50nm。
8.根據(jù)權(quán)利要求I所述的方法，其特征在于，形成柵堆疊的步驟包括 形成柵介質(zhì)層，以覆蓋所述凹槽的側(cè)壁和底壁； 在所述柵介質(zhì)層上形成柵電極層，以填充所述掩膜圖形和所述凹槽； 平坦化所述柵電極層，以暴露所述掩膜圖形。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于所述柵介質(zhì)層還覆蓋所述掩膜圖形的側(cè)壁。
10.根據(jù)權(quán)利要求I所述的方法，其特征在于所述半導(dǎo)體層材料為Si、SiGe或Ge。
11.根據(jù)權(quán)利要求8所述的方法，其特征在于，在去除所述掩膜圖形后，還包括在暴露的所述柵電極層的部分側(cè)壁上形成側(cè)墻。
12.根據(jù)權(quán)利要求9所述的方法，其特征在于，在去除所述掩膜圖形后，還包括在暴露的所述柵介質(zhì)層的部分側(cè)壁上形成側(cè)墻。
13.一種半導(dǎo)體器件，包括 半導(dǎo)體層，所述半導(dǎo)體層形成于絕緣層上； 柵堆疊，部分高度的所述柵堆疊嵌于所述半導(dǎo)體層中，且與所述絕緣層之間夾有所述半導(dǎo)體層材料。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于其他區(qū)域的所述半導(dǎo)體層的上表面與承載所述柵堆疊的所述半導(dǎo)體層的上表面之間的高度差大于或等于3nm。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于嵌于所述半導(dǎo)體層中的所述柵堆疊與所述絕緣層之間的所述半導(dǎo)體層材料的厚度小于50nm。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體層材料為Si、SiGe或Ge。
17.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其特征在于，嵌于所述半導(dǎo)體層中的部分高度的所述柵堆疊包括柵介質(zhì)層和柵電極層，所述柵電極層經(jīng)由所述柵介質(zhì)層接于所述半導(dǎo)體層；其余部分的所述柵堆疊為柵電極層；或者，其余部分的所述柵堆疊為柵介質(zhì)層和柵電極層，所述柵介質(zhì)層環(huán)繞所述柵電極層。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其特征在于，還包括側(cè)墻；在其余部分的所述柵堆疊為柵電極層時(shí)，所述側(cè)墻環(huán)繞所述柵電極層的側(cè)壁；其余部分的所述柵堆疊為柵介質(zhì)層和柵電極層時(shí)，所述側(cè)墻環(huán)繞其余部分的所述柵堆疊中的所述柵介質(zhì)層。
全文摘要
一種半導(dǎo)體器件及其制造方法。其中，該方法包括提供半導(dǎo)體層，所述半導(dǎo)體層形成于絕緣層上；在所述半導(dǎo)體層上形成掩膜圖形，所述掩膜圖形暴露部分區(qū)域的所述半導(dǎo)體層；將暴露區(qū)域的所述半導(dǎo)體層去除確定高度，以形成凹槽；在所述掩膜圖形和所述凹槽中形成柵堆疊；去除所述掩膜圖形，以暴露所述柵堆疊的部分側(cè)壁。既利于滿足對(duì)SOI厚度的精度要求，相對(duì)于具有相同的柵堆疊處SOI厚度的器件，還可以相應(yīng)地增加源漏區(qū)的厚度，利于降低源漏區(qū)的寄生電阻。
文檔編號(hào)H01L29/423GK102800620SQ20111013757
公開日2012年11月28日 申請(qǐng)日期2011年5月24日 優(yōu)先權(quán)日2011年5月24日
發(fā)明者駱志炯, 尹海洲, 朱慧瓏 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所