專利名稱：一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種銅大馬士革制造工藝，尤其涉及一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法。
背景技術(shù)：
隨著微電子產(chǎn)業(yè)的飛速發(fā)展要求半導(dǎo)體器件的特征尺寸的減小，目前，半導(dǎo)體后段銅制程取代鋁制程成為主流工藝。在混合信號和射頻電路中，開發(fā)能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝的金屬-絕緣層-金屬電容結(jié)構(gòu)及制造流程成為必要。這不僅改善了工藝的復(fù)雜性；而且使用低電阻銅作為電極板可改善金屬-絕緣層-金屬電容性能。專利US63^234，在雙大馬士革結(jié)構(gòu)中制作單層大馬士革金屬-絕緣層-金屬電容。專利US6670237，在單大馬士革通孔結(jié)構(gòu)中制作單層大馬士革金屬-絕緣層-金屬電容。而且隨著半導(dǎo)體尺寸的減小，必須減小金屬-絕緣層-金屬電容面積。這就要求必須增加金屬-絕緣層-金屬電容的電容密度。增加金屬-絕緣層-金屬電容的層數(shù)是增大電容密度的一種方式。而目前的多層金屬-絕緣層-金屬電容工藝無法完全兼容于互補(bǔ)的金屬氧化物半導(dǎo)體邏輯電路及電感的銅大馬士革工藝。使用銅大馬士革工藝制作雙層金屬-絕緣層-金屬電容不僅增大了電容密度，改善了電容性能，而且能完全兼容于互補(bǔ)金屬氧化物半導(dǎo)體邏輯電路及電感的銅大馬士革工藝。

發(fā)明內(nèi)容
本發(fā)明公開了一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，在改善電容性能的同時(shí)，并能夠完全兼容于互補(bǔ)金屬氧化物半導(dǎo)體邏輯電路及電感的銅大馬士革工藝的同時(shí)，進(jìn)一步提高了電容密度。本發(fā)明的上述目的是通過以下技術(shù)方案實(shí)現(xiàn)的
一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬(Metal-Insulator-Metal，簡稱MIM)電容的方法，能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝并增大MIM的電容密度，其工藝方法包括如下步驟
步驟一，在基體介電層中利用銅大馬士革工藝同時(shí)形成第一金屬電極溝槽及金屬互連線溝槽，制作第一金屬電極及金屬互連線；
步驟二，淀積第一介電阻擋層覆蓋所述基體介電層、第一金屬電極及金屬互連線，之后淀積第一介電層至第一介電阻擋層之上，刻蝕第一介電層形成第二金屬電極溝槽，之后刻蝕第一介電層、第一介電阻擋層形成接觸金屬互連線的多個(gè)通孔，保留第二金屬電極溝槽中的第一介電阻擋層，作為第一絕緣層；
步驟三，淀積金屬至第二金屬電極溝槽及多個(gè)通孔中；
4步驟四，淀積第二介電阻擋層覆蓋所述第一介電層、第二金屬電極、通孔，之后淀積第二介電層至第二介電阻擋層之上，刻蝕第二介電層形成第三金屬電極溝槽，之后刻蝕第二介電層、第二介電阻擋層形成接觸通孔的連線溝槽與電感溝槽，同時(shí)形成連接第二金屬電極的連線溝槽，保留第三金屬電極溝槽中的第二介電阻擋層，作為第二絕緣層； 步驟五，淀積金屬至第三金屬電極溝槽及連線溝槽與電感溝槽中。如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，所述基體介電層、第一介電阻擋層、第一介電層、第二介電阻擋層和第二介電層均是利用化學(xué)氣相淀積法所淀積的。如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，所述第一介電阻擋層與所述第二介電阻擋層的材料一致，其材料為氮化硅(SiN)。如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，在所述基體介電層、第一介電層與第二介電層的材料為二氧化硅(Si02)、碳?xì)溲趸?SiOCH) 或摻雜氟的硅玻璃(Fluorinated Silicate Glass，簡稱FSG)中任意一種。如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，在所述淀積金屬至所述第一金屬電極溝槽、第二金屬電極溝槽、第三金屬電極溝槽、金屬互連線溝槽與電感溝槽、通孔之前，使用物理氣相淀積法依次淀積金屬阻擋層和銅籽晶層，且所述金屬阻擋層可以選用氮化鉭、鉭、氮化鈦、鈦等中任意一種或多種。 如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，在淀積金屬至所述第一金屬電極溝槽、金屬互連線溝槽中之后，在淀積金屬至第二金屬電極溝槽、通孔中之后，在淀積金屬至第三金屬電極溝槽、連線溝槽與電感溝槽中之后，均使用化學(xué)機(jī)械研磨法研磨掉多余金屬。如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，在所述第一介電層內(nèi)的所述第二金屬電極溝槽深度與第一介電層厚度一致。如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，在所述第二介電層內(nèi)的所述第三金屬電極溝槽深度與第二介電層厚度一致。如上述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其中，所述第二金屬電極通過第一介電阻擋層、第二介電阻擋層分別與第一金屬電極和第三金屬電極形成雙層金屬-絕緣層-金屬電容。綜上所述，本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法在能夠改善電容性能，并能夠完全兼容于互補(bǔ)金屬氧化物半導(dǎo)體邏輯電路及電感的銅大馬士革工藝的同時(shí)，進(jìn)一步提高了電容密度。


通過閱讀參照如下附圖對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征， 目的和優(yōu)點(diǎn)將會(huì)變得更明顯。圖1是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法結(jié)構(gòu)的示意圖2是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法淀積介電層并通過大馬士革工藝形成第一金屬電極的示意圖；圖3是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法化學(xué)氣相淀積(Chemical Vapor D印osition，簡稱CVD)法淀積通孔介電層的示意圖4是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法在第一介電層中刻蝕制作第二金屬電極溝槽的示意圖5是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法刻蝕制作通孔的示意圖6是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法在第一介電層淀積金屬阻擋層和銅籽晶層，電鍍金屬銅，并化學(xué)機(jī)械研磨平坦化去除多余金屬后的示意圖7是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法化學(xué)氣相淀積溝槽介電層的示意圖8是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法在第二介電層中刻蝕制作第三電極溝槽的示意圖9是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法刻蝕制作溝槽的示意圖10是本發(fā)明銅大馬士革工藝金屬-絕緣層-金屬電容在第二介電層溝槽中淀積金屬阻擋層和銅籽晶層，電鍍金屬銅，并化學(xué)機(jī)械研磨平坦化去除多余金屬后的示意圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說明 實(shí)施例(一)
圖1是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法結(jié)構(gòu)的示意圖，如圖1所示，雙層金屬-絕緣層-金屬(Metal-Insulator-Metal，簡稱MIM)電容包括了三層金屬電極和兩層金屬間絕緣層的結(jié)構(gòu)，顯示了使用銅大馬士革工藝在基體介電層4上形成第一金屬電極溝槽19及金屬互連線溝槽21，并淀積金屬在第一金屬電極溝槽 19及金屬互連線溝槽21中同時(shí)制作第一金屬電極1及金屬互連線7 ；淀積第一介電阻擋層 9覆蓋所述基體介電層4、第一金屬電極1及金屬互連線7，之后淀積第一介電層5至第一介電阻擋層9之上，刻蝕第一介電層5形成第二金屬電極溝槽20，之后刻蝕第一介電層5、第一介電阻擋層9形成接觸金屬互連線7的多個(gè)通孔8，保留第二金屬電極溝槽20中的第一介電阻擋層9，使其作為第一絕緣層；淀積金屬至第二金屬電極溝槽20及多個(gè)通孔8中，制作第二金屬電極2和金屬互連通孔8;淀積第二介電阻擋層11覆蓋所述第一介電層5、第二金屬電極2、通孔8，之后淀積第二介電層6至第二介電阻擋層11之上，刻蝕第二介電層6 形成第三金屬電極溝槽30，之后刻蝕第二介電層6、第二介電阻擋層11形成接觸通孔8的電感溝槽10和與第二金屬電極2連接的連線溝槽31，保留第三金屬電極溝槽30中的第二介電阻擋層11，作為第二絕緣層；之后淀積金屬至第三金屬電極溝槽30及接觸通孔8的電感溝槽10與第二金屬電極2連接的連線溝槽31中制作第三金屬電極3及溝槽連線41、溝槽電感40。圖2是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法淀積介電層并通過銅大馬士革工藝形成第一金屬電極的示意圖，如圖2所示，首先由化學(xué)氣相淀積(Chemical Vapor D印osition，簡稱CVD)法淀積基體介電層4之后，對其基體介電層4上表面進(jìn)行刻蝕制作第一金屬電極溝槽19與連線溝槽21，再使用物理氣相淀積 (Physical Vapor D印osition，簡稱PVD)法淀積金屬阻擋層和銅籽晶層之后，電鍍金屬銅， 之后使用化學(xué)機(jī)械研磨使其平坦化，去除多余金屬后形成第一金屬電極1與金屬互連線7。圖3是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法化學(xué)氣相淀積(Chemical Vapor D印osition，簡稱CVD)法淀積通孔介電層的示意圖；如圖 3所示，在基體介電層4上使用化學(xué)氣相淀積法淀積氮化硅(SiN)形成第一介電阻擋層9與第一介電層5，由第一介電阻擋層9隔離了第一介電層5與基體介電層4。圖4是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法在第一介電層中刻蝕制作第二金屬電極溝槽的示意圖。如圖4所示，使用刻蝕制作第二金屬電極溝槽20，同時(shí)保留第二金屬電極溝槽20中的第一介電阻擋層9，使其作為MIM中的第一絕緣層。圖5是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法刻蝕制作通孔的示意圖；如圖5所示，對第一介電層5進(jìn)行刻蝕并制作成通孔8，同時(shí)打通第一介電阻擋層9接觸金屬互連線7。圖6是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法在第一介電層淀積金屬阻擋層和銅籽晶層，電鍍金屬銅，并化學(xué)機(jī)械研磨平坦化去除多余金屬后的示意圖；如圖6所示，對于已經(jīng)加工過的第一介電層5進(jìn)行淀積金屬阻擋層和銅籽晶層，進(jìn)一步的淀積金屬阻擋層先于銅籽晶層，使其有效的防止銅的擴(kuò)散，在填充金屬之后，使用化學(xué)機(jī)械研磨，研磨掉多余金屬，并形成第二金屬電極2和通孔8。圖7是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法化學(xué)氣相淀積溝槽介電層的示意圖；如圖7所示，在其第一介電層5、第二金屬電極2及通孔8的表面上使用化學(xué)氣相淀積法淀積氮化硅(SiN)形成第二介電阻擋層11，并在第二介電阻擋層11上淀積第二介電層6作為連線溝槽基體。圖8是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法在第二介電層中刻蝕制作第三金屬電極溝槽的示意圖；如圖8所示，在第二介電層6中進(jìn)行刻蝕制作第三金屬電極溝槽30，同時(shí)保留第三金屬電極溝槽30中第二介電阻擋層11作為 MIM第二絕緣層。圖9是本發(fā)明一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法刻蝕制作溝槽的示意圖；如圖9所示，通過刻蝕第二介電層6制作與通孔8接觸的連線與電感溝槽10及與第二金屬電極2連接的連線溝槽31，同時(shí)連線與電感溝槽10及連線溝槽31 打通第二介電阻擋層11。圖10是本發(fā)明銅大馬士革工藝金屬-絕緣層-金屬電容在第二介電層溝槽中淀積金屬阻擋層和銅籽晶層，電鍍金屬銅，并化學(xué)機(jī)械研磨平坦化去除多余金屬后的示意圖。 如圖10所示使用物理氣相淀積法淀積金屬阻擋層(氮化鉭TaN/鉭Ta)和銅籽晶層之后，填充金屬銅，之后使用化學(xué)機(jī)械研磨，研磨掉多余金屬后，便形成第三金屬電極3及溝槽連線 41、溝槽電感40。進(jìn)一步的，第二金屬電極2通過第一介電阻擋層9、第二介電阻擋層11分別與第一金屬電極1和第三金屬電極3形成雙層金屬-絕緣層-金屬電容。綜上所述，本發(fā)明公開了一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，有效的解決了增大了 MIM電容密度的同時(shí)，能夠完全兼容于互補(bǔ)金屬氧化物半導(dǎo)體邏輯電路及電感的銅大馬士革工藝的問題。 以上對本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，使雙層MIM電容結(jié)構(gòu)及銅大馬士革制造工藝，能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝并增大MIM的電容密度，其工藝方法包括如下步驟步驟一，在基體介電層中利用銅大馬士革工藝同時(shí)形成第一金屬電極溝槽及金屬互連線溝槽，制作第一金屬電極及金屬互連線；步驟二，淀積第一介電阻擋層覆蓋所述基體介電層、第一金屬電極及金屬互連線，之后淀積第一介電層至第一介電阻擋層之上，刻蝕第一介電層形成第二金屬電極溝槽，之后刻蝕第一介電層、第一介電阻擋層形成接觸金屬互連線的多個(gè)通孔，保留第二金屬電極溝槽中的第一介電阻擋層，作為第一絕緣層；步驟三，淀積金屬至第二金屬電極溝槽及多個(gè)通孔中；步驟四，淀積第二介電阻擋層覆蓋所述第一介電層、第二金屬電極、通孔，之后淀積第二介電層至第二介電阻擋層之上，刻蝕第二介電層形成第三金屬電極溝槽，之后刻蝕第二介電層、第二介電阻擋層形成接觸通孔的連線溝槽與電感溝槽，同時(shí)形成連接第二金屬電極的連線溝槽，保留第三金屬電極溝槽中的第二介電阻擋層，作為第二絕緣層；步驟五，淀積金屬至第三金屬電極溝槽及連線溝槽與電感溝槽中。
2.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，所述基體介電層、第一介電阻擋層、第一介電層、第二介電阻擋層和第二介電層均是利用化學(xué)氣相淀積法所淀積的。
3.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，所述第一介電阻擋層與所述第二介電阻擋層的材料一致，其材料為氮化娃。
4.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，在所述基體介電層、第一介電層與第二介電層的材料為二氧化硅、碳?xì)溲趸杌驌诫s氟的硅玻璃中任意一種。
5.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，在所述淀積金屬至所述第一金屬電極溝槽、第二金屬電極溝槽、第三金屬電極溝槽、金屬互連線溝槽與電感溝槽、通孔之前，使用物理氣相淀積法依次淀積金屬阻擋層和銅籽晶層，且所述金屬阻擋層可以選用氮化鉭、鉭、氮化鈦、鈦等中任意一種或多種。
6.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，在淀積金屬至所述第一金屬電極溝槽、金屬互連線溝槽中之后，在淀積金屬至第二金屬電極溝槽、通孔中之后，在淀積金屬至第三金屬電極溝槽、連線溝槽與電感溝槽中之后，均使用化學(xué)機(jī)械研磨法研磨掉多余金屬。
7.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，在所述第一介電層內(nèi)的所述第二金屬電極溝槽深度與第一介電層厚度一致。
8.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，在所述第二介電層內(nèi)的所述第三金屬電極溝槽深度與第二介電層厚度一致。
9.根據(jù)權(quán)利要求1所述利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，其特征在于，所述第二金屬電極通過第一介電阻擋層、第二介電阻擋層分別與第一金屬電極和第三金屬電極形成雙層金屬-絕緣層-金屬電容。
全文摘要
本發(fā)明公開了一種利用銅大馬士革工藝制造雙層金屬-絕緣層-金屬電容的方法，使用雙層MIM電容結(jié)構(gòu)及銅大馬士革制造工藝，能夠完全兼容CMOS邏輯電路及電感的銅大馬士革工藝并增大MIM的電容密度。本發(fā)明一種銅大馬士革工藝金屬-絕緣層-金屬電容，有效的解決了增大了MIM電容密度的同時(shí)，能夠完全兼容于互補(bǔ)金屬氧化物半導(dǎo)體邏輯電路及電感的銅大馬士革工藝的問題。
文檔編號H01L21/768GK102420101SQ20111013806
公開日2012年4月18日 申請日期2011年5月26日 優(yōu)先權(quán)日2011年5月26日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司