專利名稱：一種空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大規(guī)模集成電路(ULSI)制造技術(shù)領(lǐng)域，具體涉及一種空氣側(cè)墻的圍柵硅納米線晶體管的制備方法。
背景技術(shù)：
隨著器件尺寸縮小到深亞微米，傳統(tǒng)平面晶體管的柵控能力減弱，短溝道效應(yīng)越來(lái)越明顯，導(dǎo)致一系列問(wèn)題，如閾值電壓漂移、亞閾值斜率增加、亞閾區(qū)泄漏電流增加、漏致勢(shì)壘降低效應(yīng)等等。為了抑制日益惡化的短溝道效應(yīng)，可以采用多柵結(jié)構(gòu)，增加?xùn)艑?duì)溝道的控制能力。多柵結(jié)構(gòu)的極致為圍柵硅納米線結(jié)構(gòu)，由于圍柵結(jié)構(gòu)優(yōu)秀的柵控能力和一維準(zhǔn)彈道輸運(yùn)潛力，圍柵硅納米線晶體管能夠獲得非常好的亞閾值特性、提高電流開(kāi)關(guān)比、增強(qiáng)電流驅(qū)動(dòng)能力。另外，還具有良好的CMOS工藝兼容能力，因此圍柵硅納米線晶體管被認(rèn)為是一種未來(lái)有希望取代平面晶體管的器件。但是由于其圍柵、納米級(jí)溝道的結(jié)構(gòu)特點(diǎn)，柵和源漏之間的邊緣(fringing)寄生電容不可忽略，如圖1所示，從而嚴(yán)重影響器件的瞬態(tài)響應(yīng)特性。為了減小寄生電容，可以采用較低介電常數(shù)的材料作為側(cè)墻，能夠減小柵和源漏之間的電容耦合效應(yīng)，從而減小邊緣寄生電容?？諝饩哂袠O低的介電常數(shù)，以空氣為側(cè)墻的圍柵硅納米線晶體管沿著溝道方向的剖面圖如圖2所示。由于納米線獨(dú)特的三維結(jié)構(gòu)，如何形成空氣側(cè)墻需要特殊的工藝流程設(shè)計(jì)，這方面的研究目前未見(jiàn)報(bào)道。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法。該晶體管在SOI (Silicon-On-Insulator,絕緣襯底上的硅)襯底上制備。本發(fā)明提供的技術(shù)方案如下一種空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法，其特征在于，在SOI襯底上制備，包括如下步驟1)隔離工藝；2)淀積 SiO2、淀積 SiN;3)光刻定義溝道區(qū)和大源漏區(qū)；4)通過(guò)刻蝕將光刻膠上的圖形轉(zhuǎn)移到SiN和SiO2硬掩膜上；5)淀積與Si有高刻蝕選擇比的材料A (如SiO2、SiN等)；6)光刻定義Fin (鰭狀細(xì)線條)條；7)通過(guò)刻蝕將光刻膠上的圖形轉(zhuǎn)移到材料A上，形成Fin和大源漏的硬掩膜；8)以材料A和SiN為硬掩膜，刻蝕Si，形成Si Fin條和大源漏；9)淀積 SiN;10)刻蝕SiN，形成SiN側(cè)墻；
11)氧化，形成納 米線；12)濕法去除氧化層，形成懸空納米線；13)形成柵氧化層；14)淀積多晶硅；15)光刻定義柵線條；16)通過(guò)刻蝕將光刻膠上的圖形轉(zhuǎn)移到多晶硅上；17)注入多晶硅和源漏；18)濕法腐蝕 SiN ；19)淀積SiO2,形成空氣側(cè)墻；20)退火激活雜質(zhì)；21)采用常規(guī)CMOS后端工藝完成后續(xù)流程，完成器件制備。所述步驟1)采用硅島隔離或者硅的局部氧化隔離(LOCOS)。所述步驟2)、5)、9)、14)、19)采用的是化學(xué)氣相淀積方法。所述步驟4)、7)、8)、16)采用的是各向異性干法刻蝕。所述步驟10)采用的是各項(xiàng)異性干法刻蝕，要保證源漏上方仍然有SiN保留而不是全部被刻蝕掉。所述步驟11)采用的是干氧氧化或氫氧合成氧化。所述步驟12)采用的是氫氟酸去掉氧化層。所述步驟13)采用的是干氧氧化形成SiO2介質(zhì)層，也可以采用其他高介電常數(shù)的介質(zhì)層。所述步驟18)采用的是170°C濃磷酸去除SiN。本發(fā)明的有益效果本發(fā)明提供的以空氣為側(cè)墻的硅納米線晶體管的制備方法， 與CMOS工藝流程相兼容，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，適用于高性能邏輯電路應(yīng)用。


圖1圍柵硅納米線器件邊緣電容示意2Si02和空氣側(cè)墻的圍柵硅納米線器件沿著溝道方向的截面3到圖13是實(shí)施實(shí)例的工藝流程圖，圖中各層材料的說(shuō)明如下I-Si 2-埋氧化層3-SiN 4-多晶硅5-Si02 6-空氣
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步闡述。實(shí)施例1 空氣側(cè)墻的圍柵硅納米線器件的工藝流程如下從SOI襯底(埋氧化層上的Si厚度為2500 A )出發(fā)1.采用硅島隔離方法2.低壓化學(xué)氣相淀積(LPCVD) Si02300 A
3.低壓化學(xué)氣相淀積(LPCVD) SiN1500 A，如圖3所示 4.光刻定義溝道區(qū)和大源漏區(qū)5.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕Sim500 A、Si02300 A，形成大源漏區(qū)的硬掩膜，并去膠清洗，如圖4所示6.淀積SiN300 A，如圖5所示7.光刻定義Fin條的硬掩模8.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiN300 A，將光刻膠上的圖形轉(zhuǎn)移到SiN上， 形成SiN的Fin硬掩模，并去膠清洗，如圖6所示9.以SiN為硬掩模，感應(yīng)耦合等離子(ICP)刻蝕Si2500 A，形成Si Fin條和大源漏，如圖7所示10.低壓化學(xué)氣相淀積(LPCVD) SiN1500 A11.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕SiN2500 A，形成SiN側(cè)墻，如圖8所示12.干氧氧化，形成硅納米線13.采用緩沖氫氟酸(BHF)將干氧氧化的SiO2腐蝕掉，形成懸空納米線，如圖9所示14.柵氧氧化，形成5納米柵氧化層15.低壓化學(xué)氣相淀積(LPCVD)多晶硅2000 A，如圖10所示16.光刻定義柵線條17.感應(yīng)耦合等離子(ICP)刻蝕多晶硅2000 A，形成多晶硅柵，并去膠清洗，如圖 11所示18. As 注入，能量 50Kev，劑量 4X 1015cnT2，如圖 12 所示19. 170°C濃磷酸選擇腐蝕SiN，將源漏上方的SiN和SiN側(cè)墻去除干凈20.低壓化學(xué)氣相淀積(LPCVD) Si023000 A，形成空氣側(cè)墻，如圖13所示21.氮?dú)庵?050°C快速熱退火(RTP) 5秒鐘，激活雜質(zhì)22.光刻金屬接觸孔23.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕Si023000 A，采用緩沖氫氟酸(BHF)將孔內(nèi)剩余的氧化硅腐蝕干凈，去膠清洗24.濺射 Ti/Al，700 A/lum25.光刻金屬引線26. RIE 刻蝕 Al/Ti 1 μ m/700 A，去膠清洗27. N2+H2中430°C下退火30分鐘，合金化，器件制備完成實(shí)施例2 如實(shí)施實(shí)例1，不同之處在于1.采用LOCOS隔離方法6.淀積 Si02300 A8.采用反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕Si02300 A，將光刻膠上的圖形轉(zhuǎn)移到SiO2 上，形成SiO2的Fin硬掩模，并去膠清洗9.以SiO2和SiN為硬掩模，感應(yīng)耦合等離子(ICP)刻蝕Si2500 A，形成Si Fin條和大源漏12.氫氧合成氧化，形成硅納米線
13.采用緩沖氫氟酸(BHF)將氫氧合成氧化的SiO2腐蝕 掉，形成懸空納米線。
權(quán)利要求
1.一種以空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法，其特征在于，在SOI襯底上制備，包括如下步驟1)隔離工藝；2)淀積SiO2、淀積SiN；3)光刻定義溝道區(qū)和大源漏區(qū)；4)通過(guò)刻蝕將光刻膠上的圖形轉(zhuǎn)移到SiN和SiO2硬掩膜上；5)淀積與Si有高刻蝕選擇比的材料A；6)光刻定義Fin條；7)通過(guò)刻蝕將光刻膠上的圖形轉(zhuǎn)移到材料A上，形成Fin和大源漏的硬掩膜；8)以材料A和SiN為硬掩膜，刻蝕Si，形成SiFin條和大源漏；9)淀積SiN；10)刻蝕SiN,形成SiN側(cè)墻；11)氧化，形成納米線；12)濕法去除氧化層，形成懸空納米線；13)形成柵氧化層；14)淀積多晶硅；15)光刻定義柵線條；16)通過(guò)刻蝕將光刻膠上的圖形轉(zhuǎn)移到多晶硅上；17)注入多晶硅和源漏；18)濕法腐蝕SiN；19)淀積SiO2，形成空氣側(cè)墻；20)退火激活雜質(zhì)；21)采用常規(guī)CMOS后端工藝完成后續(xù)流程，完成器件制備。
2.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟1)采用硅島隔離或者硅的局部氧化隔離。
3.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟2)、5)、9)、14)、19)采用的是化學(xué)氣相淀積方法。
4.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟4)、7)、8)、16)采用的是各向異性干法刻蝕。
5.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟10)采用的是各項(xiàng)異性干法刻蝕，要保證源漏上方仍然有SiN保留而不是全部被刻蝕掉。
6.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟11)采用的是干氧氧化或氫氧合成氧化。
7.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟12)采用的是氫氟酸去掉氧化層。
8.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟13)采用的是干氧氧化形成 SiO2介質(zhì)層。
9.如權(quán)利要求1所述的制備方法，其特征在于，所述步驟18)采用的是170°C濃磷酸去除 SiN0
全文摘要
本發(fā)明提供了一種空氣為側(cè)墻的圍柵硅納米線晶體管的制備方法，包括隔離并淀積SiN；淀積SiO2；定義溝道區(qū)和大源漏區(qū)；將光刻膠上的圖形轉(zhuǎn)移到SiN和SiO2硬掩膜上；淀積與Si有高刻蝕選擇比的材料；定義Fin條；形成Fin和大源漏的硬掩膜；形成Si Fin條和大源漏；淀積SiN；刻蝕SiN，形成SiN側(cè)墻；氧化，形成納米線；去除氧化層，形成懸空納米線；形成柵氧化層；淀積多晶硅；定義柵線條；將光刻膠上的圖形轉(zhuǎn)移到多晶硅上；多晶硅和源漏注入；濕法腐蝕SiN；淀積SiO2，形成空氣側(cè)墻；退火激活雜質(zhì)；完成器件制備。本發(fā)明的方法，與CMOS工藝流程相兼容，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，適用于高性能邏輯電路應(yīng)用。
文檔編號(hào)H01L21/762GK102214595SQ201110139058
公開(kāi)日2011年10月12日 申請(qǐng)日期2011年5月26日 優(yōu)先權(quán)日2011年5月26日
發(fā)明者樊捷聞, 王潤(rùn)聲, 艾玉杰, 諸葛菁, 黃如, 黃欣 申請(qǐng)人:北京大學(xué)