專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及一種制造半導(dǎo)體器件的方法，更具體而言，涉及在有源區(qū)與位線之間制成側(cè)接觸的制造半導(dǎo)體器件的方法。
背景技術(shù)：
為了提高產(chǎn)量，已經(jīng)縮小了半導(dǎo)體器件的圖案的尺寸。由于圖案縮小，已經(jīng)以更小尺度執(zhí)行掩模工藝。因此，雖然亞40nm半導(dǎo)體器件可以使用ArF光致抗蝕劑(PR)掩模，但是在形成更精細(xì)圖案方面正在達(dá)到按比例縮放的極限。為此，對于存儲器件如DRAM已經(jīng)開發(fā)了不同的圖案化技術(shù)，并相應(yīng)地引入了三維單元(cell)制造技術(shù)。在泄漏電流、導(dǎo)通電流(on-current)和短溝道效應(yīng)方面，具有平面溝道的MOSFET 元件正在達(dá)到極限，這是由存儲器件的圖案縮小引起的，并因此難以進(jìn)一步降低存儲器件的尺寸。因此，正在開發(fā)使用垂直溝道的半導(dǎo)體器件。對于具有垂直溝道的半導(dǎo)體器件而言，在襯底上形成垂直延伸的柱型有源區(qū)，并且在襯底上形成環(huán)繞有源區(qū)的環(huán)繞型柵電極，這稱為垂直柵(VG)。包括源區(qū)和漏區(qū)的結(jié)區(qū)在柵電極兩端被形成在有源區(qū)之上和之下。以這種方式制造具有垂直溝道的半導(dǎo)體器件。 掩埋位線(BBL)與結(jié)區(qū)中的一個相連接。為了形成掩埋位線，執(zhí)行離子注入工藝以注入摻雜劑。但是，隨著半導(dǎo)體器件尺寸的縮小，單獨的摻雜劑注入在降低掩埋位線電阻方面正在達(dá)到極限并因此導(dǎo)致器件特性的
T^ O為此，提出了通過形成金屬層的掩埋位線來降低電阻的技術(shù)。為了在有源區(qū)與掩埋位線之間形成接觸，執(zhí)行暴露出有源區(qū)的一個側(cè)壁的側(cè)接觸工藝。由于掩埋位線的高度較小，所以為了有源區(qū)與掩埋位線之間的連接而在有源區(qū)的一個側(cè)壁中形成側(cè)接觸部分。但是，隨著器件集成密度的增加，有源區(qū)的寬度降低并且有源區(qū)的深度增加。因此，難以執(zhí)行形成部分地暴露出有源區(qū)的一個側(cè)壁的側(cè)接觸部分的工藝。另外，即使形成了側(cè)接觸部分，在形成具有均勻深度的側(cè)接觸部分方面仍存在限制。

發(fā)明內(nèi)容
本發(fā)明的一個實施例涉及一種制造半導(dǎo)體器件的方法，其能夠容易地形成部分地暴露出有源區(qū)的一個側(cè)壁的側(cè)接觸部分和形成具有均勻深度的側(cè)接觸部分。根據(jù)本發(fā)明的一個實施例，一種制造半導(dǎo)體器件的方法包括以下步驟通過刻蝕襯底形成第一溝槽；在第一溝槽的側(cè)壁上形成第一間隔件；通過刻蝕第一溝槽之下的襯底形成第二溝槽；在第二溝槽的側(cè)壁上形成第二間隔件；通過刻蝕第二溝槽之下的襯底形成第三溝槽，所述第三溝槽的寬度比第二間隔件之間的寬度寬；在第三溝槽的表面上形成內(nèi)襯層；以及通過選擇性地去除第二間隔件來使第二溝槽的側(cè)壁中的一個暴露出來。根據(jù)本發(fā)明的另一個實施例，一種制造半導(dǎo)體器件的方法包括以下步驟通過刻蝕襯底形成第一溝槽；在第一溝槽的側(cè)壁上形成第一間隔件；通過刻蝕第一溝槽之下的襯底形成第二溝槽；在第二溝槽的側(cè)壁上形成第二間隔件；通過刻蝕第二溝槽之下的襯底形成第三溝槽，所述第三溝槽具有與第二溝槽相同的寬度；在第三溝槽的表面上形成內(nèi)襯層； 通過選擇性地去除第二間隔件使第二溝槽的側(cè)壁中的一個暴露出來；在第二溝槽暴露出的側(cè)壁上的襯底中形成結(jié)區(qū)；以及形成與結(jié)區(qū)相連接并填充第二溝槽和第三溝槽的掩埋位線。根據(jù)本發(fā)明的又一個實施例，一種半導(dǎo)體器件包括形成在襯底中的溝槽；利用溝槽而限定在襯底中的有源區(qū)；填充溝槽并通過溝槽的第一側(cè)壁的一部分與有源區(qū)相連接的掩埋位線；以及形成在有源區(qū)與掩埋位線之間并處在離襯底表面不同深度處的第一間隔件至第三間隔件。


圖IA至圖IK是說明根據(jù)本發(fā)明的一個實施例的制造半導(dǎo)體器件的方法的截面圖。圖2示出了根據(jù)本發(fā)明的一個方面的計算機(jī)系統(tǒng)的一個實施例。
具體實施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式實施并不應(yīng)解釋為受到本文所列實施例的限制。另外，提供這些實施例是為了使本說明書充分和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的各個附圖和實施例中表示相同的部分。附圖并非按比例繪制，并且在某些情況下為了清楚地示出實施例的特征，對比例做夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時，其不僅表示第一層直接形成在第二層上或襯底上的情況，還表示在第一層與第二層或在第一層與襯底之間存在第三層的情況。圖IA至圖IK是說明根據(jù)本發(fā)明的一個實施例制造半導(dǎo)體器件的方法的截面圖。參照圖1A，在半導(dǎo)體襯底21上形成硬掩模圖案22。半導(dǎo)體襯底21包括硅襯底。 硬掩模圖案22可以包括氧化物層或氮化物層，或者可以具有層疊了氮化物層和氧化物層的層疊結(jié)構(gòu)。例如，可以順序地層疊硬掩模(HM)氮化物層和硬掩模氧化物層。使用被圖案化成線-間隔型(line-space type)的光致抗蝕劑層(未示出)來形成硬掩模圖案22。使用硬掩模圖案22作為刻蝕阻擋層來執(zhí)行第一次溝槽刻蝕工藝。即，通過使用硬掩模圖案22作為刻蝕阻擋層將半導(dǎo)體襯底21刻蝕預(yù)定的深度來在半導(dǎo)體襯底21中形成第一溝槽23。由于第一溝槽23也由硬掩模圖案22形成，所以第一溝槽23被圖案化成線-間隔型。因此，第一溝槽23具有線型。通過各向異性刻蝕工藝執(zhí)行第一次溝槽刻蝕工藝。當(dāng)半導(dǎo)體襯底21為硅襯底時， 可以通過單獨使用Cl2氣或HBr氣或使用Cl2氣和HBr氣混合物的等離子體干法刻蝕工藝來執(zhí)行各向異性刻蝕工藝。參照圖1B，形成第一內(nèi)襯層M以覆蓋第一溝槽23的底部和側(cè)壁。第一內(nèi)襯層M 可以包括氧化物層諸如氧化硅層?？梢允褂帽谘趸に囆纬傻谝粌?nèi)襯層對。參照圖1C，執(zhí)行第二次溝槽刻蝕工藝以形成第二溝槽25。在第二次溝槽刻蝕工藝中，對形成在硬掩模圖案22上和第一溝槽23的底部上的第一內(nèi)襯層M進(jìn)行刻蝕，然后以預(yù)定的深度刻蝕第一溝槽23之下的半導(dǎo)體襯底21。此時，刻蝕第一內(nèi)襯層M以在第一溝槽23和硬掩模圖案22的側(cè)壁上形成第一間隔件24A。通過將第一內(nèi)襯層M回蝕來形成第一間隔件24A。第二溝槽25的側(cè)壁與第一間隔件24A的側(cè)壁對準(zhǔn)。第二溝槽25的側(cè)壁可以具有比第一溝槽23的側(cè)壁短的長度。參照圖1D，在包括第二溝槽25的所得結(jié)構(gòu)上形成第二內(nèi)襯層26。第二內(nèi)襯層沈形成在半導(dǎo)體襯底21的整個表面上，同時覆蓋第二溝槽25的底部和側(cè)壁。第二內(nèi)襯層沈包括氮化物層如氮化硅層。參照圖1E，執(zhí)行第三次溝槽刻蝕工藝以形成第三溝槽27。在第三次溝槽刻蝕工藝中，對形成在硬掩模圖案22上和第二溝槽25底部上的第二內(nèi)襯層沈進(jìn)行刻蝕，然后以預(yù)定的深度刻蝕第二溝槽25之下的半導(dǎo)體襯底21。此時，刻蝕第二內(nèi)襯層沈以形成第二間隔件^A。通過回蝕第二內(nèi)襯層沈形成第二間隔件^^。第二間隔件26A覆蓋第二溝槽25 的側(cè)壁并且還覆蓋第一間隔件24A的側(cè)壁。為了形成第三溝槽27，可以執(zhí)行各向同性刻蝕工藝，或者可以順序地執(zhí)行各向異性刻蝕工藝和各向同性刻蝕工藝。由于各向同性刻蝕工藝的原因，形成了在第二間隔件26A 之下被加寬的第三溝槽27。即，將第三溝槽27的寬度沿著從第二間隔件^A內(nèi)側(cè)至第二間隔件26A外側(cè)的方向擴(kuò)大。第三溝槽27的寬度比第二間隔件26A之間的寬度寬。第三溝槽27的寬度可以與第二溝槽25的寬度相等。第三溝槽27的側(cè)壁具有比第一溝槽M的側(cè)壁短的長度，并且長度大于或等于第二溝槽25的長度。當(dāng)如上形成第三溝槽27時，在半導(dǎo)體襯底21中形成由包括第一溝槽23、第二溝槽 25和第三溝槽27的三重溝槽分隔開的多個主體100。由于三重溝槽的原因，主體100具有線型的柱結(jié)構(gòu)，所述柱結(jié)構(gòu)具有包括一個側(cè)壁和另一側(cè)壁的兩個側(cè)壁。主體100為其中形成有晶體管的溝道、源極和漏極的有源區(qū)。由于半導(dǎo)體襯底21包括硅襯底，所以主體100 為硅主體。參照圖1F，在第三溝槽27的表面上形成第三內(nèi)襯層觀。第三內(nèi)襯層觀包括氧化物層諸如氧化硅層。由于使用壁氧化工藝形成第三內(nèi)襯層觀，所以第三內(nèi)襯層觀僅形成在第三溝槽27的底部和側(cè)壁上。將第三內(nèi)襯層28的厚度調(diào)節(jié)為與第二間隔件26k的厚度相寸。在包括第三內(nèi)襯層觀的所得結(jié)構(gòu)上形成犧牲層四以間隙填充三重溝槽。犧牲層四將在后續(xù)工藝中被去除。例如，犧牲層四可以包括未摻雜的多晶硅。隨后可以執(zhí)行使用化學(xué)機(jī)械拋光(CMP)的平坦化工藝。參照圖1G，使用光致抗蝕劑層形成光致抗蝕劑圖案30。使用光致抗蝕劑圖案30作為刻蝕阻擋層用于在后續(xù)工藝中部分地刻蝕犧牲層四。光致抗蝕劑圖案30 —側(cè)處在形成于硬掩模圖案22上的犧牲層四的表面上，另一側(cè)處在形成于三重溝槽上的犧牲層四的表面上。即，光致抗蝕劑圖案30被圖案化為暴露出三重溝槽之間的區(qū)域的一部分。光致抗蝕劑圖案30被稱為“0SC掩?！?。使用光致抗蝕劑圖案30作為刻蝕阻擋層來部分地刻蝕犧牲層四?！安糠挚涛g”是指僅刻蝕犧牲層四的一部分以暴露出第二間隔件26A側(cè)壁上部的工藝。當(dāng)犧牲層四被部分地刻蝕時，形成在主體100兩個側(cè)壁之一上的第二間隔件26A 被暴露出來。使用干法刻蝕工藝執(zhí)行部分地刻蝕犧牲層四的工藝。由于犧牲層四為未摻雜的多晶硅層，因此使用基于HBr或Cl2的化合物，并且通過額外地加入02、N2, He或Ar來獲得垂直輪廓。在主體100的兩個側(cè)壁中的一個上形成被暴露出的第二間隔件沈々。例如， 在附圖中，形成在主體100左側(cè)壁上的第二間隔件26A被暴露出來，而形成在主體右側(cè)壁上的第二間隔件26A未被暴露出來。另外，為了去除在干法刻蝕工藝之后剩余的殘余物，可以執(zhí)行剝離工藝和濕法刻蝕工藝。剝離工藝使用微波來施加等離子體，并使用隊/cvU的混合氣體。濕法刻蝕工藝可以使用 NH40H、H2SO4 和 H2O2。參照圖1H，在去除光致抗蝕劑圖案30之后，將暴露出的第二間隔件26A去除。由于第二間隔件26A包括氮化物層，所以使用濕法刻蝕工藝。例如，當(dāng)采用使用濕法刻蝕的氮化物剝離工藝時，使用H3PO4和H2O的混合物。當(dāng)去除暴露出的第二間隔件26A時，只有形成在主體100的兩個側(cè)壁之一上的第二間隔件26A保留下來。通過被去除了第二間隔件^A的空間，使形成在主體100的兩個側(cè)壁之一上的第一間隔件24A暴露出來。例如，在附圖中，形成在主體100的左側(cè)壁上的第一間隔件24A被暴露出來，而形成在主體100的右側(cè)壁上的第一間隔件24A未被暴露出來。這樣，當(dāng)選擇性地去除第二間隔件26A時，暴露出主體100—個側(cè)壁的一部分。即， 暴露出第二溝槽25的一個側(cè)壁。參照圖II，去除犧牲層四。使用濕法刻蝕工藝或干法刻蝕工藝來去除犧牲層四。 在使用干法刻蝕工藝的情況下，使用基于HBr或Cl2的化合物，并且通過額外地加入02、N2, He或Ar來獲得垂直輪廓。在使用濕法刻蝕工藝的情況下，使用對氮化物層和氧化物層具有高選擇性的清洗溶液(例如，NH40H/H2S04或NH4OHM2O2)。當(dāng)去除犧牲層四時，第一間隔件 24A和第二間隔件26A保留下來而不被去除。如上所述，當(dāng)去除犧牲層四時，形成側(cè)接觸部分31以暴露出主體100 —個側(cè)壁的一部分。即，暴露出第二溝槽25的一個側(cè)壁，并據(jù)此形成暴露出主體100 —個側(cè)壁的一部分的側(cè)接觸部分31。側(cè)接觸部分31部分地暴露出由包括第一溝槽23、第二溝槽25和第三溝槽27的三重溝槽分隔開的主體100的一個側(cè)壁。在除側(cè)接觸部分31之外的主體100的表面上覆蓋著絕緣層。換言之，第一間隔件層24A覆蓋在第一溝槽23的兩個側(cè)壁上，而剩余的第二間隔件26A形成在第一溝槽23的一個側(cè)壁上。第三內(nèi)襯層觀覆蓋在第三溝槽27的表面上。第二溝槽25中的形成有側(cè)接觸部分31的一個側(cè)壁被暴露出來，而另一個側(cè)壁被第二間隔件26A覆蓋。這樣，形成側(cè)接觸部分31以暴露出絕緣層的不連續(xù)的點，即，第二溝槽27的一個側(cè)壁，所述絕緣層包括第一間隔件24A、第二間隔件26A和第三內(nèi)襯層觀。僅暴露出主體 100的一個側(cè)壁的側(cè)接觸部分31可以簡單地稱為單側(cè)接觸(one side contact，OSC)。根據(jù)以上描述，在主體100的一個側(cè)壁的一部分中形成側(cè)接觸部分31。在后續(xù)的工藝中，在主體100的一個側(cè)壁的一部分中形成結(jié)區(qū)。側(cè)接觸部分31為結(jié)區(qū)與掩埋位線相互接觸的區(qū)域。另外，接觸插塞可以與由側(cè)接觸部分31暴露出的主體100的一個側(cè)壁相連接。在本發(fā)明的本示例性實施例中，由于使用三重溝槽，可以通過簡單的工藝形成部分地暴露出主體100的一個側(cè)壁的側(cè)接觸部分31。另外，由于使用三重溝槽工藝，可以容易地調(diào)節(jié)側(cè)接觸部分31的深度。因此，可以調(diào)節(jié)后續(xù)結(jié)區(qū)的深度。參照圖1J，在由側(cè)接觸部分31暴露出的主體100的一個側(cè)壁中形成結(jié)區(qū)32。可以使用離子注入工藝或等離子體摻雜工藝形成結(jié)區(qū)32。另外，可以通過間隙填充摻雜層一諸如摻雜的多晶硅層——并對其執(zhí)行熱處理來形成結(jié)區(qū)32。摻雜到摻雜層中的摻雜劑可以包括N型雜質(zhì)諸如磷(P)。因此，結(jié)區(qū)32成為N型結(jié)區(qū)。參照圖1K，形成與結(jié)區(qū)32相連接的掩埋位線33。將掩埋位線33布置為與主體100 平行。掩埋位線33的高度為至少填滿第二溝槽25。除了與結(jié)區(qū)32相連接的部分之外，掩埋位線33由第一間隔件24A、第二間隔件26A和第三內(nèi)襯層觀與半導(dǎo)體襯底21B絕緣。掩埋位線33包括鈦(Ti)層、氮化鈦(TiN)層和鎢(W)層。例如，通過薄薄地形成鈦層和氮化鈦層并間隙填充鎢層來形成掩埋位線33。執(zhí)行平坦化工藝和回蝕工藝以使掩埋位線33的高度為至少填滿第二溝槽25。鈦層和氮化鈦層為阻擋金屬。如果必要的話，在形成阻擋金屬之后，可以在結(jié)區(qū)32的表面上形成硅化物層。硅化物層在結(jié)區(qū)32與掩埋位線33之間產(chǎn)生歐姆接觸并降低接觸電阻。這樣，由于掩埋位線33由金屬層形成，所以其電阻低。另外，由于只有一個掩埋位線33與一個結(jié)區(qū)32接觸，所以可以以高集成度形成半導(dǎo)體器件。根據(jù)本發(fā)明的示例性實施例，由于使用三重溝槽工藝，所以能夠均勻地調(diào)節(jié)側(cè)接觸部分的深度和尺寸。另外，能夠降低用于形成側(cè)接觸部分的工藝時間和成本。圖2示出根據(jù)本發(fā)明的一個方面的計算機(jī)系統(tǒng)的一個實施例。參照圖2，計算機(jī)系統(tǒng)200包括輸出裝置(例如，監(jiān)控器)201、輸入裝置(例如，鍵盤)202和主板204。主板204可以攜帶數(shù)據(jù)處理單元(例如，微處理器)206和至少一個存儲器件208。 存儲器件208可以包括上述的本發(fā)明的各個方面。存儲器件208可以包括存儲器單元的陣列。包括處理器206的計算機(jī)系統(tǒng)200的各個部件可以包括至少一個本發(fā)明中描述的存儲
器結(jié)構(gòu)。處理器裝置206可以相當(dāng)于處理器模塊，而與所述模塊一起使用的相關(guān)聯(lián)的存儲器可以包括本發(fā)明的教導(dǎo)。存儲器件208可以相當(dāng)于存儲模塊。例如，在使用本發(fā)明的教導(dǎo)的實施方式中可以使用單列存儲模塊(SIMM)和雙列存儲模塊(DIMM)。雖然已經(jīng)以具體實施例的方式描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員明顯的是，在不脫離所附權(quán)利要求書限定的本發(fā)明的精神和范圍的情況下可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括以下步驟 通過刻蝕襯底形成第一溝槽；在所述第一溝槽的側(cè)壁上形成第一間隔件；通過刻蝕所述第一溝槽之下的所述襯底來形成第二溝槽；在所述第二溝槽的側(cè)壁上形成第二間隔件；通過刻蝕所述第二溝槽之下的所述襯底來形成第三溝槽，所述第三溝槽的寬度比所述第二間隔件之間的寬度寬；在所述第三溝槽的表面上形成內(nèi)襯層；以及通過選擇性地去除所述第二間隔件而暴露出所述第二溝槽的側(cè)壁中的一個。
2.如權(quán)利要求1所述的方法，其中，通過各向同性刻蝕工藝來形成所述第三溝槽。
3.如權(quán)利要求1所述的方法，其中，通過順序地執(zhí)行各向異性刻蝕工藝和各向同性刻蝕工藝來形成第三溝槽。
4.如權(quán)利要求1所述的方法，其中，所述第三溝槽被形成為具有與所述第二溝槽相同的寬度。
5.如權(quán)利要求1所述的方法，其中，通過壁氧化工藝來形成所述內(nèi)襯層。
6.如權(quán)利要求1所述的方法，其中，暴露出所述第二溝槽的側(cè)壁中的一個的步驟包括以下步驟在形成有所述內(nèi)襯層的所得結(jié)構(gòu)之上形成將所述第一溝槽至所述第三溝槽間隙填充的犧牲層；在所述犧牲層之上形成光致抗蝕劑圖案；通過使用所述光致抗蝕劑圖案作為刻蝕阻擋層刻蝕所述犧牲層來選擇性地暴露出所述第二間隔件；去除所暴露出的所述第二間隔件；以及去除所述犧牲層。
7.如權(quán)利要求6所述的方法，其中，所述犧牲層包括未摻雜的多晶硅層。
8.如權(quán)利要求1所述的方法，其中，使用氧化物層形成所述第一間隔件層和所述內(nèi)襯層，而使用氮化物層形成所述第二間隔件層。
9.一種制造半導(dǎo)體器件的方法，包括以下步驟 通過刻蝕襯底形成第一溝槽；在所述第一溝槽的側(cè)壁上形成第一間隔件； 通過刻蝕所述第一溝槽之下的襯底來形成第二溝槽； 在所述第二溝槽的側(cè)壁上形成第二間隔件；通過刻蝕所述第二溝槽之下的襯底來形成第三溝槽，所述第三溝槽具有與所述第二溝槽相同的寬度；在所述第三溝槽的表面上形成內(nèi)襯層；通過選擇性地去除所述第二間隔件來暴露出所述第二溝槽的側(cè)壁中的一個； 在由所述第二溝槽所暴露出的側(cè)壁上的襯底中形成結(jié)區(qū)；以及形成與所述結(jié)區(qū)相連接并填充所述第二溝槽和所述第三溝槽的掩埋位線。
10.如權(quán)利要求9所述的方法，其中，通過各向同性工藝來形成所述第三溝槽。
11.如權(quán)利要求9所述的方法，其中，通過順序地執(zhí)行各向異性刻蝕工藝和各向同性刻蝕工藝來形成所述第三溝槽。
12.如權(quán)利要求9所述的方法，其中，通過壁氧化工藝來形成所述內(nèi)襯層。
13.如權(quán)利要求9所述的方法，其中，暴露出所述第二溝槽的側(cè)壁中的一個的步驟包括以下步驟在形成有所述內(nèi)襯層的所得結(jié)構(gòu)之上形成將所述第一溝槽至所述第三溝槽間隙填充的犧牲層；在所述犧牲層之上形成光致抗蝕劑圖案；通過使用所述光致抗蝕劑圖案作為刻蝕阻擋層刻蝕所述犧牲層來選擇性地暴露出所述第二間隔件；去除所暴露出的所述第二間隔件；以及去除所述犧牲層。
14.如權(quán)利要求13所述的方法，其中，所述犧牲層包括未摻雜的多晶硅層。
15.如權(quán)利要求9所述的方法，其中，使用氧化物層形成所述第一間隔件和所述內(nèi)襯層，而使用氮化物層形成所述第二間隔件。
16.一種半導(dǎo)體器件，包括溝槽，所述溝槽被形成在襯底中；有源區(qū)，所述有源區(qū)利用所述溝槽而被限定在所述襯底中；掩埋位線，所述掩埋位線填充所述溝槽并通過所述溝槽的第一側(cè)壁的一部分與所述有源區(qū)相連接；以及第一間隔件至第三間隔件，所述第一間隔件至第三間隔件形成在所述有源區(qū)與所述掩埋位線之間并處在離所述襯底的表面不同深度處。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其中，所述第一間隔件至所述第三間隔件中的一個形成在所述溝槽的第二側(cè)壁上而不是所述第一側(cè)壁上，而所述第一間隔件至所述第三間隔件中的其他間隔件形成在所述溝槽的第一側(cè)壁和第二側(cè)壁上。
全文摘要
本發(fā)明提供一種制造半導(dǎo)體器件的方法，包括以下步驟通過刻蝕襯底形成第一溝槽；在第一溝槽的側(cè)壁上形成第一間隔件；通過刻蝕第一溝槽之下的襯底形成第二溝槽；在第二溝槽的側(cè)壁上形成第二間隔件；通過刻蝕第二溝槽之下的襯底形成第三溝槽，所述第三溝槽的寬度比第二間隔件之間的寬度寬；在第三溝槽的表面上形成內(nèi)襯層；以及通過選擇性地去除第二間隔件而暴露出第二溝槽的側(cè)壁中的一個。
文檔編號H01L21/8242GK102569200SQ20111014188
公開日2012年7月11日 申請日期2011年5月30日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者李相道, 金煜 申請人:海力士半導(dǎo)體有限公司