專利名稱：一種薄膜晶體管陣列的制作方法和薄膜晶體管陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管陣列技術(shù)領(lǐng)域，特別涉及一種薄膜晶體管陣列的制作方法和薄膜晶體管陣列。
背景技術(shù)：
為了有效地降低薄膜晶體管液晶顯示器的價格和提高其成品率，薄膜晶體管陣列的制造工藝逐步得到簡化，目前普遍采用的是4Mask工藝。4Mask工藝采用四道成像光刻工藝來實(shí)現(xiàn)薄膜晶體管陣列的制作，其中，第一道成像光刻工藝用于柵線和公共電極線的成型，第二道成像光刻工藝用于數(shù)據(jù)線以及薄膜晶體管器件的初步成型，第三道成像光刻工藝用于將薄膜晶體管漏電極的鈍化層去除，從而將像素電極與漏電極連接起來，第四道成像光刻工藝用于像素電極的成型。經(jīng)過這四次工藝循環(huán)即可實(shí)現(xiàn)薄膜晶體管陣列的制作。這一工藝雖然相對成熟，但是仍然存在生產(chǎn)工藝較復(fù)雜、生產(chǎn)成本較高、生產(chǎn)周期較長的問題。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種薄膜晶體管陣列的制作方法和薄膜晶體管陣列，用以解決現(xiàn)有4Mask工藝具有生產(chǎn)工藝較復(fù)雜、生產(chǎn)成本較高、生產(chǎn)周期較長的問題。本發(fā)明實(shí)施例提供了一種薄膜晶體管陣列的制作方法，包括在基板上依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，進(jìn)行第一道成像光刻工藝，形成公共電極線、柵線、柵電極、源電極、漏電極和位于所述源電極與所述漏電極之間的一溝道；沉積鈍化層，進(jìn)行第二道成像光刻工藝，在所述源電極上方的鈍化層上形成第一過孔，在所述漏電極上方的鈍化層上形成第二過孔；依次沉積像素電極層和數(shù)據(jù)線層，進(jìn)行第三道成像光刻工藝，形成數(shù)據(jù)線和像素電極，所述數(shù)據(jù)線通過所述第一過孔與所述源電極連接，所述像素電極通過所述第二過孔與所述漏電極連接。所述公共電極線包括相鄰的第一公共電極線和第二公共電極線；所述依次沉積像素電極層和數(shù)據(jù)線層之前，所述制作方法還包括在所述第一公共電極線上方的鈍化層上形成第三過孔，在所述第二公共電極線上方的鈍化層上形成第四過孔；所述形成數(shù)據(jù)線的同時，所述制作方法還包括形成公共電極互連線，所述公共電極互連線的一端與所述第三過孔連接，所述公共電極互連線的另一端與所述第四過孔連接。所述在基板上依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，進(jìn)行第一道成像光刻工藝，形成公共電極線、柵線、柵電極、源電極、漏電極和位于所述源電極與所述漏電極之間的一溝道，具體為
在基板上，依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，采用第一掩模版進(jìn)行掩模和曝光；進(jìn)行刻蝕，形成公共電極線圖形、柵線圖形和柵電極圖形；刻蝕掉所述公共電極線圖形和柵線圖形上方的半導(dǎo)體層和源漏電極層，形成公共電極線和柵線；
對所述柵電極圖形上方的柵絕緣層、半導(dǎo)體層和源漏電極層進(jìn)行刻蝕，使所述柵電極圖形上方的柵絕緣層、半導(dǎo)體層和源漏電極層的邊角呈梯形邊角；對所述柵電極圖形上方的源漏電極層進(jìn)行刻蝕，形成溝道，所述溝道兩側(cè)分別為源電極和漏電極。所述依次沉積像素電極層和數(shù)據(jù)線層，進(jìn)行第三道成像光刻工藝，形成數(shù)據(jù)線和像素電極，所述數(shù)據(jù)線通過所述第一過孔與所述源電極連接，所述像素電極通過所述第二過孔與所述漏電極連接，具體為依次沉積像素電極層和數(shù)據(jù)線層，采用第三掩模版，進(jìn)行掩模和曝光；進(jìn)行刻蝕，形成像素電極圖形和數(shù)據(jù)線，所述數(shù)據(jù)線通過所述第一過孔與所述源電極連接；刻蝕掉所述像素電極圖形上方的數(shù)據(jù)線層，形成像素電極，所述像素電極通過所述第二過孔與所述漏電極連接。所述數(shù)據(jù)線層包括數(shù)據(jù)金屬層和氧化銦錫層。所述像素電極層為氧化銦錫層；所述柵金屬層和/或所述數(shù)據(jù)金屬層為Cr、W、Ti、Ta、Mo、Al或Cu的單層；或者所述柵金屬層和/或所述數(shù)據(jù)金屬層為Cr、W、Ti、Ta、Mo、Al、Cu中的任意兩種或兩種以上的金屬組合構(gòu)成的復(fù)合層。所述柵金屬層和/或所述數(shù)據(jù)金屬層的刻蝕用液體為磷酸、醋酸和硝酸；所述像素電極層的刻蝕用液體為硫酸、醋酸和硝酸。所述半導(dǎo)體層為氫化非晶硅層或多晶硅層；所述源漏電極層為N+非晶硅層或摻雜多晶硅層。所述柵絕緣層、半導(dǎo)體層、源漏電極層和鈍化層的刻蝕用氣體為Cl2和SF6。本發(fā)明實(shí)施例還提供了一種利用上述制作方法制作的薄膜晶體管陣列。相比現(xiàn)有4Mask工藝，本發(fā)明實(shí)施例中的3Mask工藝調(diào)整了部分膜層的沉積順序，利用新型Mask版，合理安排每次Mask所處理的膜層，實(shí)現(xiàn)了薄膜晶體管陣列的3Mask工藝流程，減少了工藝循環(huán)次數(shù)，降低了生產(chǎn)時間和成本，提高了生產(chǎn)效率。


圖I為本發(fā)明實(shí)施例中薄膜晶體管陣列的制作方法流程圖；圖2為本發(fā)明實(shí)施例中步驟Sll中的步驟Al沉積膜層的截面示意圖；圖3為本發(fā)明實(shí)施例中步驟Sll中的步驟A2形成圖形的平面示意圖；圖4A為本發(fā)明實(shí)施例中步驟Sll中的步驟A3-A4形成器件的截面示意圖；圖4B為圖4A對應(yīng)的平面示意圖；圖5A為本發(fā)明實(shí)施例中步驟Sll中的步驟A5形成器件的截面示意圖5B為圖5A對應(yīng)的平面示意圖；圖6為本發(fā)明實(shí)施例中步驟S12沉積鈍化層后的截面示意圖7A為本發(fā)明實(shí)施例中步驟S12形成過孔的截面示意圖；圖7B為圖7A對應(yīng)的平面示意圖；圖8為本發(fā)明實(shí)施例中步驟S13中的步驟BI沉積像素電極層和數(shù)據(jù)線層后的截面示意圖；圖9A為本發(fā)明實(shí)施例中步驟S13中的步驟B2-B3形成器件的截面示意圖；圖9B為圖9A對應(yīng)的平面示意圖；圖IOA為本發(fā)明實(shí)施例中相鄰的公共電極線上形成有過孔的水平示意圖；圖IOB為本發(fā)明實(shí)施例中通過公共電極互連線連接公共電極線的水平示意圖。
具體實(shí)施例方式為使本發(fā)明實(shí)施例要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。本發(fā)明實(shí)施例提供的薄膜晶體管陣列的制作方法屬3Mask工藝，通過調(diào)整部分膜層的沉積順序，利用新型Mask版，合理安排每次Mask所處理的膜層，實(shí)現(xiàn)了薄膜晶體管陣列的3Mask工藝流程，減少了工藝循環(huán)次數(shù)，降低了生產(chǎn)時間和成本，提高了生產(chǎn)效率。如圖I所示，本發(fā)明實(shí)施例提供了一種薄膜晶體管陣列的制作方法，包括S11、在基板上依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，進(jìn)行第一道成像光刻工藝，形成公共電極線、柵線、柵電極、源電極、漏電極和位于源電極與漏電極之間的一溝道。具體地，步驟Sll包括Al、在基板I上，依次沉積柵金屬層2、柵絕緣層3、半導(dǎo)體層4和源漏電極層5(如圖2)，采用第一掩模版進(jìn)行掩模和曝光；A2、進(jìn)行刻蝕，形成公共電極線圖形、柵線圖形(方格填充部分的豎向段)和柵電極圖形(方格填充部分的橫向段)(如圖3)；A3、刻蝕掉公共電極線圖形和柵線圖形上方的半導(dǎo)體層和源漏電極層，形成公共電極線6和柵線7 ；A4、對柵電極圖形上方的柵絕緣層、半導(dǎo)體層和源漏電極層進(jìn)行刻蝕，使柵電極圖形上方的柵絕緣層、半導(dǎo)體層和源漏電極層的邊角呈梯形邊角(如圖4A、4B，柵電極8與柵線7成一體)；A5、對柵電極圖形上方的源漏電極層進(jìn)行刻蝕，形成溝道，溝道兩側(cè)分別為源電極9和漏電極10(如圖5A、5B)。S12、沉積鈍化層11 (如圖6)，進(jìn)行第二道成像光刻工藝，在源電極9上方的鈍化層上形成第一過孔，在漏電極10上方的鈍化層上形成第二過孔(如圖7A、7B)。第一過孔用于與接下來沉積的數(shù)據(jù)線連接，第二過孔用于與接下來沉積的像素電極連接。S13、依次沉積像素電極層和數(shù)據(jù)線層，進(jìn)行第三道成像光刻工藝，形成數(shù)據(jù)線和像素電極，數(shù)據(jù)線通過第一過孔與源電極連接，像素電極通過第二過孔與漏電極連接。
具體地，步驟S13包括BI、依次沉積像素電極層12和數(shù)據(jù)線層(如圖8，數(shù)據(jù)線層包括數(shù)據(jù)金屬層13和氧化銦錫層14，氧化銦錫層14起到防止數(shù)據(jù)線氧化的作用，氧化銦錫層14亦可用其它防氧化材料層代替)，采用第三掩模版，進(jìn)行掩模和曝光；B2、進(jìn)行刻蝕，形成像素電極圖形和數(shù)據(jù)線15，數(shù)據(jù)線15通過第一過孔與源電極9連接；B3、刻蝕掉像素電極圖形上方的數(shù)據(jù)線層，形成像素電極16，像素電極16通過第二過孔與漏電極10連接(如圖9A、9B)。為了實(shí)現(xiàn)公共電極線的互連、便于維修GO類不良，步驟S12在形成第一過孔和第 二過孔的同時，還可以在兩條相鄰的公共電極線上方的鈍化層上形成過孔；步驟S13在形成數(shù)據(jù)線的同時，形成通過過孔將兩條相鄰的公共電極線互連起來的公共電極互連線。如圖10(未示出像素電極)，相鄰的第一公共電極線17和第二公共電極線18，步驟S12在形成第一過孔和第二過孔的同時，在第一公共電極線17上方的鈍化層上形成第三過孔，在第二公共電極線18上方的鈍化層上形成第四過孔；步驟S13在形成數(shù)據(jù)線的同時，形成公共電極互連線19，公共電極互連線19的一端與第三過孔連接，公共電極互連線19的另一端與第四過孔連接。公共電極互連線使得公共電極線形成網(wǎng)狀互連，因此，在維修GO類不良時可以借助公共電極線進(jìn)行維修，而不用擔(dān)心造成CO。上述制作方法中，柵絕緣層的沉積用材料為SiH4、NH3和N2 ;半導(dǎo)體層的沉積用材料為SiH4和H2 ;源漏電極層的沉積用材料為SiH4、PH3和H2 ;鈍化層的沉積用材料為SiH4、
NH3 和 N2。柵金屬層和/或數(shù)據(jù)金屬層為Cr、W、Ti、Ta、Mo、Al或Cu等金屬的單層，或者柵金屬層和/或數(shù)據(jù)金屬層為Cr、W、Ti、Ta、M0、Al、Cu等金屬中的任意兩種或兩種以上的金屬組合構(gòu)成的復(fù)合層。柵金屬層和/或數(shù)據(jù)金屬層的刻蝕用液體為磷酸、醋酸和硝酸。像素電極層為氧化銦錫層、銦鋅氧化物層或者其它電極材料層。像素電極層的刻蝕用液體為硫酸、醋酸和硝酸。柵絕緣層和鈍化層為絕緣氧化物層、絕緣氮化物層、絕緣氮氧化物層或者其它絕緣材料層，較佳地，鈍化層的絕緣性高于柵絕緣層。半導(dǎo)體層為氫化非晶硅層(a_Si:H)、多晶硅層或其它半導(dǎo)體材料層。源漏電極層為N+非晶硅層(N+a_Si:H)、摻雜多晶硅層或其它半導(dǎo)體材料層。柵絕緣層、半導(dǎo)體層、源漏電極層和鈍化層的刻蝕用氣體為Cl2和SF6。本發(fā)明實(shí)施例中各膜層的構(gòu)成材料、沉積方法、沉積用材料和刻蝕用材料可根據(jù)需要進(jìn)行選擇，并不限于以上所述。下表I是本發(fā)明實(shí)施例提出的3Mask工藝流程，下表2是現(xiàn)有4Mask工藝流程表格。對比表I、表2可知，相比現(xiàn)有4Mask工藝，本發(fā)明實(shí)施例提出的3Mask工藝調(diào)整了部分膜層的沉積順序，利用新型Mask版，合理安排每次Mask所處理的膜層，實(shí)現(xiàn)了薄膜晶體管陣列的3Mask工藝流程，減少了工藝循環(huán)次數(shù)，降低了生產(chǎn)時間和成本，提高了生產(chǎn)效率。
權(quán)利要求
1.一種薄膜晶體管陣列的制作方法，其特征在于，包括 在基板上依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，進(jìn)行第一道成像光刻工藝，形成公共電極線、柵線、柵電極、源電極、漏電極和位于所述源電極與所述漏電極之間的一溝道； 沉積鈍化層，進(jìn)行第二道成像光刻工藝，在所述源電極上方的鈍化層上形成第一過孔，在所述漏電極上方的鈍化層上形成第二過孔； 依次沉積像素電極層和數(shù)據(jù)線層，進(jìn)行第三道成像光刻工藝，形成數(shù)據(jù)線和像素電極，所述數(shù)據(jù)線通過所述第一過孔與所述源電極連接，所述像素電極通過所述第二過孔與所述漏電極連接。
2.如權(quán)利要求I所述的制作方法，其特征在于， 所述公共電極線包括相鄰的第一公共電極線和第二公共電極線； 所述依次沉積像素電極層和數(shù)據(jù)線層之前，所述制作方法還包括 在所述第一公共電極線上方的鈍化層上形成第三過孔，在所述第二公共電極線上方的鈍化層上形成第四過孔； 所述形成數(shù)據(jù)線的同時，所述制作方法還包括 形成公共電極互連線，所述公共電極互連線的一端與所述第三過孔連接，所述公共電極互連線的另一端與所述第四過孔連接。
3.如權(quán)利要求I或2所述的制作方法，其特征在于，所述在基板上依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，進(jìn)行第一道成像光刻工藝，形成公共電極線、柵線、柵電極、源電極、漏電極和位于所述源電極與所述漏電極之間的一溝道，具體為 在基板上，依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，采用第一掩模版進(jìn)行掩模和曝光； 進(jìn)行刻蝕，形成公共電極線圖形、柵線圖形和柵電極圖形； 刻蝕掉所述公共電極線圖形和柵線圖形上方的半導(dǎo)體層和源漏電極層，形成公共電極線和柵線； 對所述柵電極圖形上方的柵絕緣層、半導(dǎo)體層和源漏電極層進(jìn)行刻蝕，使所述柵電極圖形上方的柵絕緣層、半導(dǎo)體層和源漏電極層的邊角呈梯形邊角； 對所述柵電極圖形上方的源漏電極層進(jìn)行刻蝕，形成溝道，所述溝道兩側(cè)分別為源電極和漏電極。
4.如權(quán)利要求I或2所述的制作方法，其特征在于，所述依次沉積像素電極層和數(shù)據(jù)線層，進(jìn)行第三道成像光刻工藝，形成數(shù)據(jù)線和像素電極，所述數(shù)據(jù)線通過所述第一過孔與所述源電極連接，所述像素電極通過所述第二過孔與所述漏電極連接，具體為 依次沉積像素電極層和數(shù)據(jù)線層，采用第三掩模版，進(jìn)行掩模和曝光； 進(jìn)行刻蝕，形成像素電極圖形和數(shù)據(jù)線，所述數(shù)據(jù)線通過所述第一過孔與所述源電極連接； 刻蝕掉所述像素電極圖形上方的數(shù)據(jù)線層，形成像素電極，所述像素電極通過所述第二過孔與所述漏電極連接。
5.如權(quán)利要求I所述的制作方法，其特征在于， 所述數(shù)據(jù)線層包括數(shù)據(jù)金屬層和氧化銦錫層。
6.如權(quán)利要求5所述的制作方法，其特征在于， 所述像素電極層為氧化銦錫層； 所述柵金屬層和/或所述數(shù)據(jù)金屬層為Cr、W、Ti、Ta、Mo、Al或Cu的單層；或者所述柵金屬層和/或所述數(shù)據(jù)金屬層為Cr、W、Ti、Ta、Mo、Al、Cu中的任意兩種或兩種以上的金屬組合構(gòu)成的復(fù)合層。
7.如權(quán)利要求6所述的制作方法，其特征在于， 所述柵金屬層和/或所述數(shù)據(jù)金屬層的刻蝕用液體為磷酸、醋酸和硝酸； 所述像素電極層的刻蝕用液體為硫酸、醋酸和硝酸。
8.如權(quán)利要求I所述的制作方法，其特征在于， 所述半導(dǎo)體層為氫化非晶硅層或多晶硅層； 所述源漏電極層為N+非晶硅層或摻雜多晶硅層。
9.如權(quán)利要求8所述的制作方法，其特征在于， 所述柵絕緣層、半導(dǎo)體層、源漏電極層和鈍化層的刻蝕用氣體為Ci2和sf6。
10.一種利用上述權(quán)利要求1-9中任一制作方法制作的薄膜晶體管陣列。
全文摘要
本發(fā)明提供一種薄膜晶體管陣列的制作方法和薄膜晶體管陣列，用以解決現(xiàn)有4Mask工藝生產(chǎn)工藝較復(fù)雜、生產(chǎn)成本較高、生產(chǎn)周期較長的問題。該方法包括在基板上依次沉積柵金屬層、柵絕緣層、半導(dǎo)體層和源漏電極層，進(jìn)行第一道成像光刻工藝，形成公共電極線、柵線、柵電極、源電極、漏電極和溝道；沉積鈍化層，進(jìn)行第二道成像光刻工藝，在源電極上方的鈍化層上形成第一過孔，在漏電極上方的鈍化層上形成第二過孔；依次沉積像素電極層和數(shù)據(jù)線層，進(jìn)行第三道成像光刻工藝，形成數(shù)據(jù)線和像素電極，數(shù)據(jù)線通過第一過孔與源電極連接，像素電極通過第二過孔與漏電極連接。該方案減少了工藝循環(huán)次數(shù)，降低了生產(chǎn)時間和成本，提高了生產(chǎn)效率。
文檔編號H01L27/02GK102637632SQ20111015554
公開日2012年8月15日 申請日期2011年6月10日 優(yōu)先權(quán)日2011年6月10日
發(fā)明者張運(yùn)奇 申請人:京東方科技集團(tuán)股份有限公司, 合肥京東方光電科技有限公司