專利名稱：具有低電阻總線結(jié)構(gòu)的薄膜晶體管基板及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有低電阻總線結(jié)構(gòu)的薄膜晶體管(或者TFT)基板及其制造方法。更具體地，本發(fā)明涉及將厚的總線埋入基板中的、具有低電阻總線結(jié)構(gòu)的TFT基板及其制造方法。
背景技術(shù)：
已經(jīng)開發(fā)出了各種平板顯示設(shè)備，以克服陰極射線管的許多缺點(diǎn)(諸如重量重和體積龐大)。平板顯示設(shè)備包括液晶顯示設(shè)備(或LCD)、場發(fā)射顯示器(或FED)、等離子顯示面板(或PDP)以及電致發(fā)光設(shè)備(或ED)。諸如液晶顯示設(shè)備或者有機(jī)發(fā)光二極管顯示設(shè)備的平板顯示設(shè)備具有包括用作有源顯示設(shè)備的多個(gè)TFT的基板。

圖1是示出了在根據(jù)該現(xiàn)有技術(shù)的水平電場型液晶顯示設(shè)備中使用的薄膜晶體管基板的結(jié)構(gòu)的平面圖。圖2A至2E是通過沿著線1-1’切開而示出根據(jù)現(xiàn)有技術(shù)的圖1中的薄膜晶體管基板的制造步驟的截面圖。參照圖1和圖2A至2E，IXD的薄膜晶體管基板在玻璃基板SUB上具有互相交叉的選通線GL和數(shù)據(jù)線DL (它們之間具有柵絕緣層GI)、和形成在選通線GL和數(shù)據(jù)線DL的各個(gè)交叉部的薄膜晶體管TFT。選通線GL和數(shù)據(jù)線DL的交叉結(jié)構(gòu)限定了像素區(qū)域。還包括在像素區(qū)域中的像素電極PXL和公共電極C0M(它們之間形成水平電場)、在基板SUB上與公共電極COM連接的公共線CL。選通線GL向薄膜晶體管TFT的柵極G提供選通信號。數(shù)據(jù)線DL經(jīng)由薄膜晶體管TFT的漏極向像素電極PXL提供像素信號。公共線CL被形成為在像素區(qū)域之間與選通線GL平行，并且向公共電極COM提供用于驅(qū)動(dòng)液晶的基準(zhǔn)電壓。響應(yīng)于提供給選通線GL的選通信號，薄膜晶體管TFT可以將來自數(shù)據(jù)線DL的像素信號充給像素電極PXL，并且在像素電極PXL上保持該像素信號。像素電極PXL通過與薄膜晶體管TFT的漏極D連接而形成在像素區(qū)域內(nèi)。公共電極COM也通過與公共線CL連接而形成在像素區(qū)域內(nèi)。特別地，像素電極PXL與公共電極COM在像素區(qū)域內(nèi)互相平行地布置。例如，公共電極COM具有互相隔開預(yù)定距離而分開布置的多個(gè)垂直段。像素電極PXL 具有多個(gè)垂直段，其中各個(gè)段布置在公共電極COM的段之間。在每條選通線GL和每條數(shù)據(jù)線DL的一個(gè)端部，分別形成有選通焊盤GP和數(shù)據(jù)焊盤DP。選通焊盤GP和數(shù)據(jù)焊盤DP分別通過選通焊盤接觸孔GPH和數(shù)據(jù)焊盤接觸孔DPH而與選通焊盤端子GPT和數(shù)據(jù)焊盤端子DPT連接。再次參照圖2A至2E，以下將解釋根據(jù)該現(xiàn)有技術(shù)的薄膜晶體管基板的制造方法。在基板SUB上沉積柵金屬。通過利用第一掩模處理對柵金屬進(jìn)行構(gòu)圖而形成柵元件。如圖2A所示，這些柵元件包括在水平方向延伸的多條選通線GL、從選通線GL分支出的柵極G、以及形成在選通線GL的一端的選通焊盤GP。由于薄膜晶體管基板是用于水平電場型的，因此還包括與選通線GL平行布置的公共線CL。在具有柵元件的基板SUB的整個(gè)表面上沉積諸如硅氮化物(SiNx)或硅氧化物 (SiOx)的柵絕緣層GI。之后，在其上順序地沉積諸如非晶硅的半導(dǎo)體材料和諸如η+摻雜硅的摻雜有雜質(zhì)的半導(dǎo)體材料。通過利用第二掩模處理對摻雜有雜質(zhì)的半導(dǎo)體材料和半導(dǎo)體材料進(jìn)行構(gòu)圖，而形成半導(dǎo)體溝道層A和歐姆層η (如圖2B所示)。半導(dǎo)體溝道層A和歐姆層η與柵極G交疊，并且與柵極G之間隔著柵絕緣層GI。在具有半導(dǎo)體溝道層A和歐姆層η的基板SUB上沉積源-漏金屬。通過利用第三掩模處理對源-漏金屬進(jìn)行構(gòu)圖，形成了源-漏元件。如圖2C所示，這些源-漏元件包括在垂直方向延伸以與選通線GL交叉的數(shù)據(jù)線DL、在數(shù)據(jù)線DL的一端形成的數(shù)據(jù)焊盤DP、 從數(shù)據(jù)線DL分支并與柵極G的一側(cè)交疊的源極S、以及面對源極S并與柵極G的另一側(cè)交疊的漏極D。具體地，源極S與歐姆層η的一部分接觸以與半導(dǎo)體溝道層A和柵極G的一側(cè)交疊。漏極D與歐姆層η的另一部分接觸以與半導(dǎo)體溝道層A和柵極G的另一側(cè)交疊。 進(jìn)一步將源-漏元件用作掩模對歐姆層η進(jìn)行刻蝕，而去除歐姆層η暴露在源極S和漏極 D之間的部分，使得半導(dǎo)體溝道層A暴露在源極S和漏極D之間。從而，實(shí)現(xiàn)包含有源極S、 漏極D、半導(dǎo)體溝道層A和柵極G的薄膜晶體管TFT。在具有源-漏元件的基板SUB的整個(gè)表面上，通過沉積諸如硅氮化物(SiNx)和硅氧化物(SiOx)的絕緣材料而形成鈍化層PAS。如圖2D所示，通過利用第四掩模處理對鈍化層PAS進(jìn)行構(gòu)圖，形成了露出數(shù)據(jù)焊盤DP的某些部分的數(shù)據(jù)焊盤接觸孔DPH和露出漏極D 的某些部分的漏極接觸孔DH。同時(shí)，通過對鈍化層PAS和柵絕緣層GI進(jìn)行構(gòu)圖，形成了露出柵極焊盤GP的某些部分的柵極焊盤接觸孔GPH和露出公共線CL的某些部分的公共接觸孔CH0在具有接觸孔GPH、DH、DPH和CH的鈍化層PAS上沉積諸如ITO (銦錫氧化物)或 IZO(銦鋅氧化物)的透明導(dǎo)電材料。通過利用第五掩模處理對該透明導(dǎo)電材料進(jìn)行構(gòu)圖， 形成了像素電極PXL、公共電極COM、柵極焊盤端子GPT和數(shù)據(jù)焊盤端子DPT，如圖2E所示。 像素電極PXL通過漏極接觸孔DH與漏極D接觸，并且在像素區(qū)域內(nèi)具有平行布置的多個(gè)段。公共電極COM通過公共接觸孔CH與公共線CL接觸，并且在像素區(qū)域內(nèi)具有平行布置的多個(gè)段。像素電極PXL與公共電極COM以間隔預(yù)定距離的方式互相平行布置。柵極焊盤端子GPT通過柵極焊盤接觸孔GPH與柵極焊盤GP接觸，并且數(shù)據(jù)焊盤端子DPT通過數(shù)據(jù)焊盤接觸孔DPH與數(shù)據(jù)焊盤DP接觸。根據(jù)以上解釋的現(xiàn)有技術(shù)的LCD具有大顯示面積的問題。典型地，隨著薄膜晶體管基板的面積增大，選通線和數(shù)據(jù)線會(huì)變長。隨著總線變長，即使總線材料的電阻率沒有改變(因?yàn)檫@是該材料的特性)，總線的電阻也會(huì)變大。通過以下公式1來限定總線的電阻。公式1
權(quán)利要求
1.一種具有低電阻總線結(jié)構(gòu)的薄膜晶體管基板的制造方法，該制造方法包括以下步驟通過刻蝕基板的表面以形成總線圖案并利用總線金屬填充所述總線圖案，從而形成總線.一入 ，在由所述總線所限定的像素區(qū)域的一部分處，形成半導(dǎo)體溝道層；和形成所述半導(dǎo)體溝道層上的源極-漏極、在所述像素區(qū)域內(nèi)從所述漏極延伸的像素電極、以及與所述像素電極平行的公共電極。
2.根據(jù)權(quán)利要求1所述的方法，其中，形成所述總線的步驟包括 在所述基板上沉積光刻膠；利用與所述總線圖案對應(yīng)的掩模對所述光刻膠進(jìn)行構(gòu)圖；利用所構(gòu)圖的光刻膠對所述基板的表面進(jìn)行刻蝕，以在所述基板上形成所述總線圖案；在所述光刻膠上沉積所述總線金屬并且在所述總線圖案中填充所述總線金屬；和連同所述光刻膠上的總線金屬一起去除所述光刻膠。
3.根據(jù)權(quán)利要求1所述的方法，其中，形成所述總線的步驟包括形成在所述基板的一個(gè)方向上延伸的選通線、與所述選通線平行地延伸的公共線、具有在所述選通線和所述公共線之間與所述選通線垂直的多個(gè)段的數(shù)據(jù)線、以及從所述選通線分支到所述像素區(qū)域的柵極。
4.根據(jù)權(quán)利要求3所述的方法，其中，形成半導(dǎo)體溝道層的步驟包括通過順序地沉積絕緣材料、半導(dǎo)體材料和摻雜有雜質(zhì)的半導(dǎo)體材料并對所述半導(dǎo)體材料和所述摻雜有雜質(zhì)的半導(dǎo)體材料進(jìn)行構(gòu)圖，而形成與所述柵極交疊的所述半導(dǎo)體溝道層；和通過順序地對所述絕緣材料進(jìn)行構(gòu)圖，而形成暴露出選通焊盤的選通焊盤接觸孔、暴露出數(shù)據(jù)焊盤的數(shù)據(jù)焊盤接觸孔、暴露出所述公共線的某些部分的公共線接觸孔、以及暴露出所述數(shù)據(jù)線的段的兩端的數(shù)據(jù)線接觸孔。
5.根據(jù)權(quán)利要求4所述的方法，其中，形成所述源極-漏極、所述像素電極和所述公共電極的步驟包括在具有所述半導(dǎo)體溝道層的所述基板上沉積源-漏金屬并對所述源-漏金屬進(jìn)行構(gòu)圖，以形成在所述半導(dǎo)體溝道層的一側(cè)上的所述源極、在所述半導(dǎo)體溝道層的另一側(cè)上并面對所述源極的所述漏極、從所述漏極延伸并且具有在所述像素區(qū)域內(nèi)平行布置的多個(gè)段的所述像素電極、以及經(jīng)由所述公共線接觸孔與所述公共線連接并且具有在像素區(qū)域內(nèi)平行布置的多個(gè)段的所述公共電極；和進(jìn)一步形成經(jīng)由所述選通焊盤接觸孔與所述選通焊盤接觸的選通焊盤端子、經(jīng)由所述數(shù)據(jù)焊盤接觸孔與所述數(shù)據(jù)焊盤接觸的數(shù)據(jù)焊盤端子、和經(jīng)由所述數(shù)據(jù)線接觸孔與所述數(shù)據(jù)線的相鄰段連接的數(shù)據(jù)線連接端子。
6.根據(jù)權(quán)利要求5所述的方法，該方法進(jìn)一步包括通過在具有所述源極-漏極、所述像素電極和所述公共電極的所述基板上沉積鈍化材料并對所述鈍化材料進(jìn)行構(gòu)圖，而形成暴露出所述選通焊盤端子和所述數(shù)據(jù)焊盤端子的鈍化層。
7.根據(jù)權(quán)利要求6所述的方法，其中，通過順序地沉積第一金屬層和第二金屬層而沉積所述源-漏金屬，并且其中，進(jìn)一步與所述像素區(qū)域?qū)?yīng)地對所述鈍化層進(jìn)行構(gòu)圖，以暴露出所述像素電極和所述公共電極；并且該方法進(jìn)一步包括去除所述選通焊盤端子的第二金屬層、所述數(shù)據(jù)焊盤端子的第二金屬層、所述像素電極的第二金屬層以及所述公共電極的第二金屬層。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述第一金屬層包括鉬、鈦和鉬鈦合金中的至少一種，并且所述第二金屬層包括銅。
9.一種具有低電阻總線結(jié)構(gòu)的薄膜晶體管基板，該薄膜晶體管基板包括 基板；總線圖案，其以預(yù)定的深度凹入所述基板中； 總線，其填充在所述總線圖案中； 柵絕緣層，其覆蓋所述總線；薄膜晶體管，其布置在由所述總線所限定的像素區(qū)域的一部分處； 像素電極，其與所述薄膜晶體管連接并且具有在所述像素區(qū)域內(nèi)互相平行的多個(gè)段；和。公共電極，其包括在所述像素區(qū)域內(nèi)與所述像素電極的所述段平行的多個(gè)段。
10.根據(jù)權(quán)利要求9所述的薄膜晶體管基板，其中，所述總線包括在所述基板的一個(gè)方向上延伸的選通線、與所述選通線平行地延伸的公共線、具有在所述選通線和所述公共線之間與所述選通線垂直的多個(gè)段的數(shù)據(jù)線；并且所述薄膜晶體管包括從所述選通線分支的柵極、與所述柵極交疊的半導(dǎo)體溝道層、與所述半導(dǎo)體溝道層的一側(cè)連接的源極和面對所述源極并且與所述半導(dǎo)體溝道層的另一側(cè)連接的漏極。
11.根據(jù)權(quán)利要求10所述的薄膜晶體管基板，該薄膜晶體管基板進(jìn)一步包括在所述選通線的一端形成的選通焊盤、暴露出所述選通焊盤的選通焊盤接觸孔、經(jīng)由所述選通焊盤接觸孔與所述選通焊盤接觸的選通焊盤端子；在所述數(shù)據(jù)線的一端形成的數(shù)據(jù)焊盤、暴露出所述數(shù)據(jù)焊盤的數(shù)據(jù)焊盤接觸孔、經(jīng)由所述數(shù)據(jù)焊盤接觸孔與所述數(shù)據(jù)焊盤接觸的數(shù)據(jù)焊盤端子；和暴露出所述數(shù)據(jù)線的段的兩端的數(shù)據(jù)線接觸孔、以及經(jīng)由所述數(shù)據(jù)線接觸孔與所述數(shù)據(jù)線的相鄰段連接的數(shù)據(jù)線連接端子。
12.根據(jù)權(quán)利要求11所述的薄膜晶體管基板，該薄膜晶體管基板進(jìn)一步包括在所述基板上暴露出所述選通焊盤端子、所述數(shù)據(jù)焊盤端子、所述像素電極和所述公共電極的鈍化層。
13.根據(jù)權(quán)利要求12所述的薄膜晶體管基板，其中，所述源極和所述漏極包括第一金屬層和第二金屬層，并且所暴露出的選通焊盤端子、所述數(shù)據(jù)焊盤端子、所述像素電極和所述公共電極僅僅具有第一金屬層。
14.根據(jù)權(quán)利要求13所述的薄膜晶體管基板，其中，所述第一金屬層包括鉬、鈦和鉬鈦合金中的至少一種，并且所述第二金屬層包括銅。
全文摘要
具有低電阻總線結(jié)構(gòu)的薄膜晶體管基板及其制造方法。該制造方法包括通過刻蝕基板的表面以形成總線圖案并利用總線金屬填充這些總線圖案，而形成總線；在由這些總線所限定的像素區(qū)域的一部分處，形成半導(dǎo)體溝道層；和形成所述半導(dǎo)體溝道層上的源極-漏極、在所述像素區(qū)域內(nèi)從所述漏極延伸的像素電極以及與所述像素電極平行的公共電極。這些總線形成得較厚但是被埋在基板中，使得可以減小線的電阻，并且使得因總線厚度導(dǎo)致的階差不會(huì)影響到設(shè)備。
文檔編號H01L21/77GK102315166SQ20111015845
公開日2012年1月11日 申請日期2011年6月13日 優(yōu)先權(quán)日2010年7月7日
發(fā)明者李正一, 梁埈榮, 洪基相, 鄭仁宰 申請人:樂金顯示有限公司