專利名稱：形成開口的方法
技術領域：
本發(fā)明涉及一種制作開口的方法，尤指一種于硬掩模中制作出接觸洞般的開口且可避免在制作過程中使接觸洞側壁產(chǎn)生弧狀輪廓的方法。
背景技術：
隨著半導體工藝的進步，微電子元件的微小化已進入到深次微米等級，而單一芯片上的半導體元件的密度越大表示元件之間的間隔也就越小，這使得接觸洞的制作越來越困難。目前，要在介電層中順利挖出高深寬比接觸洞，以暴露出下方足夠面積的導電區(qū)域，仍是業(yè)界努力的方向。已知制作接觸洞的方法通常先提供設置有多個半導體元件的半導體基底，其中半導體元件可包括金屬氧化物半導體(MOS)晶體管或電阻等元件。然后依序形成至少一介電 層與硬掩模在半導體基底上并覆蓋所完成的半導體元件，并利用圖案化光致抗蝕劑層對硬掩模及介電層進行一系列的圖案轉移工藝，以于硬掩模及介電層中形成接觸洞。然而，已知通常使用包括氧原子的蝕刻氣體進行上述圖案轉移工藝，而此蝕刻氣體由等離子體轟擊至硬掩模的時候時常會使硬掩模的側壁嚴重侵蝕而形成約略弧狀的輪廓(bowing profile)。后續(xù)填入接觸洞中用來連接半導體元件的金屬材料容易因接觸洞內(nèi)部的擴張而無法完全填滿整個接觸洞便先封住洞口，使填入金屬材料的接觸洞中央部位形成縫隙(seam)并造成元件接觸不良而影響整個元件的運作效能。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的是提供一種制作如接觸洞等開口的方法，以解決現(xiàn)行工藝中因蝕刻氣體的緣故而使后續(xù)接觸洞產(chǎn)生圓弧輪廓等問題。本發(fā)明優(yōu)選實施例是披露一種形成開口的方法。首先形成含碳的硬掩模于半導體基底表面，然后利用不含氧原子的氣體對該硬掩模進行蝕刻工藝，以于該硬掩模中形成第
一開口。本發(fā)明另一實施例是披露一種形成開口的方法。首先形成硬掩模以及介電抗反射層于半導體基底上，然后形成第一底抗反射層于介電抗反射層上、于第一底抗反射層及部分介電抗反射層中形成第一開口、形成第二底抗反射層于介電抗反射層上并填滿第一開口、于第二抗反射層及部分介電抗反射層中形成第二開口以及利用不含氧原子的氣體對硬掩模進行蝕刻工藝，將第一開口及第二開口轉移至硬掩模中以形成多個第三開口。本發(fā)明又一實施例是披露一種形成開口的方法。首先形成硬掩模以及介電抗反射層于半導體基底上，然后形成第一底抗反射層于該介電抗反射層上、蝕刻第一底抗反射層、介電抗反射層以及硬掩模以于硬掩模中形成第一開口、形成第二底抗反射層于介電抗反射層上并填滿開口以及蝕刻第二底抗反射層、介電抗反射層及硬掩模以于硬掩模中形成第二開口，其中蝕刻硬掩模時是利用不含氧原子的蝕刻氣體。


圖I至圖3為本發(fā)明優(yōu)選實施例形成開口的工藝示意圖。圖4至圖5為本發(fā)明另一實施例形成開口的工藝示意圖。圖6至圖11為本發(fā)明另一實施例形成開口的工藝示意圖。附圖標記說明34接觸洞蝕刻停止層 36層間介電層44硬掩模46介電抗反射層48底抗反射層54圖案化光致抗蝕劑層 56開口60半導體基底62底抗反射層64圖案化光致抗蝕劑層80半導體基底82接觸洞蝕刻停止層84層間介電層86硬掩模88介電抗反射層90第一底抗反射層92圖案化光致抗蝕劑層 94第一開口96第二底抗反射層98圖案化光致抗蝕劑層100第二開口102第三開口
具體實施例方式請參照圖I至圖3，圖I至圖3為本發(fā)明優(yōu)選實施例形成開口的工藝示意圖。如圖I所示，首先提供半導體基底60,例如由單晶娃(monocrystalline silicon)、砷化鎵(gallium arsenide,GaAs)或其他已知技術所熟知的半導體材料所構成的基底。然后依據(jù)標準金屬氧化物半導體晶體管工藝于半導體基底60表面形成至少一金屬氧化物半導體晶體管(圖未示)，例如P型金屬氧化物半導體(PMOS)晶體管、N型金屬氧化物半導體(NMOS)晶體管或互補型金屬氧化物半導體(CMOS)晶體管，或其他各式半導體元件。其中金屬氧化物半導體晶體管可各具有柵極結構、間隙壁、輕摻雜源極漏極、源極/漏極區(qū)域及硅化金屬層等標準晶體管結構，且柵極結構可包括多晶硅柵極或由前高介電常數(shù)介電層(high-Kfirst)工藝或后高介電常數(shù)介電層(high-K last)工藝所完成的金屬柵極。由于這些工藝均為本領域一般技術人員，在此不另加贅述。接著覆蓋由氮化物所構成的接觸洞蝕刻停止層(contact etching stop layer,CESL) 34在金屬氧化物半導體晶體管上，其中接觸洞蝕刻停止層34的厚度約為850埃。接觸洞蝕刻停止層34可選擇性地存在，且接觸洞蝕刻停止層34可選擇性地對下方的元件提供應力，例如針對下方為NMOS的情況可使用具有伸張應力的接觸洞蝕刻停止層SiC、針對下方為PMOS的情況可使用具有壓縮應力的接觸洞蝕刻停止層SiN。在下方為STI或非晶體管元件區(qū)域的情況下，接觸洞蝕刻停止層可能為伸張應力接觸洞蝕刻停止層與壓縮應力接觸洞蝕刻停止層所組合的復合接觸洞蝕刻停止層，且復合接觸洞蝕刻停止層間具有氧化物所構成的緩沖層。然后形成層間介電層(interlayer dielectric, ILD) 36并覆蓋接觸洞蝕刻停止層34表面。在本實施例中，層間介電層36可由三種材料層所構成，包括由次常壓化學氣相沉積(sub-atmospheric pressure chemical vapor deposition, SACVD)工藝所形成的介電層，磷娃玻璃(phosphosilicate glass, PSG)層以及四乙基氧娃燒(tetraethylorthosilicate, TE0S)層。其中整個層間介電層36的厚度約為數(shù)千埃,優(yōu)選約為3150埃；介電層的厚度約為數(shù)百埃，且優(yōu)選為250埃；磷硅玻璃(phosphosilicateglass,PSG)層的厚度約介于1000埃至3000埃，且優(yōu)選為1900埃；而四乙基氧硅烷層的厚度約介于100埃至2000埃，且優(yōu)選為1000埃。層間介電層36除了是復合材料層外，亦可是單一材料層；層間介電層36除了包括上述材料外，亦可包括無摻雜的硅玻璃(USG)、硼磷玻璃(BPSG)、低介電常數(shù)介電材料如多孔性介電材料、碳化硅(SiC)、氮氧化硅(SiON)、或其任意組合。然后形成硬掩模44在層間介電層36表面。依據(jù)本發(fā)明的優(yōu)選實施例，硬掩模44是由非晶碳(amorphous carbon)等含碳材料所構成,且優(yōu)選選自由美國應用材料取得的進階圖案化薄膜(advanced pattern film, APF)(商品名)，其厚度約介于1000埃至5000埃，且優(yōu)選為2000埃。然后再依序形成介電抗反射層(dielectric anti-reflective coating,DARC) 46 與底抗反射層(bottom anti-reflective coating, BARC) 48 在硬掩模 44 表 面。在本實施例中，介電抗反射層46可由氮氧化娃(silicon oxynitride, SiON)層與氧化層一同構成的復合結構，但不局限于此。其中介電抗反射層46的厚度約250埃，而底抗反射層48的厚度則約1020埃。介電抗反射層46、底抗反射層48可選擇性地存在，且除了無機材料夕卜，上述兩抗反射層還可使用以旋涂方式形成的有機材料。接著對上述形成的堆疊薄膜進行多次的圖案轉移工藝，以形成開口貫穿底抗反射層48、介電抗反射層46、硬掩模44、層間介電層36以及觸洞蝕刻停止層34等并暴露出底下的金屬氧化物半導體晶體管，如晶體管的源極/漏極區(qū)域等。例如，先形成適用于波長約193納米的圖案化光致抗蝕劑層54在上述的堆疊薄膜上并暴露出部分底抗反射層48上表面，其中圖案化光致抗蝕劑層54的厚度約為1800埃。然后選擇性地利用CO及O2的混合蝕刻氣體對圖案化光致抗蝕劑層54進行去殘渣(descum)步驟，以去除光致抗蝕劑在曝光與顯影過程中可能因顯影不良而產(chǎn)生的多余殘渣。接著如圖2所示，利用圖案化光致抗蝕劑層54當作掩模對底抗反射層48進行圖案轉移工藝，例如利用CF4及CH2F2的混合蝕刻氣體來去除部分的底抗反射層48與介電抗反射層46，由此將圖案化光致抗蝕劑層54的開口圖案轉移至底抗反射層48與介電抗反射層46中并暴露出下方的硬掩模44。然后如圖3所示，再以圖案化光致抗蝕劑層54當作掩模進行另一次圖案轉移工藝，例如利用不含氧原子的蝕刻氣體來去除部分的硬掩模44，由此將底抗反射層48與介電抗反射層46中的開口持續(xù)轉移至硬掩模44中以形成圖案化的硬掩模。在本實施例中，該不含氧原子的氣體優(yōu)選選自H2、N2, He、NH3> CH4及C2H4。另外需注意的是，利用不含氧原子的蝕刻氣體來圖案化硬掩模44的過程中亦會同時去除設于硬掩模44上方的圖案化光致抗蝕劑層54及底抗反射層48，以于硬掩模44中形成開口 56。隨后可以圖案化的硬掩模44作為掩模對層間介電層36及接觸洞蝕刻停止層34進行蝕刻工藝，例如利用含有C4F6、0及Ar的混合氣體來去除部分的層間介電層36，進而將硬掩模44中的開口 56圖案轉移至層間介電層36與接觸洞蝕刻停止層34，以完成本發(fā)明優(yōu)選實施例制作開口的方法。隨著線寬越來越小，由于現(xiàn)今工藝無法僅以一次圖案轉移工藝從前述硬掩模中定義出所需的開口圖案，因此目前普遍采用兩次曝光搭配兩次顯影的方式來得到所需的開口圖案。接著請參照圖4至圖5，其為本發(fā)明實施例將上述形成開口的方法搭配至兩次曝光與兩次顯影工藝的示意圖。如圖4所示，接續(xù)前述圖3于硬掩模44中形成的開口 56，本發(fā)明可依序形成另一底抗反射層62以及圖案化光致抗蝕劑層64于介電抗反射層46上，其中底抗反射層62優(yōu)選填滿介電抗反射層46中的開口 56。接著如圖5所示，先利用圖案化光致抗蝕劑層64當作掩模進行另一蝕刻工藝以去除部分底抗反射層62與介電抗反射層46并暴露出下方的硬掩模44。然后再利用不含氧原子的蝕刻氣體來蝕刻部分的硬掩模44，由此將底抗反射層62及介電抗反射層46中的開口持續(xù)轉移至硬掩模44中以形成圖案化的硬掩模。隨后可去除圖案化光致抗蝕劑層64、底抗反射層62與介電抗反射層46,然后如上述第一實施例直接利用圖案化的硬掩模44作為掩 模蝕刻下方的層間介電層36與接觸洞蝕刻停止層34，以完成本實施例制作開口的工藝。接著請參照圖6至圖11，其為本發(fā)明另一實施例將上述形成開口的方法搭配至兩次曝光與兩次顯影工藝的示意圖。如圖6所示，首先提供半導體基底80，其上可如第一實施例中依據(jù)工藝需求形成至少一金屬氧化物半導體晶體管(圖未示)，例如P型金屬氧化物半導體(PMOS)晶體管、N型金屬氧化物半導體(NMOS)晶體管或互補型金屬氧化物半導體(CMOS)晶體管，或其他各式半導體元件。然后依序在半導體元件上覆蓋接觸洞蝕刻停止層82、層間介電層84、硬掩模86、介電抗反射層88、第一底抗反射層90以及圖案化光致抗蝕劑層92。其中接觸洞蝕刻停止層82、層間介電層84、硬掩模86、介電抗反射層88以及第一底抗反射層90等的材料可等同前述實施例，在此不另加贅述。接著先以圖案化光致抗蝕劑層92當作掩模對第一底抗反射層90與介電抗反射層88進行圖案轉移工藝，例如利用CF4及CH2F2的混合蝕刻氣體來去除部分的第一底抗反射層90與部分介電抗反射層88。在本實施例中，此蝕刻步驟優(yōu)選僅去除約一半厚度的介電抗反射層88且不暴露出下方的硬掩模86，隨后如圖7所示，去除圖案化光致抗蝕劑層92與剩余的第一底抗反射層90,以于介電抗反射層88中形成第一開口 94。然后如圖8所示，依序形成第二底抗反射層96以及圖案化光致抗蝕劑層98于介電抗反射層88上，其中第二底抗反射層96優(yōu)選填滿介電抗反射層88中的第一開口 94。接著如圖9所示，先利用圖案化光致抗蝕劑層98當作掩模對第二底抗反射層96與介電抗反射層88進行另一圖案轉移工藝，去除部分第二底抗反射層90及一半厚度的介電抗反射層88且不暴露出下方的硬掩模86。然后去除圖案化光致抗蝕劑層98與剩余的第二底抗反射層96,以于介電抗反射層88中形成第二開口 100。如圖10所示，先以一道蝕刻工藝去除第一開口 94及第二開口 100底部剩余的介電抗反射層88并暴露出硬掩模86，然后再以剩余的介電抗反射層88當作掩模進行另一蝕刻工藝，以于硬掩模86中形成多個第三開口 102。如同第一實施例蝕刻硬掩模86的方法，本實施例優(yōu)選以不含氧原子的蝕刻氣體對硬掩模來去除部分的硬掩模86以形成第三開口102，且不含氧原子的氣體優(yōu)選選自H2、N2、He、NH3> CH4及C2H4。隨后如圖11所示，以剩余的介電抗反射層88當作掩模，或先去除剩余的介電抗反射層88，以圖案化的硬掩模86作為掩模對層間介電層84及接觸洞蝕刻停止層82進行蝕刻工藝，進而將硬掩模86中的第三開口 102圖案轉移至層間介電層84與接觸洞蝕刻停止層82中，以完成本發(fā)明另一實施例制作開口的方法。需注意的是，本發(fā)明例于由上述方法所制作出的開口并不局限于圓形，又可依據(jù)上述各實施例所披露的工藝沿著柵極的橫軸延伸而形成約略矩形的溝槽(slot contact opening),然后再填入所需的金屬材料來形成矩形接觸插塞，此實施例也屬本發(fā)明所涵蓋的范圍。綜上所述，本發(fā)明主要在堆疊薄膜中蝕刻出開口圖案時利用不含氧原子的蝕刻氣體對堆疊薄膜中的硬掩模進行蝕刻，以于硬掩模中形成所需的開口圖。依據(jù)本發(fā)明的優(yōu)選實施例，硬掩模優(yōu)選選自美國應用材料取得的APF薄膜，且不含氧原子的蝕刻氣體優(yōu)選選自H2、N2, He、NH3> CH4及C2H4。由于已知常采用C0/02/C02等為基礎的蝕刻氣體通常會對硬掩模產(chǎn)生側向蝕刻(side etch)，除了容易發(fā)生局部性臨界線寬變異之外又會造成開口短小。因此以不含氧原子的氣體進行蝕刻便可維持良好的硬掩模輪廓，而得到優(yōu)良的平均臨界線寬(critical dimension uniformity)。其次，當臨界線寬往下縮小時，以不含氧原子的氣體對硬掩模進行蝕刻不但可維持良好的開口垂直性，又可避免已知因采用含氧原子蝕刻氣體而造成開口不規(guī)則化(hole distortion)的問題。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的等同變化與修 飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種形成開口的方法，包括 形成含碳的硬掩模于半導體基底表面；以及 利用不含氧原子的氣體對該硬掩模進行第一蝕刻工藝，以于該硬掩模中形成第一開□。
2.如權利要求I所述的方法，其中該硬掩模包括非晶碳。
3.如權利要求I所述的方法，其中形成該硬掩模后另包括 形成介電抗反射層、底抗反射層以及圖案化光致抗蝕劑層于該硬掩模上； 利用該圖案化光致抗蝕劑層進行第二蝕刻工藝，以于該底抗反射層及該介電抗反射層中形成第二開口 ；以及 利用該圖案化光致抗蝕劑層進行該第一蝕刻工藝，以于該硬掩模中形成該第一開口。
4.如權利要求I所述的方法，其中該不含氧原子的氣體是選自H2、N2,He、NH3、CH4及C2H4。
5.如權利要求I所述的方法，其中形成該硬掩模之前另包括形成柵極結構于該半導體基底表面，該柵極結構上設有接觸洞蝕刻停止層以及介電層。
6.如權利要求5所述的方法，其中該柵極結構包括多晶硅柵極或金屬柵極。
7.如權利要求5所述的方法，另包括利用該第一開口于該柵極結構的橫軸定義矩型溝槽。
8.一種形成開口的方法，包括 形成硬掩模以及介電抗反射層于半導體基底上； 形成第一底抗反射層于該介電抗反射層上； 于該第一底抗反射層及部分該介電抗反射層中形成第一開口； 形成第二底抗反射層于該介電抗反射層上并填滿該第一開口； 于該第二抗反射層及部分該介電抗反射層中形成第二開口 ；以及利用不含氧原子的氣體對該硬掩模進行蝕刻工藝，將該第一開口及該第二開口轉移至該硬掩模中以形成多個第三開口。
9.如權利要求8所述的方法，其中該硬掩模包括非晶碳。
10.如權利要求8所述的方法，其中該不含氧原子的氣體是選自H2、N2,He、NH3> CH4及C2H4。
11.如權利要求8所述的方法，其中形成該硬掩模之前另包括形成柵極結構于該半導體基底表面，該柵極結構上設有接觸洞蝕刻停止層以及介電層。
12.如權利要求11所述的方法，其中該柵極結構包括多晶硅柵極或金屬柵極。
13.如權利要求8所述的方法，其中形成該第二開口后另包括 去除該第一開口及該第二開口下的部分該介電抗反射層以暴露出該硬掩模；以及 利用剩余的該介電抗反射層進行該蝕刻工藝，以于該硬掩模中形成該多個第三開口。
14.如權利要求8所述的方法，另包括利用該多個第三開口于該柵極結構的橫軸定義矩型溝槽。
15.一種形成開口的方法，包括 形成硬掩模以及介電抗反射層于半導體基底上； 形成第一底抗反射層于該介電抗反射層上；蝕刻該第一底抗反射層、該介電抗反射層以及該硬掩模以于該硬掩模中形成第一開n ； 形成第二底抗反射層于該介電抗反射層上并填滿該第一開口 ；以及蝕刻該第二底抗反射層、該介電抗反射層及該硬掩模以于該硬掩模中形成第二開口，其中蝕刻該硬掩模時是利用不含氧原子的蝕刻氣體。
16.如權利要求15所述的方法，其中該硬掩模包括非晶碳。
17.如權利要求15所述的方法，其中該不含氧原子的氣體是選自H2、N2、He、NH3、CH4&C2H4。
18.如權利要求15所述的方法，其中形成該硬掩模之前另包括形成柵極結構于該半導體基底表面，該柵極結構上設有接觸洞蝕刻停止層以及介電層。
19.如權利要求18所述的方法，其中該柵極結構包括多晶硅柵極或金屬柵極。
20.如權利要求15所述的方法，其中形成該第二開口后另包括利用剩余的該介電抗反射層進行蝕刻工藝，以于該硬掩模中形成多個第三開口。
21.如權利要求18所述的方法，另包括利用該第一開口于該柵極結構的橫軸定義矩型溝槽。
全文摘要
本發(fā)明優(yōu)選披露一種形成開口的方法。該方法包括首先形成含碳的硬掩模于半導體基底表面，然后利用不含氧原子的氣體對該硬掩模進行蝕刻工藝，以于該硬掩模中形成第一開口。
文檔編號H01L21/768GK102832163SQ20111016026
公開日2012年12月19日 申請日期2011年6月15日 優(yōu)先權日2011年6月15日
發(fā)明者張峰溢, 林義博, 廖俊雄, 蔡尚元, 馮郅文, 呂水煙, 徐慶斌 申請人:聯(lián)華電子股份有限公司