專利名稱：一種半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造エ藝，具體而言涉及一種用于嵌入式鍺硅應(yīng)變MOS器件的Σ狀凹槽的制作方法。
背景技術(shù)：
為了提高PMOS器件溝道中載流子的遷移率，在PMOS器件將要形成源/漏區(qū)的部分制作凹槽以形成嵌入式鍺硅的技術(shù)已經(jīng)成為廣為關(guān)注的熱點(diǎn)。對(duì)于45nm及以上節(jié)點(diǎn)的半導(dǎo)體制造エ藝，由于器件尺寸的按比例縮小，器件溝道的長(zhǎng)度也相應(yīng)縮短，因此，有相關(guān)研究指出在PMOS器件將要形成源/漏區(qū)的部分制作側(cè)壁向器件溝道方向內(nèi)凹的凹槽可以有效縮短器件溝道的長(zhǎng)度，滿足器件尺寸按比例縮小的要求；同吋，由于這種凹槽具有在柵極間隙體下方較大下切的特點(diǎn)，因此，在這種凹槽中形成的嵌入式鍺硅可以對(duì)器件溝道區(qū)產(chǎn)生更大的應(yīng)力。制作具有上述特點(diǎn)的凹槽的基本思路是采用干法蝕刻在PMOS器件將要形成源/漏區(qū)的部分先形成一個(gè)凹槽，然后采用濕法蝕刻使該凹槽的側(cè)壁向器件溝道方向內(nèi)凹。由于器件尺寸按比例縮小造成器件的設(shè)計(jì)圖形密度増大，干法蝕刻過(guò)程之后采用的各向異性的濕法蝕刻會(huì)造成微負(fù)載效應(yīng)，最終導(dǎo)致蝕刻速率下降以及蝕刻效果變差。因此，需要開(kāi)發(fā)ー種制作用于嵌入式鍺硅應(yīng)變MOS器件的側(cè)壁向器件溝道方向內(nèi)凹的凹槽的方法，以解決上述問(wèn)題。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，包括提供ー個(gè)半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底中將要形成源/漏區(qū)的部分形成凹槽；對(duì)所述半導(dǎo)體襯底進(jìn)行預(yù)非晶化注入，以在所述凹槽的底部形成非晶層；對(duì)包含有所述非晶層的半導(dǎo)體襯底進(jìn)行各向異性的濕法蝕刻，以使所述凹槽的側(cè)壁向器件溝道方向內(nèi)凹從而形成Σ狀凹槽；在所述Σ狀凹槽中外延生長(zhǎng)鍺硅應(yīng)カ層。在本發(fā)明的方法中，采用干法蝕刻形成所述凹槽。在本發(fā)明的方法中，進(jìn)ー步包括在所述各向異性的濕法蝕刻之后，進(jìn)行第二次各向異性的濕法蝕刻，去除所述非晶層。 在本發(fā)明的方法中，進(jìn)ー步包括在進(jìn)行第二次各向異性的濕法蝕刻之前，對(duì)所述非晶層進(jìn)行退火處理，使所述非晶層晶化。在本發(fā)明的方法中，所述退火處理是均溫退火、峰值退火或者激光退火。在本發(fā)明的方法中，所述第二次各向異性的濕法蝕刻采用的腐蝕液是四甲基氫氧化銨溶液或者氨水溶液；所述四甲基氫氧化銨溶液的濃度為3-30% ;所述氨水溶液的濃度為 3-30% ο在本發(fā)明的方法中，所述半導(dǎo)體器件為嵌入式鍺硅應(yīng)變PMOS器件。在本發(fā)明的方法中，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。在本發(fā)明的方法中，在所述半導(dǎo)體襯底上形成有位于所述柵極結(jié)構(gòu)兩側(cè)且緊靠所述柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)。在本發(fā)明的方法中，所述預(yù)非晶化注入所使用的注入離子是鍺、硅、ニ氟化硼、氬、氙離子中的ー種或多種。上述方法提供ー種嵌入式鍺娃應(yīng)變MOS器件,包括含娃襯底,所述含娃襯底具有位于器件溝道兩側(cè)源/漏區(qū)的包含嵌入式鍺硅應(yīng)力層的側(cè)壁向器件溝道方向內(nèi)凹的Σ狀凹槽；位于所述器件溝道上的柵極結(jié)構(gòu)。所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。在所述含硅襯底上形成有位于所述柵極結(jié)構(gòu)兩側(cè)且緊靠所述柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)。 所述MOS器件為嵌入式鍺硅應(yīng)變PMOS器件。根據(jù)本發(fā)明，可以形成一種用于嵌入式鍺硅應(yīng)變MOS器件的Σ狀凹槽，在制作所述凹槽的過(guò)程中，采用預(yù)非晶化離子注入エ藝形成各向異性的濕法蝕刻的蝕刻阻擋層，可以減小微負(fù)載效應(yīng)，提高蝕刻效率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。附圖中
圖IA-圖IF為根據(jù)本發(fā)明示例性實(shí)施例的方法形成用于嵌入式鍺硅應(yīng)變PMOS器件的Σ狀凹槽的各步驟的示意性剖面 圖2為根據(jù)本發(fā)明示例性實(shí)施例的方法形成用于嵌入式鍺硅應(yīng)變PMOS器件的Σ狀凹槽的流程圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需ー個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的ー些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說(shuō)明本發(fā)明是如何形成用于嵌入式鍺硅應(yīng)變MOS器件的Σ狀凹槽。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加ー個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，以PMOS器件為例，參照?qǐng)DIA-圖IF和圖2來(lái)描述根據(jù)本發(fā)明示例性實(shí)施例的方法形成用于嵌入式鍺硅應(yīng)變MOS器件的Σ狀凹槽的詳細(xì)步驟。
參照?qǐng)DIA-圖1F，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法形成用于嵌入式鍺硅應(yīng)變PMOS器件的Σ狀凹槽的各步驟的示意性剖面圖。首先，如圖IA所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實(shí)施例中，所述半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底100中還可以形成有隔離槽、埋層(圖中未示出)等。此外，對(duì)于PMOS晶體管而言，所述半導(dǎo)體襯底100中還可以形成有N阱(圖中未示出)，并且在形成柵極結(jié)構(gòu)之前，可以對(duì)整個(gè)N阱進(jìn)行一次小劑量硼注入，用于調(diào)整PMOS晶體管的閾值電壓Vth。在所述半導(dǎo)體襯底100上形成有柵極結(jié)構(gòu)，作為ー個(gè)示例，所述柵極結(jié)構(gòu)可包括依次層疊的柵極介電層101、柵極材料層102和柵極硬掩蔽層103。柵極介電層101可包括氧化物，如，ニ氧化娃(SiO2)層。柵極材料層102可包括多晶娃層、金屬層、導(dǎo)電性金屬氮化物層、導(dǎo)電性金屬氧化物層和金屬硅化物層中的ー種或多種，其中，金屬層的構(gòu)成材料可以是鎢(W)、鎳(Ni)或鈦(Ti);導(dǎo)電性金屬氮化物層可包括氮化鈦(TiN)層；導(dǎo)電性金屬 氧化物層可包括氮化銥(IrO2)層；金屬硅化物層可包括硅化鈦(TiSi)層。柵極硬掩蔽層103可包括氧化物層、氮化物層、氮氧化物層和無(wú)定形碳中的ー種或多種，其中，氧化物層可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸こ酯(TE0S)、未摻雜硅玻璃(USG)、旋涂玻璃(S0G)、高密度等離子體(HDP)或旋涂電介質(zhì)(SOD);氮化物層可包括氮化硅(Si3N4)層；氮氧化物層可包括氮氧化硅(SiON)層。作為另ー示例，所述柵極結(jié)構(gòu)可以是半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)層疊柵結(jié)構(gòu)。此外，作為示例，在所述半導(dǎo)體襯底100上還可以形成有位于柵極結(jié)構(gòu)兩側(cè)且緊靠柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)104。其中，間隙壁結(jié)構(gòu)104可以包括至少ー層氧化物層和/或至少ー層氮化物層。接著，如圖IB所示，采用干法蝕刻在所述半導(dǎo)體襯底100中將要形成源/漏區(qū)的部分蝕刻形成凹槽105。其中，凹槽105的深度可以根據(jù)實(shí)際エ藝設(shè)計(jì)時(shí)的需要選取適合的數(shù)值。接著，如圖IC所示，對(duì)所述半導(dǎo)體襯底100進(jìn)行預(yù)非晶化注入エ藝106 (圖IC中箭頭所示)，以在所述凹槽105的底部形成非晶層107 (圖IC中虛線所示)。其中，所述預(yù)非晶化注入エ藝106所使用的注入離子可以為鍺、硅、ニ氟化硼、氬、氙離子中的ー種或多種。采用預(yù)非晶化離子注入エ藝形成的非晶層可以作為下一歩各向異性的濕法蝕刻的蝕刻阻擋層，可以減小各向異性的濕法蝕刻引起的微負(fù)載效應(yīng)，提高蝕刻效率。為了達(dá)到上述目的，僅需在所述凹槽105的底部形成非晶層。離子的注入能量直接影響該離子進(jìn)入襯底的深度，技術(shù)人員可以根據(jù)不同的エ藝設(shè)計(jì)和線寬來(lái)選擇注入能量。接著，如圖ID所示，利用所述非晶層107作為蝕刻阻擋層，進(jìn)行各向異性的濕法蝕亥IJ，使所述凹槽105的側(cè)壁向器件溝道方向內(nèi)凹。所述各向異性的濕法蝕刻的腐蝕液采用技術(shù)人員熟習(xí)的對(duì)襯底硅材料蝕刻選擇比高的腐蝕液。由于采用預(yù)非晶化離子注入エ藝形成的非晶層破壞了襯底中硅原子的晶格，甚至在長(zhǎng)時(shí)間的高溫退火處理之后也會(huì)存在缺陷以及誘導(dǎo)生成的其它離子態(tài)的離子，從而導(dǎo)致在所述凹槽中外延生長(zhǎng)硅或者鍺硅的后續(xù)エ藝處理無(wú)法進(jìn)行，即使能夠進(jìn)行，也會(huì)在外延生長(zhǎng)的硅層或者鍺硅層中產(chǎn)生大量的缺陷，影響器件的性能。因此，所述濕法蝕刻過(guò)程結(jié)束后，可以選擇性地去除所述非晶層107。先對(duì)包含有所述非晶層107的半導(dǎo)體襯底100進(jìn)行退火處理，使所述非晶層晶化。所述退火處理可以是均溫退火、峰值退火或者激光退火。所述退火處理步驟可以使后續(xù)的去除所述非晶層的エ藝步驟獲得理想的效果。再進(jìn)行第二次各向異性的濕法蝕刻，去除所述非晶層，得到Σ狀凹槽108，如圖IE所示。所述第二次各向異性的濕法蝕刻的腐蝕液采用四甲基氫氧化銨(TMAH)溶液或者氨(NH3)水溶液，其中，所述四甲基氫氧化銨(TMAH)溶液的濃度為3-30% ;所述氨(NH3)水溶液的濃度為3-30%。最后，如圖IF所示，采用外延生長(zhǎng)エ藝在所述Σ狀凹槽中形成鍺硅應(yīng)カ層109。所述外延生長(zhǎng)エ藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的ー種。
接下來(lái)，可以通過(guò)后續(xù)エ藝完成整個(gè)CMOS器件的制作，所述后續(xù)エ藝與傳統(tǒng)的CMOS器件加工エ藝完全相同。通過(guò)本發(fā)明的方法，可以有效縮短器件溝道的長(zhǎng)度，滿足器件尺寸按比例縮小的要求；同時(shí)，形成的嵌入式鍺硅可以對(duì)器件溝道區(qū)產(chǎn)生更大的應(yīng)力。參照?qǐng)D2，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法形成用于嵌入式鍺硅應(yīng)變PMOS器件的Σ狀凹槽的流程圖，用于簡(jiǎn)要示出整個(gè)方法的流程。在步驟201中，提供ー個(gè)半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成 有柵極結(jié)構(gòu)；
在步驟202中，在所述半導(dǎo)體襯底中將要形成源/漏區(qū)的部分形 成凹槽；
在步驟203中，對(duì)所述半導(dǎo)體襯底進(jìn)行預(yù)非晶化注入，以在所述 凹槽的底部形成非晶層；
在步驟204中，對(duì)包含有所述非晶層的半導(dǎo)體襯底進(jìn)行各向異性的濕法蝕刻，以使所述凹槽的側(cè)壁向器件溝道方向內(nèi)凹從而形成Σ狀凹槽；
在步驟205中，退火使所述非晶層晶化，再進(jìn)行第二次各向異性的濕法蝕刻，去除所述非晶層；
在步驟206中，在所述Σ狀凹槽中外延生長(zhǎng)鍺硅應(yīng)カ層。本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括 提供一個(gè)半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)； 在所述半導(dǎo)體襯底中將要形成源/漏區(qū)的部分形成凹槽； 對(duì)所述半導(dǎo)體襯底進(jìn)行預(yù)非晶化注入，以在所述凹槽的底部 形成非晶層； 對(duì)包含有所述非晶層的半導(dǎo)體襯底進(jìn)行各向異性的濕法蝕刻，以使所述凹槽的側(cè)壁向器件溝道方向內(nèi)凹從而形成Σ狀凹槽； 在所述Σ狀凹槽中外延生長(zhǎng)鍺硅應(yīng)力層。
2.根據(jù)權(quán)利要求I所述的方法，其特征在于，采用干法蝕刻形成所述凹槽。
3.根據(jù)權(quán)利要求I所述的方法，其特征在于，進(jìn)一步包括在所述各向異性的濕法蝕刻 之后，進(jìn)行第二次各向異性的濕法蝕刻，去除所述非晶層。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，進(jìn)一步包括在進(jìn)行第二次各向異性的濕法蝕刻之前，對(duì)所述非晶層進(jìn)行退火處理，使所述非晶層晶化。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述退火處理是均溫退火、峰值退火或者激光退火。
6.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述第二次各向異性的濕法蝕刻采用的腐蝕液是四甲基氫氧化銨溶液或者氨水溶液。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述四甲基氫氧化銨溶液的濃度為3-30%。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述氨水溶液的濃度為3-30%。
9.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述半導(dǎo)體器件為嵌入式鍺硅應(yīng)變PMOS器件。
10.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
11.根據(jù)權(quán)利要求I所述的方法，其特征在于，在所述半導(dǎo)體襯底上形成有位于所述柵極結(jié)構(gòu)兩側(cè)且緊靠所述柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)。
12.根據(jù)權(quán)利要求I所述的方法，其特征在于，所述預(yù)非晶化注入所使用的注入離子是鍺、硅、二氟化硼、氬、氙離子中的一種或多種。
13.一種嵌入式鍺硅應(yīng)變MOS器件，包括 含硅襯底，所述含硅襯底具有位于器件溝道兩側(cè)源/漏區(qū)的包含嵌入式鍺硅應(yīng)力層的側(cè)壁向器件溝道方向內(nèi)凹的Σ狀凹槽； 位于所述器件溝道上的柵極結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的MOS器件，其特征在于，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
15.根據(jù)權(quán)利要求13所述的MOS器件，其特征在于，在所述含硅襯底上形成有位于所述柵極結(jié)構(gòu)兩側(cè)且緊靠所述柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)。
16.根據(jù)權(quán)利要求13所述的MOS器件，其特征在于，所述MOS器件為嵌入式鍺硅應(yīng)變PMOS器件。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括提供一個(gè)半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)；在所述半導(dǎo)體襯底中將要形成源/漏區(qū)的部分形成凹槽；對(duì)所述半導(dǎo)體襯底進(jìn)行預(yù)非晶化注入，以在所述凹槽的底部形成非晶層；對(duì)包含有所述非晶層的半導(dǎo)體襯底進(jìn)行各向異性的濕法蝕刻，以使所述凹槽的側(cè)壁向器件溝道方向內(nèi)凹從而形成∑狀凹槽；退火使所述非晶層晶化，再進(jìn)行第二次各向異性的濕法蝕刻，去除所述非晶層；在所述∑狀凹槽中外延生長(zhǎng)鍺硅應(yīng)力層。根據(jù)本發(fā)明，形成一種用于嵌入式鍺硅應(yīng)變MOS器件的∑狀凹槽，在制作所述凹槽的過(guò)程中，采用預(yù)非晶化離子注入形成各向異性的濕法蝕刻的蝕刻阻擋層，可以減小微負(fù)載效應(yīng)，提高蝕刻效率。
文檔編號(hào)H01L29/78GK102832128SQ20111016347
公開(kāi)日2012年12月19日 申請(qǐng)日期2011年6月17日 優(yōu)先權(quán)日2011年6月17日
發(fā)明者禹國(guó)賓 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司