專利名稱：非易失性半導(dǎo)體存儲(chǔ)器晶體管及非易失性半導(dǎo)體存儲(chǔ)器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲(chǔ)器晶體管及非易失性半導(dǎo)體存儲(chǔ)器的制造方法。
背景技術(shù)：
已知有一種具有控制柵極與電荷蓄積層，且利用熱電子(hot electron)或傅勒-諾德翰O^owler-Nordheim)電流等來進(jìn)行將電荷注入至電荷蓄積層的快閃存儲(chǔ)器 (flash memory) 0此存儲(chǔ)器單元(cell)利用閾值電壓根據(jù)電荷蓄積層的電荷蓄積狀態(tài)相異的情形來存儲(chǔ)“ 1”或“ 0，，的單位數(shù)據(jù)。為了以良好效率進(jìn)行將電子注入至電荷蓄積層與從電荷蓄積層釋出電子，即單位數(shù)據(jù)的寫入與擦除，浮置柵極與控制柵極之間的電容耦合的關(guān)系很重要。浮置柵極與控制柵極間的電容愈大，則愈可有效地將控制柵極的電位傳遞至浮置柵極，借此，即易于進(jìn)行寫入、擦除。為了增大浮置柵極與控制柵極間的電容，現(xiàn)有技術(shù)已提出一種如圖46所示的 Tri-Control Gate Surrounding Gate Transistor(TCG-SGT)Flash Memory Cell，三向控制柵極環(huán)繞式柵極晶體管快閃存儲(chǔ)器單元)(例如參照非專利文獻(xiàn)1)。此TCG-SGT快閃存儲(chǔ)器單元的控制柵極，具有除覆蓋浮置柵極的側(cè)面外，尚且覆蓋浮置柵極的上表面、下表面的構(gòu)造，因此可將浮置柵極與控制柵極間的電容增大，而易于進(jìn)行寫入、擦除。非專禾丨J 文獻(xiàn) 1 Takuya Ohba, Hiroki Nakamura, Hiroshi Sakuraba, Fujio Masuoka, "A novel tri-control gate surrounding gate transistor (TCG-SGT) nonvolatile memory cell for flash memory”(一種新型三向控制柵極環(huán)繞式柵極晶體管快閃存儲(chǔ)器單元),Solid-State Electronics (固態(tài)電子學(xué))，第50卷，第6 10,924-928 頁(yè)，2006年6月。

發(fā)明內(nèi)容
(發(fā)明所欲解決的問題)然而，若要以圖46所示的TCG-SGT快閃存儲(chǔ)器單元來增大浮置柵極與控制柵極間的電容，需將浮置柵極增厚。當(dāng)浮置柵極膜厚變薄時(shí)，就難以將浮置柵極與控制柵極間的電容增大。鑒于現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供一種具有使用島狀半導(dǎo)體的構(gòu)造的非易失性半導(dǎo)體存儲(chǔ)器晶體管及非易失性半導(dǎo)體存儲(chǔ)器的制造方法，可增大浮置柵極與控制柵極間的電容。(解決問題的手段)為了達(dá)成所述目的，本發(fā)明的第1實(shí)施方式為一種非易失性半導(dǎo)體存儲(chǔ)器晶體
管，具有
島狀半導(dǎo)體，從襯底側(cè)依序形成有源極區(qū)域、溝道(channel)區(qū)域及漏極區(qū)域；浮置柵極，以包圍所述溝道區(qū)域的外周的方式使穿隧(tunnel)絕緣膜介設(shè)(介于兩者之間)配置于其間；控制柵極，以包圍所述浮置柵極的外周的方式使多晶硅層間(interpoly)絕緣膜介設(shè)配置于其間；及控制柵極線，電性連接于所述控制柵極，且朝既定方向延伸；在所述浮置柵極與所述控制柵極的下表面及內(nèi)側(cè)面之間、及所述浮置柵極與所述控制柵極線的下表面之間，分別介設(shè)配置有多晶硅層間絕緣膜。此外，優(yōu)選為還具有以位于所述浮置柵極的下方的方式配置于所述襯底上，而且厚度比所述穿隧氧化膜及多晶硅層間絕緣膜的至少一方還厚的第1絕緣膜。此外，為了達(dá)成所述目的，本發(fā)明的第2實(shí)施方式為一種非易失性半導(dǎo)體存儲(chǔ)器的制造方法，該非易失性半導(dǎo)體存儲(chǔ)器具有浮置柵極，以包圍島狀半導(dǎo)體的外周的方式使穿隧絕緣膜介設(shè)配置于其間；控制柵極，以包圍所述浮置柵極的外周的方式使多晶硅層間絕緣膜介設(shè)配置于其間；及控制柵極線，電性連接于所述控制柵極，且朝既定方向延伸；該制造方法包括以下步驟在形成于襯底的既定位置的源極線上形成多個(gè)所述島狀半導(dǎo)體的步驟；在相鄰接的所述島狀半導(dǎo)體之間與所述源極線上形成絕緣膜的步驟；通過沉積導(dǎo)電性材料于所述絕緣膜上而形成浮置柵極膜的步驟；在所述浮置柵極膜上形成光刻膠的步驟，該光刻膠具有在相對(duì)于所述控制柵極線所延伸的既定方向正交的方向延伸的溝；使用所述光刻膠，將所述浮置柵極膜在所述溝的下方區(qū)域且為所述絕緣膜的上方通過蝕刻予以分離，且在各所述島狀半導(dǎo)體形成浮置柵極的步驟；在相鄰接的所述島狀半導(dǎo)體的2個(gè)所述浮置柵極的上方，以包圍所述島狀半導(dǎo)體的外周的方式在各所述島狀半導(dǎo)體形成控制柵極的步驟；及形成所述控制柵極線的步驟，該控制柵極線用以連接相鄰接的所述島狀半導(dǎo)體的所述控制柵極彼此之間。(發(fā)明效果)依據(jù)本發(fā)明，可提供一種具有使用島狀半導(dǎo)體的構(gòu)造的非易失性半導(dǎo)體存儲(chǔ)器晶體管及非易失性半導(dǎo)體存儲(chǔ)器的制造方法，可增大浮置柵極與控制柵極間的電容。


圖1為顯示本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器晶體管的主要部分的剖面圖。圖2A為本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的平面圖，圖2B為圖2A的X-X' 線的剖面圖，圖2C為圖2A的Y-Y'線的剖面圖。圖3A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖;3B為圖3A的X-X'線的剖面圖，圖3C為圖3A的Y-Y'線的剖面圖。圖4A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖4B為圖4A的X-X'線的剖面圖，圖4C為圖4A的Y-Y'線的剖面圖。圖5A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖，圖5B為圖5A的X-X'線的剖面圖，圖5C為圖5A的Y-Y'線的剖面圖。圖6A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖6B為圖6A的X-X'線的剖面圖，圖6C為圖6A的Y-Y'線的剖面圖。圖7A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖7B為圖7A的X-X'線的剖面圖，圖7C為圖7A的Y-Y'線的剖面圖。圖8A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖8B為圖線的剖面圖，圖8C為圖線的剖面圖。圖9A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖9B為圖9A的X-X'線的剖面圖，圖9C為圖9A的Y-Y'線的剖面圖。圖IOA為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖IOB為圖IOA的X-X'線的剖面圖，圖IOC為圖IOA的Y-Y'線的剖面圖。圖IlA為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖IlB為圖IlA的X-X'線的剖面圖，圖IlC為圖IlA的Y-Y'線的剖面圖。圖12A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖12B為圖12A的X-X'線的剖面圖，圖12C為圖12A的Y-Y'線的剖面圖。圖13A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖13B為圖13A的X-X'線的剖面圖，圖13C為圖13A的Y-Y'線的剖面圖。圖14A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖14B為圖14A的X-X'線的剖面圖，圖14C為圖14A的Y-Y'線的剖面圖。圖15A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖15B為圖15A的X-X'線的剖面圖，圖15C為圖15A的Y-Y'線的剖面圖。圖16A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖16B為圖16A的X-X'線的剖面圖，圖16C為圖16A的Y-Y'線的剖面圖。圖17A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖17B為圖17A的X-X'線的剖面圖，圖17C為圖17A的Y-Y'線的剖面圖。圖18A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖18B為圖ISAWX-X'線的剖面圖，圖18C為圖ISAWY-Y'線的剖面圖。圖19A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖19B為圖19A的X-X'線的剖面圖，圖19C為圖19A的Y-Y'線的剖面圖。圖20A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖20B為圖20A的X-X'線的剖面圖，圖20C為圖20A的Y-Y'線的剖面圖。圖21A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖21B為圖21A的X-X'線的剖面圖，圖21C為圖21A的Y-Y'線的剖面圖。圖22A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖22B為圖22A的X-X'線的剖面圖，圖22C為圖22A的Y-Y'線的剖面圖。圖23A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖2 為圖23A的X-X'線的剖面圖，圖23C為圖23A的Y-Y'線的剖面圖。圖24A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖24B為圖24A的X-X'線的剖面圖，圖MC為圖24A的Y-Y'線的剖面圖。
圖25A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖25B為圖25A的X-X'線的剖面圖，圖25C為圖25A的Y-Y'線的剖面圖。圖2隊(duì)為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖沈8為圖26A的X-X'線的剖面圖，圖^C為圖^A WY-Y'線的剖面圖。圖27A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖27B為圖27A的X-X'線的剖面圖，圖27C為圖27A的Y-Y'線的剖面圖。圖28k為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖觀8為圖28A的X-X'線的剖面圖，圖^C為圖^A WY-Y'線的剖面圖。圖^A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖^B為圖^A的X-X‘線的剖面圖，圖^C為圖^A的Y-Y‘線的剖面圖。圖30A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖30B為圖30A的X-X'線的剖面圖，圖30C為圖30A的Y-Y'線的剖面圖。圖31A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖31B為圖31A的X-X'線的剖面圖，圖31C為圖31A的Y-Y'線的剖面圖。圖32A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖32B為圖32A的X-X'線的剖面圖，圖32C為圖32A的Y-Y'線的剖面圖。圖33A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖3 為圖33A的X-X'線的剖面圖，圖33C為圖33A的Y-Y'線的剖面圖。圖34A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖34B為圖34A的X-X‘線的剖面圖，圖34C為圖34A的Y-Y‘線的剖面圖。圖35A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖35B為圖35A的X-X'線的剖面圖，圖35C為圖35A的Y-Y'線的剖面圖。圖36A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖36B為圖36A的X-X'線的剖面圖，圖36C為圖36A的Y-Y'線的剖面圖。圖37A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖37B為圖37A的X-X'線的剖面圖，圖37C為圖37A的Y-Y'線的剖面圖。圖38A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖38B為圖38A的X-X'線的剖面圖，圖38C為圖38A的Y-Y'線的剖面圖。圖39A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖39B為圖39A的X-X'線的剖面圖，圖39C為圖39A的Y-Y'線的剖面圖。圖40A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖40B為圖40A的X-X‘線的剖面圖，圖40C為圖40A的Y-Y‘線的剖面圖。圖41A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖41B為圖41A的X-X'線的剖面圖，圖41C為圖41A的Y-Y'線的剖面圖。圖42A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖42B為圖42A的X-X‘線的剖面圖，圖42C為圖42A的Y-Y‘線的剖面圖。圖43A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖， 圖4 為圖43A的X-X‘線的剖面圖，圖43C為圖43A的Y-Y‘線的剖面圖。圖44A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖，
6圖44B為圖44A的X-X’線的剖面圖，圖44C為圖44A的Y-Y’線的剖面圖。 圖45A為用以說明本發(fā)明實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的制造方法的平面圖，
圖45B為圖45A的X-X‘線的剖面圖，圖45C為圖45A的Y-Y‘線的剖面圖。圖46為現(xiàn)有技術(shù)例的SGT其中，附圖標(biāo)記說明如下101硅襯底102、110、111、112、116、127、129、130、131、144、149、150、151、154、155 氧化膜103、107、108、109、145、146、147、148、159 氮化膜104、105、106、136、137、138、152、172、180、181、182 光刻月交113、114、115、301島狀半導(dǎo)體117、118、119氧化膜邊壁120源極線121、122、123、303源極區(qū)域124、125、126、304溝道區(qū)域128第1絕緣膜、氧化膜132、133、134、305穿隧絕緣膜135、143多晶硅139U40U4U306浮置柵極142,307多晶硅層間絕緣膜153aU53bU53c,308a控制柵極153,308控制柵極線156,157,158,302漏極區(qū)域160、161、162、163氮化膜邊壁164、165、166、167、168、169 金屬半導(dǎo)體化合物170接觸部阻擋層171層間膜173、174、175接觸孔176、177、178接觸部179金屬183、184、185比特線201,202,203非易失性半導(dǎo)體存儲(chǔ)器晶體管306b第1浮置柵極部306c第2浮置柵極部501、502、503絕緣膜邊壁。
具體實(shí)施例方式以下參照

本發(fā)明的實(shí)施例。另外，本發(fā)明并不限定于以下所示實(shí)施例。圖1為顯示本發(fā)明的實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器晶體管的剖面圖。如圖1所示，此非易失性半導(dǎo)體存儲(chǔ)器晶體管從襯底側(cè)依序形成源極區(qū)域303、溝道區(qū)域304及漏極區(qū)域302，并且構(gòu)成圓柱狀島狀半導(dǎo)體301。再者，非易失性半導(dǎo)體存儲(chǔ)器晶體管具有浮置柵極306，以包圍溝道區(qū)域304的外周的方式使穿隧絕緣膜305介設(shè)配置于其間；控制柵極308a，以包圍浮置柵極306的外周的方式使多晶硅層間絕緣膜307介設(shè)配置于其間；及控制柵極線308，電性連接于控制柵極308a，且朝既定方向(圖1的右方向)延伸。在浮置柵極306與控制柵極308a的下表面及內(nèi)側(cè)面之間、及浮置柵極306與控制柵極線308的下表面之間，分別介設(shè)配置有多晶硅層間絕緣膜307。如圖1所示，浮置柵極306具有第1浮置柵極部306b，與控制柵極308a的下表面相對(duì)向；及第2浮置柵極部306c，與控制柵極線308的下表面相對(duì)向。通過此第1浮置柵極部306b及第2浮置柵極部306c，即可增大浮置柵極306與控制柵極308a及控制柵極線308間的電容(靜電電容)。圖2A、圖2B、圖2C分別顯示本實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器的平面圖、圖2A的 X-X'剖面圖、圖2A的Y-Y'剖面圖。如圖2A及圖2B所示，此非易失性半導(dǎo)體存儲(chǔ)器以朝硅襯底101上的行列方向中的多個(gè)行(row)方向，分別以一直線狀而且以大致等角度間隔整齊排列配置有多個(gè)(在該圖中3個(gè))具有圖1所示構(gòu)造的非易失性半導(dǎo)體存儲(chǔ)器晶體管201、202、203而構(gòu)成。在圖2A至圖2C所示的非易失性半導(dǎo)體存儲(chǔ)器中，于硅襯底101上的行列方向中的列(column)方向的第1列，配置有非易失性半導(dǎo)體存儲(chǔ)器晶體管201。如圖2A、圖2B、圖2C所示，在此非易失性半導(dǎo)體存儲(chǔ)器晶體管201中，從硅襯底 101側(cè)依序形成有源極區(qū)域121、溝道區(qū)域IM及漏極區(qū)域156，并且構(gòu)成島狀半導(dǎo)體113。非易失性半導(dǎo)體存儲(chǔ)器晶體管201具有浮置柵極139，以包圍溝道區(qū)域124的外周的方式，而且使穿隧絕緣膜132介設(shè)于與該溝道區(qū)域IM之間而配置；及控制柵極153a， 以包圍浮置柵極139的外周的方式，而且在使多晶硅層間絕緣膜142介設(shè)于與該浮置柵極 139之間的狀態(tài)下而配置。再者，在控制柵極153a中，電性連接有在非易失性半導(dǎo)體存儲(chǔ)器晶體管201、202之間朝既定方向(圖2B的左右方向)延伸的控制柵極線153(在圖2B中一體性顯示控制柵極153a與控制柵極線153)。如圖2B所示，浮置柵極139具有與控制柵極153a的下表面相對(duì)向的部分(相當(dāng)于圖1的第1浮置柵極部306b)、及與控制柵極線153的下表面相對(duì)向的部分(相當(dāng)于圖1 的第2浮置柵極部306c)。在非易失性半導(dǎo)體存儲(chǔ)器晶體管201中，于浮置柵極139的下表面，配置有厚度比穿隧絕緣膜132及多晶硅層間絕緣膜142還厚的氧化膜(第1絕緣膜)128。在此，氧化膜 128的厚度比穿隧氧化膜132及多晶硅層間絕緣膜142的任一者的厚度都厚。然而不限定于此，氧化膜1 也可比穿隧絕緣膜132及多晶硅層間絕緣膜142的至少一方的厚度還厚。在圖2A至圖2C所示的非易失性半導(dǎo)體存儲(chǔ)器中，于硅襯底101上的行列方向中的列方向的第2列，配置有非易失性半導(dǎo)體存儲(chǔ)器晶體管202。如圖2A、圖2B、圖2C所示，在此非易失性半導(dǎo)體存儲(chǔ)器晶體管202中，從硅襯底 101側(cè)依序形成有源極區(qū)域122、溝道區(qū)域125及漏極區(qū)域157，并且構(gòu)成島狀半導(dǎo)體114。非易失性半導(dǎo)體存儲(chǔ)器晶體管202具有浮置柵極140，以包圍溝道區(qū)域125的外周的方式，而且使穿隧絕緣膜133介設(shè)于與該溝道區(qū)域125之間而配置；及控制柵極153b，以包圍浮置柵極140的外周的方式，而且在使多晶硅層間絕緣膜142介設(shè)于與該浮置柵極 140之間的狀態(tài)下而配置。再者，在控制柵極153a中，電性連接有在非易失性半導(dǎo)體存儲(chǔ)器晶體管202、203之間朝既定方向(圖2B的左右方向)延伸的控制柵極線153(在圖1中一體性顯示控制柵極15 與控制柵極線153)。如圖2B所示，浮置柵極140具有與控制柵極15 的下表面相對(duì)向的部分(相當(dāng)于圖1的第1浮置柵極部306b)、及與控制柵極線153的下表面相對(duì)向的部分(相當(dāng)于圖1 的第2浮置柵極部306c)。在非易失性半導(dǎo)體存儲(chǔ)器晶體管202中，于浮置柵極140的下表面，配置有厚度比穿隧絕緣膜133及多晶硅層間絕緣膜142還厚的氧化膜(第1絕緣膜)128。在此，氧化膜 128的厚度比穿隧氧化膜133及多晶硅層間絕緣膜142的任一者的厚度都厚。然而不限定于此，氧化膜1 也可比穿隧絕緣膜133及多晶硅層間絕緣膜142的至少一方的厚度還厚。在圖2A至圖2C所示的非易失性半導(dǎo)體存儲(chǔ)器中，于硅襯底101上的行列方向中的列方向的第3列，配置有非易失性半導(dǎo)體存儲(chǔ)器晶體管203。如圖2A、圖2B、圖2C所示，在此非易失性半導(dǎo)體存儲(chǔ)器晶體管203中，從硅襯底 101側(cè)依序形成有源極區(qū)域123、溝道區(qū)域1 及漏極區(qū)域158，并且構(gòu)成島狀半導(dǎo)體115。非易失性半導(dǎo)體存儲(chǔ)器晶體管203具有浮置柵極141，以包圍溝道區(qū)域126的外周的方式，而且使穿隧絕緣膜134介設(shè)于與該溝道區(qū)域1 之間而配置；及控制柵極153c， 以包圍浮置柵極141的外周的方式，而且在使多晶硅層間絕緣膜142介設(shè)于與該浮置柵極 141之間的狀態(tài)下而配置。再者，在控制柵極153a中，電性連接有朝既定方向(圖2B的左右方向)延伸的控制柵極線153(在圖1中一體性顯示控制柵極153c與控制柵極線153)。如圖2B所示，浮置柵極141具有與控制柵極153c的下表面相對(duì)向的部分(相當(dāng)于圖1的第1浮置柵極部306b)、及與控制柵極線153的下表面相對(duì)向的部分(相當(dāng)于圖1 的第2浮置柵極部306c)。在非易失性半導(dǎo)體存儲(chǔ)器晶體管203中，于浮置柵極141的下表面，配置有厚度比穿隧絕緣膜134及多晶硅層間絕緣膜142還厚的氧化膜(第1絕緣膜)128。在此，氧化膜 128的厚度比穿隧氧化膜134及多晶硅層間絕緣膜142的任一者的厚度都厚。然而不限定于此，氧化膜1 也可比穿隧絕緣膜134及多晶硅層間絕緣膜142的至少一方的厚度還厚。在圖2A至圖2C所示的非易失性半導(dǎo)體存儲(chǔ)器中，非易失性半導(dǎo)體存儲(chǔ)器晶體管 201、202、203的源極區(qū)域121、122、123分別形成于非易失性半導(dǎo)體存儲(chǔ)器晶體管201、202、 203的島狀半導(dǎo)體113、114、115的下方部位，并且電性連接于硅襯底101上的源極線120。 此外，非易失性半導(dǎo)體存儲(chǔ)器晶體管201、202、203的漏極區(qū)域156、157、158經(jīng)由接觸部 (contact) 176、177、178 而連接于比特(bit)線 183、184、185。如圖2A至圖2C所示，控制柵極線153以將相鄰接的島狀半導(dǎo)體113、114、115的控制柵極153a、153b、153c彼此予以連接的方式朝既定方向延伸。以下參照?qǐng)D3A至圖45C說明用以形成本發(fā)明的實(shí)施例的非易失性半導(dǎo)體存儲(chǔ)器所具有的存儲(chǔ)器單元陣列(array)的構(gòu)造的制造步驟的一例。參照?qǐng)D3A至圖3C，使氧化膜102成膜于硅襯底101上。之后，從氧化膜102上沉積氮化膜103。接著參照?qǐng)D4A至圖4C，在氮化膜103上的既定位置，形成用以形成島狀半導(dǎo)體113、114、115(參照?qǐng)D 2A 至圖 2C)的光刻膠(resist) 104、105、106。接著參照?qǐng)D5A至圖5C，通過反應(yīng)性離子蝕刻(RIE)以光刻膠104、105、106為掩模 (mask)，將氮化膜103、氧化膜102予以蝕刻。借此，在硅襯底101上分別形成由氮化膜107 及氧化膜110所構(gòu)成的硬掩模(hard mask)、由氮化膜108及氧化膜111所構(gòu)成的硬掩模、 由氮化膜109及氧化膜112所構(gòu)成的硬掩模。接著參照?qǐng)D6A至圖6C，進(jìn)一步通過反應(yīng)性離子蝕刻，以光刻膠104、105、106為掩模，將硅襯底101予以蝕刻，形成島狀半導(dǎo)體113、114、115。接著參照?qǐng)D7A至圖7C將光刻膠104、105、106剝離。接著參照?qǐng)D8A至圖8C，使氧化膜116沉積于島狀半導(dǎo)體113、114、115的外周壁面及島狀半導(dǎo)體113、114、115間的底面。接著參照?qǐng)D9A至圖9C，將氧化膜116予以蝕亥IJ，在島狀半導(dǎo)體113、114、115的外周壁面，形成氧化膜邊壁(sidewall)117U18U190接著參照?qǐng)DIOA至圖10C，在硅襯底101注入砷(參照箭頭As)，且在硅襯底101表面形成屬于η型(第2導(dǎo)電型)半導(dǎo)體的源極線120，并且在島狀半導(dǎo)體113、114、115 (參照?qǐng)D9Α至圖9C)的下方部位，以均與源極線120電性連接的方式形成源極區(qū)域121、122、 123。此時(shí)，溝道區(qū)域124U25U26分別形成于源極區(qū)域121、122、123、與氮化膜107及氧化膜110、氮化膜108及氧化膜111、氮化膜109及氧化膜112之間。接著參照?qǐng)DIlA至圖11C，將氧化膜邊壁117、118、119通過蝕刻予以去除。接著參照?qǐng)D12Α至圖12C，以在源極線120上及氮化膜107、108、109上厚度較厚的方式、而且在島狀半導(dǎo)體113、114、115(參照?qǐng)D9々至圖90的外周壁面厚度較薄的方式沉積氧化膜127。接著參照?qǐng)D13Α至圖13C，通過各向同性(isotropic)蝕刻，將沉積于島狀半導(dǎo)體 113、114、115(參照?qǐng)D9A至圖9C)的外周壁面的氧化膜127予以蝕刻。借此，在通過蝕刻將島狀半導(dǎo)體113、114、115的外周壁面的氧化膜127予以去除之后，也會(huì)在相鄰接的島狀半導(dǎo)體113、114、115(參照?qǐng)D9A至圖9C)之間與源極線120上殘存屬于絕緣膜的氧化膜 128。再者，在氮化膜107、108、109上，分別殘存氧化膜1四、130、131成圓盤狀。如此，參照?qǐng)D12A至圖12C，氧化膜127之所以殘存為氧化膜129、130、131，由于在源極線120上及氮化膜107、108、109上以厚度較厚的方式沉積氧化膜127，并在島狀半導(dǎo)體113、114、115的外周壁面以厚度較薄的方式沉積氧化膜127，且將該氧化膜117使用在任一方向都以相同速度進(jìn)行蝕刻的各向同性蝕刻之故。再者，在此源極線120上殘留的氧化膜128，在所獲得的非易失性半導(dǎo)體存儲(chǔ)器晶體管201、202、203中，分別成為第1絕緣膜128(參照?qǐng)D2B至圖 2C)，而有助于浮置柵極139、140、141與源極線120之間的電容的降低。接著參照?qǐng)D14A至圖14C，進(jìn)行柵極氧化，且在島狀半導(dǎo)體113、114、115(參照?qǐng)D 9A至圖9C)的外周壁面形成穿隧絕緣膜132、133、134。接著參照?qǐng)D15A至圖15C，將成為浮置柵極的多晶硅135使用多晶硅等的導(dǎo)電性材料來沉積。接著參照?qǐng)D16A至圖16C，以分別覆蓋彼此鄰接的島狀半導(dǎo)體113、114、115 (參照?qǐng)D9A至圖9C)的方式形成光刻膠136、137、138。光刻膠136、137、138分別具有配置于光刻膠136、137、138之間，并且朝相對(duì)于控制柵極線153所延伸的既定方向(圖16B的左右方
10向)正交的方向延伸的溝?？刂茤艠O線153以將相鄰接的島狀半導(dǎo)體113、114、115(參照?qǐng)D9A至圖9C)的控制柵極153a、153b、153c彼此連接的方式朝既定方向延伸(參照?qǐng)D2A 至圖2C)。接著參照?qǐng)D17A至圖17C，使用光刻膠136、137、138作為掩模，將多晶硅135通過蝕刻在所述溝的下方區(qū)域且在氧化膜1 上予以分離，且在各島狀半導(dǎo)體113、114、115(參照?qǐng)D9A至圖9C)形成浮置柵極139、140、141。接著參照?qǐng)D18A至圖18C，將光刻膠136、137、138予以剝離。接著參照?qǐng)D19A至圖19C，從源極線120上的氧化膜128、浮置柵極139、140、141 及氧化膜129、130、131上形成多晶硅層間絕緣膜142。之后，在多晶硅層間絕緣膜142上沉積多晶硅143，且通過CMP (Chemical Mechanical Polishing，化學(xué)機(jī)械研磨)進(jìn)行平坦化， 而使氧化膜129、130、131的前端部露出。在此，多晶硅層間絕緣膜142也可由氧化膜、氧化膜、氮化膜、氧化膜的疊層構(gòu)造、高電介質(zhì)膜的任一者形成。接著參照?qǐng)D20A至圖20C，將氧化膜129、130、131通過蝕刻予以去除。接著參照?qǐng)D21A至圖21C，將多晶硅143予以蝕刻且回蝕(etch back)至既定深度。接著參照?qǐng)D22A至圖22C，將多晶硅層間絕緣膜142所露出的部分通過蝕刻予以去除。接著參照?qǐng)D23A至圖23C，將浮置柵極139、140、141所露出的部分、與多晶硅143 的一部分通過蝕刻予以去除。通過此蝕刻，來決定所獲得的非易失性半導(dǎo)體存儲(chǔ)器晶體管 201、202、203的柵極長(zhǎng)度。接著參照?qǐng)D24A至圖24C將氧化膜144予以沉積。之后，從氧化膜144上沉積氮化膜145。接著參照?qǐng)D25A至圖25C，通過各向異性(anisotropic)蝕刻，將氮化膜145、氧化膜144予以蝕刻。然后，使氮化膜145及氧化膜144(參照?qǐng)D24A至圖MC)殘存于島狀半導(dǎo)體113、114、115、穿隧絕緣膜132、133、134、以及氮化膜107及氧化膜110、氮化膜108及氧化膜111、氮化膜109及氧化膜112的外周壁面成邊壁(sidewall)狀。借此，在各島狀半導(dǎo)體113、114、115(參照?qǐng)D9A至圖9C)，分別形成由氮化膜146及氧化膜149所構(gòu)成的絕緣膜邊壁501、氮化膜147及氧化膜150所構(gòu)成的絕緣膜邊壁502、氮化膜148及氧化膜 151所構(gòu)成的絕緣膜邊壁503。接著參照?qǐng)D^A至圖^C，以朝圖沈々、圖^B的左右方向延伸的方式形成用以形成控制柵極線153的光刻膠152，以覆蓋絕緣膜邊壁501、502、503及氮化膜107、108、109。接著參照?qǐng)D27A至圖27C，使用絕緣膜邊壁501、502、503、光刻膠152作為掩模，將多晶硅143、多晶硅層間絕緣膜142及浮置柵極139、140、141予以蝕刻，借此而形成控制柵極153a、153b、153c及控制柵極線153。如此一來，即在所獲得的非易失性半導(dǎo)體存儲(chǔ)器晶體管201、202、203中，浮置柵極139、140、141形成具有與控制柵極153a、153b、153c的下表面相對(duì)向的部分、及與控制柵極線153的下表面相對(duì)向的部分的構(gòu)造。接著參照?qǐng)D28A至圖^C，將氧化膜128的露出部分予以蝕刻而形成第1絕緣膜 128。接著參照?qǐng)D29A至圖^C，將光刻膠152予以剝離，且進(jìn)行控制柵極線153、浮置柵極139、140、141及源極線120的各表層部的氧化，而在控制柵極線153、浮置柵極139、140、 141上形成氧化膜154，及在源極線120上形成氧化膜155。接著參照?qǐng)D30A至圖30C，將氮化膜107、108、109、氮化膜146、147、148予以剝離。接著參照?qǐng)D31A至圖32C，將氧化膜110、111、112、氧化膜149、150、151、氧化膜 154、155及穿隧絕緣膜132、133、134予以剝離，使島狀半導(dǎo)體113、114、115 (參照?qǐng)D9A至圖 9C)的溝道區(qū)域124、125、126露出。接著參照?qǐng)D32A至圖32C，在島狀半導(dǎo)體113、114、115的溝道區(qū)域124、125、126的上層部注入砷(參照箭頭As)，且形成屬于η型半導(dǎo)體的漏極區(qū)域156、157、158。接著參照?qǐng)D33Α至圖33C，以覆蓋島狀半導(dǎo)體113、114、115 (參照?qǐng)D9Α至圖9C)及源極線120的方式沉積氮化膜159。接著參照?qǐng)D34Α至圖34C，將氮化膜159予以蝕刻，使氮化膜159殘存于島狀半導(dǎo)體113、114、115(參照?qǐng)D9A至圖9C)的側(cè)壁與控制柵極線153的側(cè)壁成邊壁狀，而形成氮化膜邊壁 160、161、162、163。接著參照?qǐng)D35A至圖35C，為了達(dá)成低電阻化，使用金屬材料對(duì)島狀半導(dǎo)體113、 114、115、控制柵極線153及源極線120施以硅化物(silicide)步驟，而形成金屬半導(dǎo)體化合物 164、165、166、167、168、169。接著參照?qǐng)D36A至圖36C，以覆蓋島狀半導(dǎo)體113、114、115及氮化膜邊壁160、 161、162、163的方式，使用絕緣性材料沉積接觸部阻擋層(contact stopper) 170，并且進(jìn)一步在接觸部阻擋層170上層沉積層間膜171之后，通過CMP予以平坦化。接著參照?qǐng)D37A至圖37C，在層間膜171上的既定位置，形成用以形成接觸孔173、 174、175(參照?qǐng)D38A至圖38C)的光刻膠172。接著參照?qǐng)D38A至圖38C，以光刻膠172為掩模，將層間膜171予以蝕刻，形成接觸孔173、174、175，使接觸部阻擋層170的表面露出。接著參照?qǐng)D39A至圖39C，將光刻膠172予以剝離。接著參照?qǐng)D40A至圖40C，將位于接觸孔173、174、175的底部的接觸部阻擋層170 通過蝕刻予以去除。接著參照?qǐng)D41A至圖41C，在接觸孔173、174、175內(nèi)，使用導(dǎo)電性物質(zhì)形成接觸部 176、177、178，且與島狀半導(dǎo)體113、114、115 (參照?qǐng)D9A至圖9C)的漏極區(qū)域156、157、158
電性連接。接著參照?qǐng)D42A至圖42C，使用金屬材料在層間膜171及接觸部176、177、178上沉積金屬(metal) 179。接著參照?qǐng)D43A至圖43C，在金屬179上，形成用以形成要獲得的非易失性半導(dǎo)體存儲(chǔ)器晶體管201,202,203的比特線183、184、185的光刻膠180、181、182。接著參照?qǐng)D44A至圖44C，使用光刻膠180、182、183作為掩模，且將金屬179予以蝕刻而形成比特線183、184、185。接著參照?qǐng)D45A至圖45C，將光刻膠180、181、182予以剝離。借此，完成圖2A至圖 2C所示的非易失性半導(dǎo)體存儲(chǔ)器。另外，本發(fā)明在不脫離本發(fā)明的廣義精神與范圍下，均可進(jìn)行各種實(shí)施例及變化。 此外，所述實(shí)施例為用以說明本發(fā)明的一實(shí)施例，并非用以限定本發(fā)明的范圍。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲(chǔ)器晶體管，其特征在于，具有 島狀半導(dǎo)體，從襯底側(cè)依序形成有源極區(qū)域、溝道區(qū)域及漏極區(qū)域；浮置柵極，以包圍所述溝道區(qū)域的外周的方式使穿隧絕緣膜介設(shè)配置于其間； 控制柵極，以包圍所述浮置柵極的外周的方式使多晶硅層間絕緣膜介設(shè)配置于其間；及控制柵極線，電性連接于所述控制柵極，且朝既定方向延伸；在所述浮置柵極與所述控制柵極的下表面及內(nèi)側(cè)面之間、及所述浮置柵極與所述控制柵極線的下表面之間，分別介設(shè)配置有多晶硅層間絕緣膜。
2.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器晶體管，其特征在于，非易失性半導(dǎo)體存儲(chǔ)器晶體管還具有第1絕緣膜，以位于所述浮置柵極的下方的方式配置于所述襯底上，而且厚度比所述穿隧絕緣膜及多晶硅層間絕緣膜的至少一方還厚。
3.一種非易失性半導(dǎo)體存儲(chǔ)器的制造方法，該非易失性半導(dǎo)體存儲(chǔ)器具有浮置柵極，以包圍島狀半導(dǎo)體的外周的方式使穿隧絕緣膜介設(shè)配置于其間；控制柵極，以包圍所述浮置柵極的外周的方式使多晶硅層間絕緣膜介設(shè)配置于其間；及控制柵極線，電性連接于所述控制柵極，且朝既定方向延伸；該制造方法的特征在于，包括以下步驟在形成于襯底的既定位置的源極線上形成多個(gè)所述島狀半導(dǎo)體的步驟； 在相鄰接的所述島狀半導(dǎo)體之間與所述源極線上形成絕緣膜的步驟； 通過于所述絕緣膜上沉積導(dǎo)電性材料而形成浮置柵極膜的步驟； 在所述浮置柵極膜上形成光刻膠的步驟，該光刻膠具有在相對(duì)于所述控制柵極線所延伸的既定方向正交的方向延伸的溝；使用所述光刻膠，將所述浮置柵極膜在所述溝的下方區(qū)域且為所述絕緣膜的上方通過蝕刻予以分離，且在各所述島狀半導(dǎo)體形成浮置柵極的步驟；在相鄰接的所述島狀半導(dǎo)體的2個(gè)所述浮置柵極的上方，以包圍所述島狀半導(dǎo)體的外周的方式在各所述島狀半導(dǎo)體形成控制柵極的步驟；及形成所述控制柵極線的步驟，該控制柵極線用以連接相鄰接的所述島狀半導(dǎo)體的所述控制柵極彼此之間。
全文摘要
本發(fā)明公開了一種非易失性半導(dǎo)體存儲(chǔ)器晶體管及非易失性半導(dǎo)體存儲(chǔ)器的制造方法，具有使用島狀半導(dǎo)體的構(gòu)造，可增大浮置柵極與控制柵極間的電容。非易失性半導(dǎo)體存儲(chǔ)器晶體管具有島狀半導(dǎo)體(301)，從硅襯底側(cè)依序形成有源極區(qū)域(303)、溝道區(qū)域(304)及漏極區(qū)域(302)；浮置柵極(306)，以包圍溝道區(qū)域的外周的方式使穿隧絕緣膜(305)介設(shè)配置于其間；控制柵極(308a)，以包圍浮置柵極的外周的方式使多晶硅層間絕緣膜(307)介設(shè)配置于其間；及控制柵極線(308)，電性連接于控制柵極，且朝既定方向延伸。在浮置柵極(306)與控制柵極(308a)的下表面及內(nèi)側(cè)面之間、及浮置柵極(306)與控制柵極線(308)的下表面之間，分別介設(shè)配置有多晶硅層間絕緣膜(307)。
文檔編號(hào)H01L21/8247GK102347370SQ20111016533
公開日2012年2月8日 申請(qǐng)日期2011年6月13日 優(yōu)先權(quán)日2010年7月27日
發(fā)明者中村廣記, 舛岡富士雄 申請(qǐng)人:新加坡優(yōu)尼山帝斯電子私人有限公司