專利名稱：一種鍺基nmos器件及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路(ULSI)工藝制造技術(shù)領(lǐng)域，具體涉及一種鍺基 NMOS器件結(jié)構(gòu)及其制備方法。
背景技術(shù)：
隨著CMOS器件尺寸不斷縮小，傳統(tǒng)硅基MOS器件遇到了諸多挑戰(zhàn)，其中遷移率退化成為影響器件性能進(jìn)一步提升的關(guān)鍵因素之一。相比硅材料，鍺材料具有更高、更加對(duì)稱的低場(chǎng)載流子遷移率，而且鍺溝道器件的制備工藝與傳統(tǒng)CMOS工藝兼容，因此，鍺基器件成為目前研究熱點(diǎn)之一。鍺基肖特基MOS晶體管是一種非常有潛力的器件結(jié)構(gòu)。它與傳統(tǒng)MOS晶體管的主要區(qū)別就是用金屬或者金屬鍺化物源漏替代了傳統(tǒng)的高摻雜源漏，源漏和溝道的接觸由PN 結(jié)變成了金屬和半導(dǎo)體接觸的肖特基結(jié)，這樣不僅避免了鍺材料中雜質(zhì)固溶度低和擴(kuò)散快的問(wèn)題，而且還能保證低電阻率和獲得突變?cè)绰┙Y(jié)。但鍺基肖特基MOS晶體管也存在亟待解決的問(wèn)題大量的界面態(tài)使費(fèi)米能級(jí)被釘扎在價(jià)帶附近，導(dǎo)致電子勢(shì)壘較大進(jìn)而限制了鍺基肖特基NMOS晶體管性能的提升。這些界面態(tài)一般有兩個(gè)來(lái)源一方面，金屬(或金屬鍺化物)的電子波函數(shù)在鍺中的不完全衰減導(dǎo)致在鍺禁帶當(dāng)中產(chǎn)生大量的金屬誘導(dǎo)帶隙態(tài)(MKS)；另一方面，鍺表面存在大量的懸掛鍵，這些不飽和的懸掛鍵也會(huì)導(dǎo)致界面態(tài)的產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種鍺基NMOS器件及其制備方法，可減弱費(fèi)米能級(jí)釘扎效應(yīng)、調(diào)節(jié)肖特基勢(shì)壘高度。本發(fā)明提供的鍺基NMOS器件是在金屬源漏和襯底之間插入了絕緣介質(zhì)層，可以阻擋金屬或金屬鍺化物在鍺禁帶中產(chǎn)生金屬誘導(dǎo)帶隙態(tài)(MIGS)，進(jìn)而達(dá)到減弱費(fèi)米能級(jí)釘扎效應(yīng)、調(diào)節(jié)肖特基勢(shì)壘高度的目的。為了有效抑制費(fèi)米能級(jí)釘扎效應(yīng)，要求絕緣介質(zhì)層的釘扎系數(shù)高以及導(dǎo)帶偏移量小。但能同時(shí)滿足這兩個(gè)參數(shù)要求的介質(zhì)材料很少，因此本發(fā)明提出采用雙層絕緣介質(zhì)的結(jié)構(gòu)來(lái)達(dá)到此要求底層材料采用高釘扎系數(shù)(S>0. 55)的絕緣介質(zhì)，如氮化硅(Si3N4)、氧化鉿(HfO2)、鉿硅氧(HfSiO4)等；上層材料采用低導(dǎo)帶偏移量 (AEc < 1. OeV)的絕緣介質(zhì)，如二氧化鈦(TiO2)、氧化鎵(Gei2O3)、鍶鈦氧(SrTiO3)等。通過(guò)在源漏區(qū)和襯底間淀積兩層絕緣介質(zhì)薄膜，可以降低源漏的電子勢(shì)壘，改善鍺基肖特基 NMOS晶體管的性能。下面簡(jiǎn)述此發(fā)明的鍺基肖特基NMOS晶體管的一種制備方法，步驟如下1-1)在鍺基襯底上制作MOS結(jié)構(gòu)；1-2)淀積源漏區(qū)域的兩層絕緣介質(zhì)材料，具體是，在襯底上淀積底層絕緣介質(zhì)材料，該絕緣介質(zhì)材料的高釘扎系數(shù)S > 0. 55，在底層絕緣介質(zhì)材料上淀積一層上層絕緣介質(zhì)材料，該上層絕緣介質(zhì)材料的低導(dǎo)帶偏移量Δ & < 1. OeV ；
1-3)濺射低功函數(shù)金屬薄膜，刻蝕形成金屬源漏；1-4)形成接觸孔、金屬連線。步驟1-1)具體包括2-1)在襯底上制備隔離區(qū)；2-2)淀積柵介質(zhì)層以及柵；2-3)形成柵結(jié)構(gòu)；2-4)形成側(cè)墻結(jié)構(gòu)。所述步驟1-1)的鍺基襯底包括體鍺襯底、鍺覆絕緣襯底(GOI)或外延鍺襯底等。所述步驟1-2)的底層介質(zhì)采用氮化硅(Si3N4)、氧化鉿(HfO2)、鉿硅氧(HfSiO4)等高釘扎系數(shù)S介質(zhì)材料；而上層介質(zhì)采用二氧化鈦(TiO2)、氧化鎵(Ga2O3)、鍶鈦氧(SrTiO3) 等低導(dǎo)帶偏移量介質(zhì)材料。所述步驟1- 的金屬薄膜為鋁膜或其他低功函數(shù)金屬膜。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是通過(guò)在金屬源漏和襯底之間插入兩層絕緣介質(zhì)薄層，能有效調(diào)節(jié)源/漏與溝道接觸的肖特基勢(shì)壘，提升器件的開(kāi)關(guān)電流比，降低亞閾值斜率。一方面，由于底層介質(zhì)材料有較大的釘扎系數(shù)S，能較好地抑制費(fèi)米能級(jí)釘扎效應(yīng)，使肖特基勢(shì)壘高度在一定程度上隨金屬的功函數(shù)變化而變化；另一方面，由于上層介質(zhì)材料的導(dǎo)帶偏移量較小，能夠進(jìn)一步阻擋金屬中的電子波函數(shù)在半導(dǎo)體禁帶中引入的MIGS界面態(tài)，同時(shí)又保證了較小遂穿電阻。為了有效抑制費(fèi)米能級(jí)釘扎效應(yīng)，一般要求下層絕緣介質(zhì)層釘扎系數(shù)S > 0. 55如氮化硅(Si3N4)、氧化鉿(HfO2)、鉿硅氧(HfSiO4)等高釘扎系數(shù)S介質(zhì)材料；而要求上層材料的導(dǎo)帶偏移量AEC< l.OeV如二氧化鈦(TiO2)、氧化鎵(Gei2O3)、鍶鈦氧(SrTiO3)等低導(dǎo)帶偏移量介質(zhì)材料。此方法可以減弱費(fèi)米能級(jí)釘扎效應(yīng)，降低電子勢(shì)壘，進(jìn)而改善鍺基肖特基NMOS器件的性能。與現(xiàn)有的采用單層絕緣介質(zhì)材料如氧化鋁(Al2O3)等相比，本發(fā)明能夠有效降低肖特基勢(shì)壘并能保持較低的源漏電阻，可以顯著提升器件性能。


圖1(a)-圖l(j)為本發(fā)明提出的制備鍺基肖特基晶體管的流程圖。其中，1-鍺襯底；2-P阱區(qū)域；3-隔離區(qū)；4-柵極介質(zhì)層；5_金屬柵；6_側(cè)墻；7_底層絕緣介質(zhì)；8-上層絕緣介質(zhì)；9-金屬源、漏；10-金屬連線層。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述圖1為本發(fā)明一優(yōu)選實(shí)施例制作鍺基肖特基晶體管的方法流程圖。本發(fā)明制作鍺基肖特基晶體管的方法包括如下步驟步驟1 提供一塊鍺基襯底。如圖1(a)所示，一塊N型半導(dǎo)體鍺襯底1，其中襯底 1可采用體鍺、鍺覆絕緣(GOI)或外延鍺襯底等。步驟2 制作P阱區(qū)域。在鍺襯底上淀積氧化硅和氮化硅層，首先通過(guò)光刻定義P 阱區(qū)域并反應(yīng)離子刻蝕掉P阱區(qū)域的氮化硅，然后離子注入P型雜質(zhì)如硼等，再退火驅(qū)入制
4作P阱2，最后去掉注入掩蔽層，完成后如圖1(b)所示。步驟3 實(shí)現(xiàn)溝槽隔離。如圖1 (C)中隔離區(qū)3，首先在鍺片上淀積氧化硅和氮化硅層，然后通過(guò)光刻定義并利用反應(yīng)離子刻蝕技術(shù)刻蝕氮化硅、氧化硅以及鍺形成溝槽，再利用化學(xué)氣相淀積(CVD)方法淀積氧化硅回填隔離槽，最后采用化學(xué)機(jī)械拋光技術(shù)(CMP)將表面磨平，實(shí)現(xiàn)器件間的隔離。器件隔離不局限于淺槽隔離(STI)，也可以采用場(chǎng)氧隔離等技術(shù)。步驟4 在所述有源區(qū)上形成柵極介質(zhì)層。柵介質(zhì)層可以采用高K介質(zhì)、二氧化鍺、 氮氧化鍺等材料。在淀積柵介質(zhì)之前，一般需要用PH3、NH3以及F等離子體等進(jìn)行表面鈍化處理，或淀積一層界面層如硅(Si)、氮化鋁(AlN)、氧化釔(Y2O3)等。本優(yōu)選實(shí)施例先在鍺襯底上制作一薄層氧化釔(Y2O3)作為界面層，然后采用原子層淀積(ALD)方法得到氧化鉿 (HfO2)柵介質(zhì)層4，如圖1(d)所示。步驟5 在所述柵極介質(zhì)層上形成柵極。柵可采用多晶硅柵、金屬柵、FUSI柵或全鍺化物柵等，本實(shí)施例采用淀積氮化鈦(TiN)制備金屬柵，然后光刻定義并刻蝕形成柵結(jié)構(gòu)，如圖1(e)所示。步驟6 在柵極兩側(cè)制備側(cè)墻?？梢酝ㄟ^(guò)淀積S^2或Si3N4并刻蝕的方式制備側(cè)墻，也可依次淀積Si3N4和SiO2形成雙側(cè)墻結(jié)構(gòu)。如圖1(f)所示，本實(shí)施例采用淀積SiA 加干法刻蝕的方法，在柵的兩側(cè)形成側(cè)墻結(jié)構(gòu)6。步驟7 淀積源漏區(qū)域的底層絕緣介質(zhì)。要求此層介質(zhì)材料的費(fèi)米能級(jí)釘扎系數(shù)S > 0. 55，如采用氮化硅(Si3N4)、氧化鉿(HfO2)、鉿硅氧(HfSiO4)等，本優(yōu)選實(shí)施例采用氮化硅(Si3N4)15此層材料可以通過(guò)ALD淀積的方式得到，其厚度約為0.5 2nm，如圖1(g)所
7J\ ο步驟8 淀積源漏區(qū)域的上層絕緣介質(zhì)。要求此層介質(zhì)材料的導(dǎo)帶偏移量
< l.OeV，如二氧化鈦(TiO2)、氧化鎵(Ga2O3)、鍶鈦氧(SrTiO3)等，本實(shí)施優(yōu)選例采用二氧化鈦(TiO2)。此層材料同樣可以通過(guò)ALD淀積的方式得到，其厚度范圍在0.5 4nm之間， 如圖1(h)所示。步驟9 制備金屬源漏。可以采用物理氣相淀積方式如蒸鍍或?yàn)R射，在半導(dǎo)體襯底上淀積一層低功函數(shù)金屬薄膜如鋁(Al)、鈦(Ti)、釔(Y)等。本優(yōu)選實(shí)施例為鋁，其厚度范圍在IOOnm 1 μ m，通過(guò)光刻定義并刻蝕得到金屬源漏，如圖1 (i)所示。步驟10 形成接觸孔、金屬連線。首先用CVD方式淀積氧化層，光刻定義出開(kāi)孔位置并刻蝕二氧化硅，形成接觸孔；然后濺射金屬層如Al、Al-Ti等，再光刻定義出連線圖形并刻蝕形成金屬連線圖形，最后進(jìn)行金屬化處理，獲得金屬連線層10，如圖l(j)所示。本發(fā)明提出了一種鍺基NMOS器件結(jié)構(gòu)及其制備方法。此方法不但可以降低鍺基肖特基NMOS源漏處電子的勢(shì)壘高度，提升鍺基肖特基晶體管的電流開(kāi)關(guān)比，改善鍺基肖特基NMOS晶體管的性能，而且制作工藝與硅CMOS技術(shù)完全兼容，保持了工藝簡(jiǎn)單的優(yōu)勢(shì)。相對(duì)于現(xiàn)有技術(shù)，所述半導(dǎo)體器件結(jié)構(gòu)及制備方法能簡(jiǎn)單有效地提升鍺基肖特基NMOS晶體管的性能。以上通過(guò)優(yōu)選實(shí)施例詳細(xì)描述了本發(fā)明所提出的一種鍺基肖特基晶體管的制備方法，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，在不脫離本發(fā)明實(shí)質(zhì)的范圍內(nèi)，可以對(duì)本發(fā)明的器件結(jié)構(gòu)做一定的變形或修改，例如源漏結(jié)構(gòu)也可采用提升、凹陷源漏結(jié)構(gòu)，或其他新結(jié)構(gòu)如雙柵、FinFET、Ω柵、三柵和圍柵等；其制備方法也不限于實(shí)施例中所公開(kāi)的內(nèi)容，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵
蓋范圍。
權(quán)利要求
1.一種鍺基NMOS器件，其特征在于，在金屬源、漏和襯底之間插入兩層絕緣介質(zhì)材料， 具體是，在襯底上淀積底層絕緣介質(zhì)材料，該絕緣介質(zhì)材料的高釘扎系數(shù)S > 0. 55，在底層絕緣介質(zhì)材料上淀積一層上層絕緣介質(zhì)材料，該上層絕緣介質(zhì)材料的低導(dǎo)帶偏移量AEc < l.OeV，在上層絕緣介質(zhì)材料上淀積金屬源、漏。
2.如權(quán)利要求1所述的鍺基NMOS器件，其特征在于，底層絕緣介質(zhì)材料選用氮化硅、氧化鉿或鉿硅氧。
3.如權(quán)利要求1所述的鍺基NMOS器件，其特征在于，上層絕緣介質(zhì)材料可選用二氧化鈦、氧化鎵或鍶鈦氧。
4.如權(quán)利要求1所述的鍺基NMOS器件，其特征在于，底層絕緣介質(zhì)材料層的厚度為 0. 5 2nm。
5.如權(quán)利要求1所述的鍺基NMOS器件，其特征在于，上層絕緣介質(zhì)材料層的厚度約為 0. 5 4nm。
6.一種鍺基肖特基NMOS晶體管的制備方法，步驟如下1-1)在鍺基襯底上制作MOS結(jié)構(gòu)；1-2)淀積源漏區(qū)域的兩層絕緣介質(zhì)材料，具體是，在襯底上淀積底層絕緣介質(zhì)材料， 該絕緣介質(zhì)材料的高釘扎系數(shù)S > 0. 55，在底層絕緣介質(zhì)材料上淀積一層上層絕緣介質(zhì)材料，該上層絕緣介質(zhì)材料的低導(dǎo)帶偏移量l.OeV，；1-3)濺射低功函數(shù)金屬薄膜，刻蝕形成金屬源漏；1-4)形成接觸孔、金屬連線。
7.如權(quán)利要求6所述的方法，其特征在于，步驟1-1)具體包括2-1)在襯底上制備隔離區(qū)；2-2)淀積柵介質(zhì)層以及柵；2-3)形成柵結(jié)構(gòu)；2-4)形成側(cè)墻結(jié)構(gòu)。
8.如權(quán)利要求6所述的方法，其特征在于，所述步驟1-1)的鍺基襯底包括體鍺襯底、鍺覆絕緣襯底(GOI)或外延鍺襯底。
9.如權(quán)利要求6所述的方法，其特征在于，所述步驟1-2)的底層絕緣介質(zhì)采用氮化硅、 氧化鉿或鉿硅氧等高釘扎系數(shù)S介質(zhì)材料；而上層絕緣介質(zhì)采用二氧化鈦、氧化鎵或鍶鈦氧等低導(dǎo)帶偏移量介質(zhì)材料。
10.如權(quán)利要求6所述的方法，其特征在于，所述步驟1-3)的金屬薄膜為鋁膜或其他低功函數(shù)金屬膜。
全文摘要
本發(fā)明提供一種鍺基NMOS器件及其制備方法，屬于超大規(guī)模集成電路(ULSI)工藝制造技術(shù)領(lǐng)域。該鍺基NMOS器件的金屬源、漏和襯底之間插入兩層絕緣介質(zhì)材料，底層介質(zhì)采用氧化鉿、氮化硅或鉿硅氧等高釘扎系數(shù)S介質(zhì)材料；而上層介質(zhì)采用二氧化鈦、氧化鎵或鍶鈦氧等低導(dǎo)帶偏移量ΔEC介質(zhì)材料。本發(fā)明可以減弱費(fèi)米能級(jí)釘扎效應(yīng)，降低電子勢(shì)壘，進(jìn)而改善鍺基肖特基NMOS器件的性能。與現(xiàn)有的采用單層絕緣介質(zhì)材料如氧化鋁(Al2O3)等相比，本發(fā)明能夠有效降低肖特基勢(shì)壘并能保持較低的源漏電阻，在很大程度上改善了器件性能。
文檔編號(hào)H01L29/78GK102222687SQ20111017100
公開(kāi)日2011年10月19日 申請(qǐng)日期2011年6月23日 優(yōu)先權(quán)日2011年6月23日
發(fā)明者安霞, 張興, 李志強(qiáng), 郭岳, 黃如 申請(qǐng)人:北京大學(xué)