專利名稱：一種半導(dǎo)體芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種能減小集成電路的電源噪聲的半導(dǎo)體芯片。
背景技術(shù)：
隨著超大規(guī)模集成電路進(jìn)入深亞微米，CMOS工藝的技術(shù)節(jié)點從65nm,45nm向32nm、22nm推進(jìn)，CMOS芯片一直朝著低電壓的方向在發(fā)展，其I/O供電電壓從5V、3. 3V、2. 5V到90nm的I. 8V，核的供電電壓從5V降到90nm的IV。芯片供電電壓一路下降導(dǎo)致芯片能容忍的電源噪聲容限持續(xù)縮小，芯片對供電系統(tǒng)在時域和頻域的干擾更加敏感。另一方面，集成電路芯片容納的晶體管數(shù)量不斷增加，要驅(qū)動所有這些晶體管工作需要更大的電流，同·時芯片產(chǎn)生的瞬態(tài)開關(guān)噪聲電流增加；而且晶體管開關(guān)速度的增加，使得瞬態(tài)開關(guān)噪聲電流的頻率分布的帶寬更寬，所以集成電路芯片產(chǎn)生更大的電源噪聲電壓(dV = L*dl/dt)，同時其頻域分布更廣。通常采用在芯片-封裝-PCB板各級供電系統(tǒng)中添加不同形式的電容來抑制電源噪聲，這些電容稱為退耦電容。從電容存儲電荷的角度來說，退耦電容為芯片提供瞬態(tài)電流供應(yīng)，即退耦電容向芯片放電，以保證芯片電壓穩(wěn)定。退耦電容能為芯片提供瞬態(tài)電流的速度和大小受限于放電路徑上的寄生電感量和退耦電容的容量。從阻抗角度來說，退耦電容能降低電源分配網(wǎng)絡(luò)的輸入阻抗，其頻率響應(yīng)范圍同樣受限于電容容量和寄生電感量。PCB板上表面貼裝(SMT)分立電容由于有較大的寄生電感，有效工作頻率不超過100MHz。集成電路中也設(shè)計有用于電源噪聲抑制的片上退耦電容，與封裝和PCB板層面上退耦電容相比較，片上退耦電容的寄生電感較小，有效工作頻率可超過GHz以上，但受到集成電路芯片尺寸和集成電路工藝的約束，目前片上退耦電容的數(shù)量和容值非常有限。所以在寬頻帶范圍實現(xiàn)集成電路芯片電源噪聲的有效抑制是一個迫切的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導(dǎo)體芯片結(jié)構(gòu)，包括一半導(dǎo)體襯底以及若干穿透半導(dǎo)體襯底的導(dǎo)電硅通孔；所述半導(dǎo)體襯底上設(shè)有平板電容結(jié)構(gòu)。進(jìn)一步，所述半導(dǎo)體襯底的正面表面上設(shè)有一半導(dǎo)體芯片的電路區(qū)域；所述電路區(qū)域上設(shè)有一金屬分布層；所述半導(dǎo)體襯底的背面表面上設(shè)有一封裝金屬再分布層；所述平板電容結(jié)構(gòu)設(shè)在所述封裝金屬再分布層上；所述金屬分布層通過所述電硅通孔與所述封裝金屬再分布層電連接。進(jìn)一步，所述金屬分布層的金屬布線包括電源線、地線和信號線；所述導(dǎo)電硅通孔至少包括至少一個電源硅通孔和至少一個地硅通孔；所述導(dǎo)電硅通孔包括信號硅通孔或不包括信號硅通孔；所述電源硅通孔承載半導(dǎo)體芯片所需的供電電壓；
所述地硅通孔承載半導(dǎo)體芯片所需的與所述供電電壓相對應(yīng)的地電位；所述電源硅通孔與所述電源線連接，所述地硅通孔與所述地線連接，所述信號硅通孔與所述信號線連接。進(jìn)一步，所述封裝金屬再分布層包括至少兩個金屬層和至少一個高介電常數(shù)介質(zhì)層，其中，兩個所述金屬層與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間；所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層；

進(jìn)一步，所述封裝金屬再分布層包含多個金屬層、多個高介電常數(shù)介質(zhì)層和多個金屬間介質(zhì)層；其中，三個所述金屬層與兩個高介電常數(shù)介質(zhì)層構(gòu)成一個地平面層-電源平面層-地平面層結(jié)構(gòu)；所述地平面層-電源平面層-地平面層結(jié)構(gòu)構(gòu)成一個由兩個所述平板電容結(jié)構(gòu)相并聯(lián)的結(jié)構(gòu)；所述地平面層-電源平面層-地平面層結(jié)構(gòu)中的所述三個金屬層與所述兩個高介電常數(shù)介質(zhì)層按照金屬層、高介電常數(shù)介質(zhì)層、金屬層、高介電常數(shù)介質(zhì)層、金屬層依次排列；所述地平面層-電源平面層-地平面層結(jié)構(gòu)位于所述封裝金屬再分布層的頂部、中部或底部；所述地平面層-電源平面層-地平面層結(jié)構(gòu)中的第一個金屬層與所述地硅通孔電連接構(gòu)成地平面層；第二個金屬層與所述電源硅通孔電連接構(gòu)成電源平面層；第三個金屬層與所述地硅通孔電連接構(gòu)成地平面層；進(jìn)一步，所述封裝金屬再分布層包括多個金屬層、多個高介電常數(shù)介質(zhì)層、多個金屬間介質(zhì)層；其中，每一個所述高介電常數(shù)介質(zhì)層與其兩側(cè)的兩個所述金屬層構(gòu)成一個“三明治”結(jié)構(gòu)；每一個所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間；所述“三明治”結(jié)構(gòu)位于所述封裝金屬再分布層的頂部、中部或底部；所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層；多個所述電源平面層和多個所述地平面層構(gòu)成不同的排列組合結(jié)構(gòu)；進(jìn)一步，多個與所述信號硅通孔連接的金屬層和金屬間介質(zhì)層將所述排列組合結(jié)構(gòu)在空間上隔離成多個電源平面層、地平面層的子排列組合。最小的所述子排列組合包括地平面層-電源平面層或電源平面層-地平面層。進(jìn)一步，所述排列組合包括地平面層-電源平面層-地平面層-電源平面層、電源平面層-地平面層-電源平面層-地平面層、或地平面層-電源平面層-地平面層-電源平面層-地平面層。進(jìn)一步，多個所述電源平面之間是短路的；多個所述地平面之間是短路的。
進(jìn)一步，所述封裝金屬再分布層可以包括多個金屬層、多個高介電常數(shù)介質(zhì)層或所述所述封裝金屬再分布層可以包括多個金屬層、多個高介電常數(shù)介質(zhì)層和至少一個金屬間介質(zhì)層；其中，每一個所述高介電常數(shù)介質(zhì)層與其兩側(cè)的兩個所述金屬層構(gòu)成一個“三明治”結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間；所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層；多個所述電源平面層和多個所述地平面層構(gòu)成不同的排列組合結(jié)構(gòu)；所述排列組合包括地平面層-電源平面層-地平面層-電源平面層、電源平面層-地平面層-電源平面層-地平面層、或地平面層-電源平面層-地平面層-電源平面 層-地平面層；多個與所述信號硅通孔連接的金屬層和金屬間介質(zhì)層將所述排列組合結(jié)構(gòu)在空間上隔離成多個電源平面層、地平面層的子排列組合。最小的所述子排列組合包括地平面層-電源平面層或電源平面層-地平面層。進(jìn)一步，所述半導(dǎo)體芯片需要至少兩個具有相同伏值的電壓隔離供電；所述導(dǎo)電硅通孔包括至少兩個穿透半導(dǎo)體襯底的電源硅通孔、至少兩個穿透半導(dǎo)體襯底的地硅通孔；所述電源硅通孔承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓；所述地硅通孔承載與所述至少兩個與半導(dǎo)體芯片所需的隔離供電的電壓相對應(yīng)的地電位；所述封裝金屬再分布層包括至少兩個金屬層和至少一個高介電常數(shù)介質(zhì)層，其中，兩個所述金屬層與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間；所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層；所述承載相隔離供電電壓的電源硅通孔和承載與相隔離供電電壓相對應(yīng)的地電位的地硅通孔與所述平板電容結(jié)構(gòu)的接觸點在所述平板電容結(jié)構(gòu)表面上呈區(qū)域化分布。進(jìn)一步，所述半導(dǎo)體芯片需要至少兩個電壓隔離供電；所述導(dǎo)電硅通孔包括至少兩個穿透半導(dǎo)體襯底的電源硅通孔、至少兩個穿透半導(dǎo)體襯底的地硅通孔；所述電源硅通孔承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓；所述地硅通孔承載與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng)的地電位；所述封裝金屬再分布層至少要包括至少兩個金屬層和至少一個高介電常數(shù)介質(zhì)層；其中，兩個所述金屬層分別被分割成至少兩個獨立絕緣的子金屬面；兩個所述子金屬面與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)構(gòu)成一個所述子平板電容結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個子金屬面之間；
所述“三明治”結(jié)構(gòu)中一子金屬面與所述電源硅通孔電連接形成電源平面；另一子金屬面與所述地硅通孔電連接形成地平面；兩個所述金屬層中的一個金屬層的各個子金屬面分別承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓，另一個金屬層的各個子金屬面分別承載與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng)的地電位。進(jìn)一步，所述半導(dǎo)體芯片需要至少兩個電壓隔離供電；所述導(dǎo)電硅通孔包括至少兩個穿透半導(dǎo)體襯底的電源硅通孔、至少兩個穿透半導(dǎo)體襯底的地硅通孔；所述電源硅通孔承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓；所述地硅通孔承載與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng) 的地電位；所述封裝金屬再分布層包括至少四個金屬層、至少兩個高介電常數(shù)介質(zhì)層和至少一個金屬間介質(zhì)層；其中，兩個所述金屬層與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)；至少有一層金屬間介質(zhì)層將兩個相鄰的“三明治”結(jié)構(gòu)在空間上隔離開；所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間；所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層；各個“三明治”結(jié)構(gòu)分別承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓，以及與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng)的地電位。進(jìn)一步，所述電路區(qū)域周圍設(shè)有環(huán)繞的封環(huán)，所述導(dǎo)電硅通孔位于所述電路區(qū)域的下方或位于所述封環(huán)之外。進(jìn)一步，所述半導(dǎo)體芯片與外界電連接的凸點位于所述半導(dǎo)體芯片的正面表面上或位于所述半導(dǎo)體芯片的背面表面上。進(jìn)一步，所述高介電常數(shù)介質(zhì)層兩側(cè)與所述電源硅通孔電連接的金屬層或金屬層的子金屬面構(gòu)成連續(xù)的平面；所述高介電常數(shù)介質(zhì)層兩側(cè)與所述地硅通孔電連接的金屬層或金屬層的子金屬面構(gòu)成連續(xù)的平面。進(jìn)一步，所述高介電常數(shù)介質(zhì)層的厚度為100納米-10微米，其介電常數(shù)超過10。本發(fā)明提供的半導(dǎo)體芯片結(jié)構(gòu)，能加強克服現(xiàn)有的集成電路芯片存在的芯片上自身電源噪聲抑制能力不足的缺陷，通過提高芯片上電源分配網(wǎng)絡(luò)超寬帶退耦能力，在超寬頻帶范圍增強半導(dǎo)體芯片抑制電源噪聲的產(chǎn)生和互擾，以及抵御外來電源噪聲干擾的能力，從而提聞半導(dǎo)體芯片性能。


圖I本發(fā)明實施例一提供的一種半導(dǎo)體芯片剖面示意圖；圖2本發(fā)明實施例二提供的一種半導(dǎo)體芯片剖面示意圖；圖3-5本發(fā)明實施例三提供的半導(dǎo)體芯片剖面示意圖；圖4a為圖4中3102^、3102"所屬金屬層的平面示意圖4b為圖4中310V、3104"所屬金屬層的平面示意圖；圖6本發(fā)明實施例四提供的一種半導(dǎo)體芯片剖面示意圖；圖7本發(fā)明實施例五提供的一種半導(dǎo)體芯片剖面示意圖；圖8為圖7中半導(dǎo)體芯片的表面俯視結(jié)構(gòu)示意圖；圖9本發(fā)明實施例六提供的一種半導(dǎo)體芯片剖面示意圖；圖10為圖9中半導(dǎo)體芯片的表面俯視結(jié)構(gòu)示意圖；其中，
100、200、300A、300B、300C、400、500、600 :半導(dǎo)體芯片；101、201、301、401、501、601 :半導(dǎo)體襯底；102、202、302、402、502、602 :半導(dǎo)體襯底的正面表面；103、203、303、403、503、603 :半導(dǎo)體襯底的背面表面；104、204、304、404、504、604 :半導(dǎo)體芯片的電路區(qū)域；105、205、305、405、505、605 :半導(dǎo)體芯片的金屬布線層；106、206、306 :半導(dǎo)體芯片的表面鈍化層；107、207、307、407、507、607 :封環(huán)(seal ring)；108、208、308a、308b、408、508、608 :地硅通孔(Ground TSV)；109、209、309a、309b、409、509、609 :電源硅通孔(Power TSV)；110、210、310、610 :信號硅通孔(Signal TSV)；111、211、311A、311B、311C、511、611 :封裝金屬再分布層(RDL)；1101、2101、3101、4101、5101、6101 :半導(dǎo)體襯底的背面鈍化層；1103、2103a、2103b、3103、3103a、3103b、4103、5103、6103 :高介電常數(shù)介質(zhì)層；1105、2105a、2105b、3105、3105a、3105b、5105、6105 :金屬間介質(zhì)層；1102、1104、1106、2102、2104、2106、2108、2110、3102、3102 ' ,3102 " 、3102a、3102b,3104,3104 ' ,3104 "、3104a、3104b、3106、5102、5104、5106、6102、6104、6106 :分別為封裝金屬再分布層中的金屬層，其中，3102'、3102"和3104'、3104"分別為同一金屬層被分割開的兩部分；4102、4104、4106、515、615 :金屬層；4105、506、606 :介質(zhì)層；112、212、312、412、512、612 :凸點下金屬化層(UBM)；113、213、313、413、513、613 :凸點；514、614:焊盤。
具體實施例方式為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點描述的更清晰，以下結(jié)合具體的實例及附圖加以說明。實施例一參照圖1，其示出半導(dǎo)體芯片100的剖面示意圖。半導(dǎo)體芯片100包括一半導(dǎo)體襯底101和若干穿透半導(dǎo)體襯底的導(dǎo)電娃通孔。半導(dǎo)體襯底101的正面表面102上設(shè)有一電路區(qū)域104(例如晶體管、二極管，圖中未示出)。封環(huán)(seal ring) 107圍繞半導(dǎo)體芯片的電路區(qū)域104，其主要作用是防止芯片在切割的時候的機械損傷，同時還能屏蔽外界電磁干擾。電路區(qū)域104上設(shè)有一金屬布線層105。金屬布線層105包含至少一層的金屬布線，相鄰各層金屬布線由介質(zhì)材料層相隔開，(圖中未示出)。目前常用的介質(zhì)材料是二氧化硅，為了減小金屬布線的寄生電容、串?dāng)_、互連延遲，可以采用介電常數(shù)更低的介質(zhì)材料。金屬布線層105中的金屬布線包括電源線、地線和信號線。金屬布線層105上設(shè)有表面鈍化層106，主要起保護(hù)和隔離作用。多個穿透半導(dǎo)體襯底的導(dǎo)電硅通孔(TSV)，這些導(dǎo)電硅通孔(TSV)形成半導(dǎo)體芯片的金屬布線層105中的金屬布線到半導(dǎo)體襯底的背面表面103的電連接。其中，連接半導(dǎo)體芯片的金屬布線層105中電源線的導(dǎo)電硅通孔(TSV)可以稱為電源硅通孔(PowerTSV) 109。連接半導(dǎo)體芯片的金屬布線層105中地線的導(dǎo)電硅通孔(TSV)可以稱為地硅通孔(Ground TSV) 108。連接半導(dǎo)體芯片的金屬布線層105中信號線的導(dǎo)電硅通孔(TSV)可以稱為信號硅通孔(Signal TSV) 110。電源硅通孔承載一個半導(dǎo)體芯片所需的隔離供電的電壓；地硅通孔承載一個半導(dǎo)體芯片所需的與所述隔離供電的電壓相對應(yīng)的地電位。半導(dǎo)體襯底101的背面表面103與半導(dǎo)體襯底的正面表面102相對。半導(dǎo)體襯底 的背面鈍化層1101位于半導(dǎo)體襯底的背面表面103上，該鈍化層起到半導(dǎo)體襯底101和金屬層1102間的電絕緣作用，可以是一層或多層無機介質(zhì)材料或有機介質(zhì)材料，例如，二氧化硅、氮化硅、氮氧化硅、氧化鋁、氧化鉭、聚酰亞胺、樹脂、PMMA, BCB，但不限于此。金屬層1102、1104、1106依次位于半導(dǎo)體襯底的背面鈍化層1101上。金屬層1102和1104間為高介電常數(shù)介質(zhì)層1103。金屬層1104和1106間為金屬間介質(zhì)層1105。金屬層1102、1104、1106和其間的高介電常數(shù)介質(zhì)層1103、金屬間介質(zhì)層1105組成封裝金屬再分布層(RDL)Ill0所述封裝金屬再分布層(RDL) 111可以包括更多的金屬層以及高介電常數(shù)介質(zhì)層和金屬間介質(zhì)層，但至少要包括兩層金屬層和一層高介電常數(shù)介質(zhì)層，這三層構(gòu)成“三明治”結(jié)構(gòu)。例如，金屬層1102、1104和夾在其中的高介電常數(shù)介質(zhì)層1103，所述封裝金屬再分布層(RDL)最外層金屬層(例如金屬層1106)上的絕緣鈍化層未示出。用于半導(dǎo)體芯片100與外界電連接的凸點113，以及位于凸點113底部與金屬層1106相接觸的凸點下金屬化層(UBM) 112。金屬間介質(zhì)層1105可以是普通無機介質(zhì)材料或有機介質(zhì)材料,例如,二氧化硅、氮化硅、氮氧化硅、聚酰亞胺、樹脂、PMMA、BCB，為減小RC延遲，也可以采用介電常數(shù)更低的介質(zhì)材料。封裝金屬再分布層(RDL)Ill的制備工藝可以同半導(dǎo)體芯片的金屬布線層105的制備工藝相兼容，也可以不兼容。高介電常數(shù)介質(zhì)層1103的厚度在100納米到10微米，其介電常數(shù)超過10 ;高介電常數(shù)介質(zhì)層1103可以是無機材料、陶瓷材料、也可以是有機復(fù)合材料。高介電常數(shù)介質(zhì)層1103的制備方法可采用CVD、PVD、濺射、旋涂、噴涂、溶膠凝膠法，以及其它適合制備高介電常數(shù)介質(zhì)薄膜的物理沉積和化學(xué)沉積方法。金屬層1102、1104和夾在其中的高介電常數(shù)介質(zhì)層1103構(gòu)成平板電容結(jié)構(gòu)。當(dāng)如圖I所示，金屬層1102與地硅通孔(Ground TSV) 108相連接成為地平面；而金屬層1104與電源硅通孔(Power TSV) 109相連接成為電源平面。由于穿透半導(dǎo)體襯底的的地硅通孔(Ground TSV) 108和電源硅通孔(Power TSV) 109的長度很短(長度在20微米到300微米范圍內(nèi))，地硅通孔(Ground TSV) 108和電源硅通孔(Power TSV) 109的寄生電感很小，所以金屬層1102、1104和夾在其中的高介電常數(shù)介質(zhì)層1103構(gòu)成平板電容結(jié)構(gòu)在半導(dǎo)體芯片100的電源供電網(wǎng)絡(luò)中形成了高效寬帶退耦，在寬帶寬范圍內(nèi)減小半導(dǎo)體芯片100的電源供電網(wǎng)絡(luò)的輸入阻抗，有效抑制半導(dǎo)體芯片100電源噪聲。同時金屬層1102、1104和夾在其中的高介電常數(shù)介質(zhì)層1103構(gòu)成平板電容結(jié)構(gòu)能在寬帶寬范圍內(nèi)有效隔離經(jīng)凸點輸入的外部電源輸入噪聲，為半導(dǎo)體芯片100提供純凈供電。另外，金屬層1102、1104和夾在其中的高介電常數(shù)介質(zhì)層1103構(gòu)成平行板腔體結(jié)構(gòu)，增加了金屬層1102和1104上不同饋出點之間寬帶寬范圍內(nèi)的隔離度，使得半導(dǎo)體芯片100電源和地的分布設(shè)計更靈活。高介電常數(shù)介質(zhì)層1103的厚度越薄，介電常數(shù)越高，上述金屬層1102、1104和夾在其中的高介電常數(shù)介質(zhì)層1103構(gòu)成的結(jié)構(gòu)對半導(dǎo)體芯片100的上述貢獻(xiàn)就越顯著。除滿足封裝金屬再分布層(RDL)Ill中各金屬層間跳線引起的空洞外，金屬層1102和1104是連續(xù)平面。
金屬層1102和1104中可以任意一金屬層連接地娃通孔(Ground TSV) 108,而另一金屬層連接電源娃通孔(Power TSV) 109。也就是說,金屬層1102可以與電源娃通孔(PowerTSV) 109相連接形成電源平面層(P)，而使金屬層1104與地硅通孔(Ground TSV) 108相連接形成地平面層(G)。也可以是金屬層1102與地硅通孔(Ground TSV) 108相連接形成地平面層(G)，而使金屬層1104與電源硅通孔(Power TSV) 109相連接形成電源平面層(P)。封裝金屬再分布層(RDL)Ill可以包括更多的金屬層以及高介電常數(shù)介質(zhì)層和金屬間介質(zhì)層，金屬層1102、1104和夾在其中的高介電常數(shù)介質(zhì)層1103構(gòu)成的“三明治”結(jié)構(gòu)，可以位于封裝金屬再分布層(RDL) 111的底部(臨近半導(dǎo)體襯底的背面表面103，如圖I所示)，可以位于封裝金屬再分布層(RDL)Ill的中部，也可以位于封裝金屬再分布層(RDL)Ill的頂部(遠(yuǎn)離半導(dǎo)體襯底的背面表面103的一側(cè))。封裝金屬再分布層(RDL) 111所包括的更多的金屬層中，根據(jù)半導(dǎo)體芯片100需要，還可以有除金屬層1102和1104外，與地硅通孔(Ground TSV) 108或電源硅通孔(Power TSV) 109連接的金屬層，但是，同一個“三明治”結(jié)構(gòu)中的兩個金屬層中不能同時與同一個地娃通孔(Ground TSV)電連接,也不能同時與同一個電源硅通孔(Power TSV)電連接。多個金屬層與電源硅通孔(Power TSV) 109電連接形成多個電源平面層(P)，多個金屬層與地硅通孔(Ground TSV) 108形成多個地平面層(G)，多個電源平面層(P)之間是短路的，多個地平面層(G)之間是短路的。圖I所示結(jié)構(gòu)適合于Via-first (先做硅通孔再做半導(dǎo)體芯片的電路區(qū)域104和金屬布線層105)、Via-middle(先做半導(dǎo)體芯片的電路區(qū)域104，再做硅通孔，然后再做金屬布線層105)的硅通孔流程和方法，也適合于上述兩種制備硅通孔流程和方法的搭配和調(diào)整形成的制備硅通孔流程和方法。硅通孔的打孔方法包括干刻(深硅刻蝕)、激光打孔，但不限于此；硅通孔的絕緣鈍化層(圖I中未示出)可以是以下無機材料或介質(zhì)材料的一層或多層，例如，二氧化硅、氮化硅、氮氧化硅、聚酰亞胺、樹脂、PMMA、BCB，但不限于此；硅通孔的導(dǎo)電填充材料可以是純金屬、金屬合金、導(dǎo)電膠、碳納米管，但不限于此。凸點113可以是錫凸點、金凸點、銅凸點，材料可以是純金屬、金屬合金，但不限于此。兩個金屬層和夾在其中的高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)，從電容器器件結(jié)構(gòu)來講，該“三明治”結(jié)構(gòu)可以視為一平板電容結(jié)構(gòu)；從電磁場理論來講，該“三明治”結(jié)構(gòu)可以視為一平行板腔體結(jié)構(gòu)；從電子電路電源布線來講，該“三明治”結(jié)構(gòu)可以視為一平行板腔體式的電源分配層。為簡明清晰的突出本發(fā)明，本說明書以下各實施例中與實施例一(包括實施例一對應(yīng)的附圖I)中相同部分不再重復(fù)敘述。實施例二圖2為半導(dǎo)體芯片200的剖面示意圖，穿透半導(dǎo)體襯底201的導(dǎo)電硅通孔(TSV)(包括地硅通孔(Ground TSV) 208、電源硅通孔(Power TSV) 209和信號硅通孔(SignalTSV) 210)形成半導(dǎo)體芯片的金屬布線層205中的金屬布線到半導(dǎo)體襯底的背面表面203的電連接。也就是說，穿透半導(dǎo)體襯底201的導(dǎo)電硅通孔(TSV)形成了半導(dǎo)體芯片200—側(cè)到相對于另一側(cè)的電連接。位于半導(dǎo)體襯底的背面鈍化層2101上的金屬層2102、2104、2106、2108,2110依次排列，金屬層2102與金屬層2104間，以及金屬層2104與金屬層2106間，分別為高介電常數(shù)介質(zhì)層2103a和2103b，金屬層2102和金屬層2106與地硅通孔(GroundTSV) 208相連成為地平面，金屬層2104與電源硅通孔(Power TSV) 209相連成為電源平面，這樣金屬層2102、2104、2106和其間的高介電常數(shù)介質(zhì)層2103a和2103b構(gòu)成地平面層-電源平面層-地平面層(G-P-G)結(jié)構(gòu)，可等效為兩個平板電容結(jié)構(gòu)相并聯(lián)，與實施例1(圖I)中的地平面層-電源平面層(G-P)或電源平面層-地平面層(P-G)的結(jié)構(gòu)相比較，對半導(dǎo) 體芯片電源噪聲的抑制和隔離作用增強了近一倍，而只增多了一層布線。同時，這種地平面層-電源平面層-地平面層結(jié)構(gòu)可有效抑制其中的電源平面向空間的電磁輻射，有利于半導(dǎo)體芯片200的電磁兼容性能。另外，構(gòu)成的地平面層-電源平面層-地平面層(G-P-G)結(jié)構(gòu)中兩外側(cè)的地平面可以為相鄰的連接信號硅通孔(Signal TSV)的信號金屬層(如圖2中的金屬層2108)中的信號線提供信號回流通路，有利于信號完整性。上述金屬層2102、2104、2106和其間的高介電常數(shù)介質(zhì)層2103a和2103b構(gòu)成地平面層-電源平面層-地平面層(G-P-G)結(jié)構(gòu)可以位于封裝金屬再分布層(RDL)211的底部(臨近半導(dǎo)體襯底的背面表面203，如圖2所示)，可以位于封裝金屬再分布層(RDL)211的中部，也可以位于封裝金屬再分布層(RDL)211的頂部(遠(yuǎn)離半導(dǎo)體襯底的背面表面203的一側(cè))。位于半導(dǎo)體襯底的背面鈍化層2101上的金屬層2102、2104、2106、2108、2110，高介電常數(shù)介質(zhì)層2103a和2103b，以及金屬間介質(zhì)層2105a、2105b構(gòu)成封裝金屬再分布層(RDL) 2110根據(jù)半導(dǎo)體芯片200需要，封裝金屬再分布層(RDL) 211還可以包含更多的金屬層、金屬間介質(zhì)層和高介電常數(shù)介質(zhì)層，其中三層金屬層和兩層高介電常數(shù)介質(zhì)層構(gòu)成一個如金屬層2102、2104、2106和其間的高介電常數(shù)介質(zhì)層2103a和2103b構(gòu)成地平面層-電源平面層-地平面層(G-P-G)結(jié)構(gòu)。地平面層-電源平面層-地平面層結(jié)構(gòu)中的第一個金屬層與地硅通孔電連接構(gòu)成地平面層；第二個金屬層與電源硅通孔電連接構(gòu)成電源平面層；第三個金屬層與地硅通孔電連接構(gòu)成地平面層。當(dāng)有多個金屬層通過連接電源硅通孔(Power TSV)和地硅通孔(Ground TSV)而形成多個電源平面層(P)和多個地平面層(G)時，這些多個電源平面層(P)和多個地平面層(G)可以構(gòu)成不同的電源平面層(P)、地平面層(G)排列組合結(jié)構(gòu)，如G-P-G-P、P-G-P-G、G-P-G-P-G，但不限于此。另外多個地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)中間可以插入連接信號硅通孔(Signal TSV)的信號金屬層和金屬間介質(zhì)層。也就是說，可以用連接信號硅通孔(Signal TSV)的信號金屬層和金屬間介質(zhì)層將多個地平面層(G)、電源平面層(P)排列組合在空間上隔離成兩個及兩個以上地平面層(G)、電源平面層(P)的子排列組合，各個子排列組合并聯(lián)，顯然最小的地平面層(G)、電源平面層⑵子排列組合是(G-P)或(P-G)。多個電源平面層⑵之間是短路的，多個地平面層(G)之間是短路的。每一個地平面層-電源平面層結(jié)構(gòu)構(gòu)成一個平板電容結(jié)構(gòu)，多個金屬層和其層間的高介電常數(shù)介質(zhì)層形成的地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)增大了總的電容量，整體儲能能力增強，能為半導(dǎo)體芯片提供更多的電荷，滿足半導(dǎo)體芯片瞬態(tài)大電流的需要，對半導(dǎo)體芯片電源噪聲的抑制和隔離作用更強大。實施例三闡述半導(dǎo)體芯片由于功能和性能要求，需要兩個或兩個以上電壓供電的情況，例如，需要兩個或兩個以上電壓給半導(dǎo)體芯片的不同功能區(qū)域供電。這些兩個或兩個以上供電電壓的數(shù)值(伏值)可以相同，也可以不同。也就是說，半導(dǎo)體芯片的不同功能區(qū)域可能需要不同電壓等級(不同電壓值)的供電，例如5V、3.3V、1.8V、1.2V等。也可能是，雖然半導(dǎo)體芯片的不同功能區(qū)域需要的供電電壓等級(電壓值)相同，但是由于不同功能區(qū)域的信號類型不同，例如數(shù)字信號區(qū)域、模擬信號區(qū)域、微波射頻信號區(qū)域、低速信號區(qū)域、高速信號區(qū)域等。不同功能區(qū)域供電間需要隔離以防止相互電源噪聲干擾?？傊?，為了防止上述兩個或兩個以上電壓供電間的電源噪聲干擾，通常需要上述兩個或兩個以上電壓供電間有一定的隔離度。為簡明其間，本實施例附圖(圖3-圖5，包括圖4a和圖4b)主要示 出半導(dǎo)體芯片需要兩個電壓供電的情況。在理解本實施例附圖基礎(chǔ)上，很容易延伸推廣至半導(dǎo)體芯片需要兩個以上電壓供電的情況。上述半導(dǎo)體芯片需要的兩個供電電壓分別標(biāo)記為VSS和VDD，在實施例附圖3、4和圖5中，電源硅通孔(Power TSV) 309a用于傳導(dǎo)供電電壓VSS，電源硅通孔(Power TSV) 309b用于傳導(dǎo)供電電壓VDD，地硅通孔(Ground TSV) 308a用于傳導(dǎo)與VSS相對應(yīng)地電位，地硅通孔(Ground TSV) 308b用于傳導(dǎo)與VDD對應(yīng)地電位，地硅通孔(Ground TSV) 308a和地硅通孔(Ground TSV) 308b在半導(dǎo)體芯片內(nèi)可以是經(jīng)過導(dǎo)電金屬相互電連通的,也可以是電絕緣的。在實施例附圖3、4和圖5中，半導(dǎo)體芯片300A、半導(dǎo)體芯片300B和半導(dǎo)體芯片300C都包括一半導(dǎo)體襯底301和多個穿透半導(dǎo)體襯底301的導(dǎo)電硅通孔(TSV);半導(dǎo)體芯片的正面表面302上設(shè)有一電路區(qū)域304。封環(huán)(seal ring) 307圍繞半導(dǎo)體芯片的電路區(qū)域304 ;電路區(qū)域304上的設(shè)有一金屬布線層305,金屬布線層305包含至少一層的金屬布線，相鄰各層金屬布線由介質(zhì)材料層相隔開，(圖中未示出)，所述金屬布線包括電源線、地線和信號線。金屬布線層305上設(shè)有表面鈍化層306。多個穿透半導(dǎo)體襯底的導(dǎo)電硅通孔(TSV)形成半導(dǎo)體芯片的金屬布線層305中的金屬布線到半導(dǎo)體襯底的背面表面303的電連接，其中包括，連接半導(dǎo)體芯片的金屬布線層305中VSS電源線的電源硅通孔(Power TSV) 309a、連接半導(dǎo)體芯片的金屬布線層305中VDD電源線的電源硅通孔(Power TSV) 309b、連接半導(dǎo)體芯片的金屬布線層305中與VSS相對應(yīng)的地電位線的地硅通孔(Ground TSV) 308a ;連接半導(dǎo)體芯片的金屬布線層305中與VDD相對應(yīng)的地電位線的地硅通孔(Ground TSV) 308b ;連接半導(dǎo)體芯片的金屬布線層305中信號線的信號硅通孔(Signal TSV) 310。供電電壓VSS和VDD的電壓值可以是相等的也可以是不相等的。當(dāng)VSS = VDD時，與承載供電電壓VSS的電源硅通孔(Power TSV)連接的金屬層之間是短路的，與承載供電電壓VDD的電源硅通孔(Power TSV)連接的金屬層之間是短路的，與承載供電電壓VSS的電源硅通孔(Power TSV)連接的金屬層和與承載供電電壓VDD的電源硅通孔(Power TSV)連接的金屬層之間是可以是絕緣的，也可以是直流導(dǎo)通，交流隔離的。與承載供電電壓VSS相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層之間是短路的，與承載供電電壓VDD相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層之間是短路的，與承載供電電壓VSS相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層和與承載供電電壓VDD相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層之間可以是絕緣的，也可以是直流導(dǎo)通，交流隔離的。當(dāng)VSSデVDD時，與承載供電電壓VSS的電源硅通孔(Power TSV)連接的金屬層之間是短路的，與承載供電電壓VDD的電源硅通孔(Power TSV)連接的金屬層之間是短路的，與承載供電電壓VSS的電源硅通孔(Power TSV)連接的金屬層和與承載供電電壓VDD的電源硅通孔(Power TSV)連接的金屬層之間是絕緣的。與承載供電電壓VSS相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層之間是短路的，與承載供電電壓VDD相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層之間是短路的，與承載供電電壓VSS相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層和與承載供電電壓VDD相對應(yīng)的地電位的地硅通孔(Ground TSV)連接的金屬層之間可以是絕緣的，也可以是導(dǎo)通的。半導(dǎo)體襯底的背面表面303與半導(dǎo)體襯底的正面表面302相對；背面表面303上設(shè)有背面鈍化層3101、用于半導(dǎo)體芯片300A、半導(dǎo)體芯片300B和半導(dǎo)體芯片300C與外界電連接的凸點313，以及位于凸點313底部與金屬層3106相接觸的凸點下金屬化層(UBM)312。圖3所示的半導(dǎo)體芯片300A的兩個供電電壓(VSS和VDD)具有相同的電壓值，即從直流穩(wěn)態(tài)數(shù)值上說，VSS = VDD，但由于半導(dǎo)體芯片300A性能需要，VSS和VDD間需要隔離。金屬層3102、3104、3106依次位于半導(dǎo)體襯底的背面鈍化層3101上，金屬層3102和3104間為高介電常數(shù)介質(zhì)層3103,金屬層3104和3106間為金屬間介質(zhì)層3105。金屬層3102,3104,3106和其間的高介電常數(shù)介質(zhì)層3103、金屬間介質(zhì)層3105組成封裝金屬再分布層(RDL)311A。所述封裝金屬再分布層(RDL)311A可以包括更多的金屬層以及高介電常數(shù)介質(zhì)層和金屬間介質(zhì)層，但至少要包括兩層金屬層和ー層高介電常數(shù)介質(zhì)層，這三層構(gòu)成“三明治”結(jié)構(gòu)，例如，金屬層3102、3104和夾在其中的高介電常數(shù)介質(zhì)層3103。外界電壓供電電源和接地經(jīng)凸點313先饋入半導(dǎo)體芯片300A的封裝金屬再分布層(RDL)311A。其中金屬層3102成為與外界接地電連接的地平面，金屬層3104成為與外界電壓供電電源電連接的電源平面。外界電壓供電電源和接地在金屬層3104電源平面和金屬層3102地平面上的饋入點位置不限，可以在O點區(qū)域或O'點區(qū)域，也可以不在。電源硅通孔(PowerTSV) 309b和地硅通孔(Ground TSV) 308b在O點區(qū)域?qū)⒔饘賹?104電源平面的電源電壓和金屬層3102地平面的地電位饋入半導(dǎo)體芯片的金屬布線層305，進(jìn)而饋入半導(dǎo)體芯片的電路區(qū)域304某一功能區(qū)域。電源硅通孔(Power TSV) 309a和地硅通孔(Ground TSV) 308a在O'點區(qū)域?qū)⒔饘賹?104電源平面的電源電壓和金屬層3102地平面的地電位饋入半導(dǎo)體芯片的金屬布線層305，進(jìn)而饋入半導(dǎo)體芯片的電路區(qū)域304另一功能區(qū)域。金屬層3102地平面、金屬層3104電源平面與夾在其中的高介電常數(shù)介質(zhì)層3103構(gòu)成了ー個平板電容結(jié)構(gòu)，平板電容結(jié)構(gòu)平面上兩個不同物理點之間可以形成高頻濾波隔離效果。高介電常數(shù)介質(zhì)層3103越薄、介電常數(shù)越高，兩個不同物理點之間距離越大，隔離帶寬越寬，隔離深度越深。由于O點區(qū)域和O'點區(qū)域有一定距離，保證了經(jīng)電源硅通孔(Power TSV) 309b和地硅通孔(Ground TSV) 308b饋入半導(dǎo)體芯片的電路區(qū)域304某一功能區(qū)域的電壓VDD與經(jīng)電源硅通孔(Power TSV) 309a和地硅通孔(Ground TSV) 308a饋入半導(dǎo)體芯片的電路區(qū)域304另一功能區(qū)域的電壓VSS之間的電源噪聲隔離。同時，由于金屬層3102地平面、金屬層3104電源平面是連續(xù)平面，且面積幾乎可以與半導(dǎo)體芯片300A平面面積接近，使得金屬層3102地平面、金屬層3104電源平面與夾在其中的高介電常數(shù)介質(zhì)層3103構(gòu)成的平板電容結(jié)構(gòu)具有最大化的電容值，能為半導(dǎo)體芯片VDD功能區(qū)域和VSS功能區(qū)域提供大量瞬態(tài)電荷，滿足瞬態(tài)大電流抽取的需要，抑制VDD功能區(qū)域和VSS功能區(qū)域電源噪聲。另外，這種兩個供電電壓(VSS和VDD)共用同一連續(xù)的平板電容結(jié)構(gòu)，與分用獨立平板電容結(jié)構(gòu)相比，減少了封裝金屬再分布層的金屬層數(shù)、降低了制作難度、節(jié)約成本。圖4所示的半導(dǎo)體芯片300B的兩個供電電壓(VSS和VDD)可以具有相同的電壓值，也可以具有不同的電壓值。3102'、3102"是封裝金屬再分布層(RDL) 31IB中同一金屬 層被分割開的兩個部分。圖4a示出3102'、3102"所屬金屬層的平面示意圖，圖中的圓形空洞表示為與該金屬層電絕緣的過孔穿過該金屬層而挖去的部分。3104,、3104"是封裝金屬再分布層(RDL) 311B中另一同層金屬被分割開的兩個部分。圖4b不出3104'、3104"所屬金屬層的平面示意圖，圖中的圓形空洞表示為與該金屬層電絕緣的過孔穿過該金屬層而挖去的部分。3102'和3102"間，以及3104,和3104"間的縫隙寬度為W。3102'和3102"，以及3104,和3104"的平面幾何形狀可以是任意的，不限于圖4a和4b所示的形狀。3104'和3102'分別經(jīng)凸點313與外界電壓VSS的供電電源和接地電連接，同時分別與電源硅通孔(Power TSV) 309a和地硅通孔(Ground TSV)308a電連接。3104"和3102"分別經(jīng)凸點313與外界電壓VDD的供電電源和接地電連接，同時分別與電源硅通孔(PowerTSV) 309b和地硅通孔(Ground TSV) 308b電連接。金屬層3102'地平面、金屬層310V電源平面與夾在其中的高介電常數(shù)介質(zhì)層3103構(gòu)成了ー個平行板腔體式的電壓VSS電源分配層。金屬層3102"地平面、金屬層3104"電源平面與夾在其中的高介電常數(shù)介質(zhì)層3103構(gòu)成了ー個平行板腔體式的電壓VDD電源分配層。由于夾在金屬層3104'和3102'間，以及3104"和3102"間的高介電常數(shù)介質(zhì)層3103具有介電常數(shù)高并且厚度薄的特點，在較小的縫隙寬度W情況下，就能實現(xiàn)電壓VSS和VDD間寬帶寬的深度隔離。金屬層3102'、3104'與夾在其中的高介電常數(shù)介質(zhì)層3103構(gòu)成的平板電容為半導(dǎo)體芯片VSS功能區(qū)域提供瞬態(tài)電流，抑制VSS功能區(qū)域電源噪聲。金屬層3102"、3104"與夾在其中的高介電常數(shù)介質(zhì)層3103構(gòu)成的平板電容為半導(dǎo)體芯片VDD功能區(qū)域提供瞬態(tài)電流，抑制VDD功能區(qū)域電源噪聲。當(dāng)然，由于3102'、3102"和3104'、3104"的面積比較圖3中3102和，3104面積有所減少，構(gòu)成的電容容值減小、儲存電荷的能力有限，所以提供給半導(dǎo)體芯片VSS功能區(qū)域和VDD功能區(qū)域的瞬態(tài)電流大小有限，對電源噪聲抑制的深度受限。半導(dǎo)體芯片300C的兩個供電電壓(VSS和VDD)也可以具有相同的電壓值或不同的電壓值。半導(dǎo)體芯片300C的封裝金屬再分布層(RDL)311C中至少四層或四層以上金屬層和至少兩層或兩層以上高介電常數(shù)介質(zhì)層位于半導(dǎo)體襯底的背面表面上，其中兩層金屬層和夾在其間的ー層高介電常數(shù)介質(zhì)層構(gòu)成一平行板腔體結(jié)構(gòu)，構(gòu)成的所述平行板腔體結(jié)構(gòu)的最少數(shù)量等于所述半導(dǎo)體芯片所需隔離供電電壓的數(shù)量，兩個相鄰的所述平行板腔體結(jié)構(gòu)之間至少有ー層金屬間介質(zhì)層，屬于同一平行板腔體結(jié)構(gòu)的兩層金屬層中的ー層金屬層與承載半導(dǎo)體芯片所需的ー個供電電壓的電源硅通孔(Power TSV)電連接，另ー層金屬層與承載相對應(yīng)的地電位的地硅通孔(Ground TSV)電連接，同一金屬層所電連接的多個電源硅通孔(Power TSV)或多個地硅通孔(Ground TSV)承載相同的，無需相隔離的供電電壓或地電位。如圖5所示，半導(dǎo)體芯片300C的封裝金屬再分布層(RDL) 311C中包括兩層高介電常數(shù)介質(zhì)層3103a和3103b。金屬層3102a、3104a、3104b、3102b、3106依次位于半導(dǎo)體襯底的背面鈍化層3101上，高介電常數(shù)介質(zhì)層3103a夾在金屬層3102a和3104a之間，高介電常數(shù)介質(zhì)層3103b夾在金屬層3104b和3102b之間。金屬間介質(zhì)層3105a、3105b分別位于金屬層3104a和3104b之間、金屬層3102b和3106之間。3104a和3102a分別經(jīng)凸點313與外界電壓VDD的供電電源和接地電連接，同時分別與電源硅通孔(Power TSV) 309b和地硅通孔(Ground TSV) 308b電連接。3104b和3102b分別經(jīng)凸點313與外界電壓VSS的供電電源和接地電連接，同時分別與電源硅通孔(Power TSV) 309a和地硅通孔(Ground TSV) 308a電連接。金屬層3102a地平面、金屬層3104a電源平面與夾在其中的高介電常數(shù)介質(zhì)層3103a構(gòu)成了ー個平行板腔體式的電壓VDD電源分配層；金屬層3102b地平面、金屬層3104b電源平面與夾在其中的高介電常數(shù)介質(zhì)層3103b構(gòu)成了ー個平行板腔體式的電壓VSS電源分配層；由于金屬層3102a、3104a、3104b、3102b間是相互電絕緣的，上述平行板腔體式的電壓 VDD電源分配層與平行板腔體式的電壓VSS電源分配層間的耦合很小，所以能實現(xiàn)電壓VSS和VDD間好的隔離，同時，金屬層3102a、3104a、3104b、3102b是連續(xù)平面，且面積幾乎可以與半導(dǎo)體芯片300C平面面積接近，上述平行板腔體式的電壓VDD電源分配層與平行板腔體式的電壓VSS電源分配層具有最大化的電容值，能為半導(dǎo)體芯片VDD功能區(qū)域和VSS功能區(qū)域提供大量瞬態(tài)電荷，滿足瞬態(tài)大電流抽取的需要，抑制VDD功能區(qū)域和VSS功能區(qū)域電源噪聲；顯然圖5所示的半導(dǎo)體芯片300C的缺點是其封裝金屬再分布層(RDL)311C需要較多的金屬層，増加的制備難度和成本。上述實施例(附圖3、4和圖5)很容易類推到金屬層3102、3102'、3102"、3102a、和3102b為電源平面，而金屬層3104、3104'、3104"、3104a、和3104b為地平面的情況。上述實施例(附圖3、4和圖5)很容易推廣到封裝金屬再分布層(RDL) 311A、311B、311C包含更多的金屬層、金屬間介質(zhì)層和高介電常數(shù)介質(zhì)層的情況，每兩個所述金屬層與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)；多個“三明治”結(jié)構(gòu)中的ー個金屬層與地硅通孔(Ground TSV)電連接形成地平面層(G)，另ー個金屬層與電源硅通孔(PowerTSV)形成電源平面層(P)。多個地平面層(G)、電源平面層(P)構(gòu)成各種不同的地平面層(G)、電源平面層(P)層排列組合結(jié)構(gòu)，如G-P-G、G-P-G-P, P-G-P-G, G-P-G-P-G,但不限于此，另外多個金屬層和其層間的高介電常數(shù)介質(zhì)層形成的地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)中間可以插入連接信號硅通孔(Signal TSV)的信號金屬層和金屬間介質(zhì)層，也就是說，可以用連接信號硅通孔(Signal TSV)的信號金屬層和金屬間介質(zhì)層將多個金屬層和其層間的高介電常數(shù)介質(zhì)層形成的地平面層(G)、電源平面層(P)排列組合在空間上隔離成兩個及兩個以上地平面層(G)、電源平面層(P)的子排列組合，各子排列組合并聯(lián)，顯然最小的地平面層(G)、電源平面層(P)子排列組合是(G-P)或(P-G)。多個金屬層和其層間的高介電常數(shù)介質(zhì)層形成的地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)增大了總的電容量，整體儲能能力增強，能為半導(dǎo)體芯片提供更多的電荷，滿足半導(dǎo)體芯片瞬態(tài)大電流的需要，對半導(dǎo)體芯片電源噪聲的抑制和隔離作用更強大。
上述實施例(附圖3、4和圖5)很容易推廣到半導(dǎo)體芯片含有多個(兩個以上)供電電壓的情況，這多個(兩個以上)供電電壓可以具有相同的電壓值或也可以具有不同的電壓值。實施例四如附圖6所示，半導(dǎo)體芯片400包括一半導(dǎo)體襯底401和若干穿透半導(dǎo)體襯底的導(dǎo)電娃通孔；半導(dǎo)體襯底的正面表面402上設(shè)有一電路區(qū)域404,金屬布線層405位于電路區(qū)域404上。金屬布線層405包含ー層和ー層以上的金屬布線，相鄰各層金屬布線由介質(zhì)材料層相隔開，(圖中未示出)。金屬布線包括電源線、地線和信號線。多個穿透半導(dǎo)體襯底的導(dǎo)電硅通孔(TSV);形成半導(dǎo)體芯片的金屬布線層405中的電源線和地線到半導(dǎo)體襯底的背面表面403的電連接，其中包括，連接半導(dǎo)體芯片的金屬布線層405中地線的地硅通孔(Ground TSV) 408 ;連接半導(dǎo)體芯片的金屬布線層405中 電源線的電源硅通孔(Power TSV) 409。半導(dǎo)體襯底的背面表面403與半導(dǎo)體襯底的正面表面402相対。半導(dǎo)體襯底的背面鈍化層4101位于半導(dǎo)體襯底的背面表面403上。金屬層4102、4104依次位于半導(dǎo)體襯底的背面鈍化層4101上，金屬層4102、4104是連續(xù)的。金屬層4102和4104間為高介電常數(shù)介質(zhì)層4103，金屬層4102連接地硅通孔(Ground TSV) 408，金屬層4104連接電源硅通孔(Power TSV) 409 ;金屬層4106位于半導(dǎo)體芯片的金屬布線層405上方,金屬層4106和半導(dǎo)體芯片的金屬布線層405間有介質(zhì)層4105來實現(xiàn)電絕緣。與外界電連接的凸點413，以及位于凸點413底部與金屬層4106相接觸的凸點下金屬化層(UBM) 412。金屬層4106可以起到重新分布各個凸點413位置的作用。介質(zhì)層4105也可以起到在后續(xù)制備金屬層4106、凸點下金屬化層(UBM)412和凸點413エ藝過程中保護(hù)前期エ藝制備成果的作用。也就是說，半導(dǎo)體芯片400包括第一表面和第二表面,第二表面與第一表面相對，相比較而言，第一表面臨近半導(dǎo)體芯片的電路區(qū)域404，第二表面遠(yuǎn)離半導(dǎo)體芯片的電路區(qū)域404 ;與外界電連接的凸點413位于半導(dǎo)體芯片400的第一表面上,連續(xù)金屬層4102、4104和其間的高介電常數(shù)介質(zhì)層4103構(gòu)成的高電容密度的平板電容位于半導(dǎo)體芯片400的第二表面上，所述構(gòu)成的高電容密度的平板電容通過穿透半導(dǎo)體襯底的地硅通孔(Ground TSV)408和電源硅通孔(Power TSV)409實現(xiàn)對半導(dǎo)體芯片400中電源分配網(wǎng)絡(luò)的退耦，提供瞬態(tài)大電流的需求，抑制電源噪聲。金屬層4102、4104和其間的高介電常數(shù)介質(zhì)層4103組成封裝金屬再分布層(RDL)。上述實施例很容易類推到金屬層4102連接電源硅通孔(Power TSV)，而金屬層4104連接地硅通孔(Ground TSV)的情況；也很容易推廣到半導(dǎo)體芯片的第二表面有多個金屬層連接地硅通孔(Ground TSV)形成各種不同的地平面層(G)，多個金屬層連接電源硅通孔(Power TSV)形成不同的電源平面層(P)。多個地平面層(G)、電源平面層(P)形成各種不同的地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)，如G-P-G、G-P-G-P、P-G-P-G、G-P-G-P-G，但不限于此。另外多個金屬層和其層間的高介電常數(shù)介質(zhì)層形成的地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)中間可以插入金屬間介質(zhì)層；也很容易推廣到半導(dǎo)體芯片含有兩個或兩個以上供電電壓的情況，這兩個或兩個以上供電電壓可以具有相同的電壓值或也可以具有不同的電壓值。
實施例五圖7給出半導(dǎo)體芯片500的剖面結(jié)構(gòu)示意圖，圖8給出半導(dǎo)體芯片500的表面俯視結(jié)構(gòu)示意圖。如附圖7所不,半導(dǎo)體芯片500包括一半導(dǎo)體襯底501和若干穿透半導(dǎo)體襯底的導(dǎo)電娃通孔。半導(dǎo)體襯底的正面表面502上設(shè)有一電路區(qū)域504,金屬布線層505位于電路區(qū)域504上。半導(dǎo)體芯片的金屬布線層505包含ー層和ー層以上的金屬布線，相鄰各層金屬布線由介質(zhì)材料層相隔開，(圖中未示出)，所述金屬布線包括電源線、地線和信號線。焊盤514位于金屬布線層505的頂部，通常如圖8所示，呈單層環(huán)形分布，也可以分布成多層(兩層及以上)環(huán)形；封環(huán)(seal ring)507圍繞半導(dǎo)體芯片的電路區(qū)域504，形成對半導(dǎo)體芯片的電路區(qū)域504的保護(hù),焊盤514位于封環(huán)(seal ring) 507內(nèi)部；圖形化的金屬層515將所有焊盤514電連接至封環(huán)(seal ring)507外部。介質(zhì)層506用于金屬層515和半導(dǎo)體芯片的金屬布線層505之間的電絕緣隔離。位于封環(huán)(seal ring) 507外部(即半導(dǎo)體芯片的電路區(qū)域504之外)的多個穿透半導(dǎo)體襯底的導(dǎo)電硅通孔(TSV)和圖形化的金屬層515—起形成了所有焊盤514到半導(dǎo)體 襯底的背面表面403的電連接。多個穿透半導(dǎo)體襯底的導(dǎo)電硅通孔(TSV)，其中包括，連接半導(dǎo)體芯片的金屬布線層505中地線的地硅通孔(Ground TSV) 508，連接半導(dǎo)體芯片的金屬布線層505中電源線的電源硅通孔(Power TSV) 509，連接半導(dǎo)體芯片的金屬布線層505中信號線的信號硅通孔(Signal TSV)(圖中未示出)。半導(dǎo)體襯底的背面表面503與半導(dǎo)體襯底的正面表面502相対。半導(dǎo)體襯底的背面鈍化層5101位于半導(dǎo)體襯底的背面表面503上。連續(xù)的金屬層5102、5104依次位于半導(dǎo)體襯底的背面鈍化層5101上。金屬層5102和5104間為高介電常數(shù)介質(zhì)層5103。金屬層5102連接地硅通孔(Ground TSV) 508形成地平面層(G);金屬層5104連接電源硅通孔(Power TSV) 509形成電源平面層(P)。連續(xù)的金屬層5102地平面層、金屬層5104電源平面層以及其層間的高介電常數(shù)介質(zhì)層5103構(gòu)成的高電容密度的平板電容通過穿透半導(dǎo)體襯底的地硅通孔(Ground TSV) 508和電源硅通孔(Power TSV) 509實現(xiàn)對半導(dǎo)體芯片500中電源分配網(wǎng)絡(luò)的退耦，提供瞬態(tài)大電流的需求，抑制電源噪聲。金屬層5102、5104、5106和其間的高介電常數(shù)介質(zhì)層5103、金屬間介質(zhì)層5105組成封裝金屬再分布層(RDL)511。凸點513用于半導(dǎo)體芯片500與外界電連接。凸點下金屬化層(UBM) 512位于凸點513底部與金屬層5106相接觸。圖7所示結(jié)構(gòu)適合于Via-Iast (先做半導(dǎo)體芯片常規(guī)エ藝流程，包括半導(dǎo)體芯片的電路區(qū)域504和金屬布線層505，再做硅通孔)的硅通孔流程和方法。圖7所示結(jié)構(gòu)中硅通孔遠(yuǎn)離半導(dǎo)體芯片的電路區(qū)域，エ藝難度較低，避免了硅通孔制備過程中對半導(dǎo)體芯片的電路區(qū)域的污染和損害，成品率和成本易于保證。上述實施例很容易類推到金屬層5102連接電源娃通孔(Power TSV),而金屬層5104連接地硅通孔(Ground TSV)的情況；也很容易推廣到封裝金屬再分布層(RDL) 511中含有多個連接地硅通孔(Ground TSV)或電源硅通孔(Power TSV)的金屬層和其層間的高介電常數(shù)介質(zhì)層，形成各種不同的地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)，如G-P-G、G-P-G-P、P-G-P-G、G-P-G-P-G，但不限于此，另外所述多個金屬層和其層間的高介電常數(shù)介質(zhì)層形成的地平面層(G)、電源平面層(P)排列組合結(jié)構(gòu)中間可以插入金屬間介質(zhì)層；也很容易推廣到半導(dǎo)體芯片含有兩個或兩個以上供電電壓的情況，這兩個或兩個以上供電電壓可以具有相同的電壓值也可以具有不同的電壓值。實施例六圖9給出半導(dǎo)體芯片600的剖面結(jié)構(gòu)示意圖，圖10給出半導(dǎo)體芯片600的表面俯視結(jié)構(gòu)示意圖。如附圖10所示，圖形化的金屬層615將所有焊盤514電連接至封環(huán)(sealring) 607外部，并且使得多個穿透半導(dǎo)體襯底601的導(dǎo)電硅通孔(TSV)呈雙排交錯式分布，為滿足半導(dǎo)體芯片性能和方便后續(xù)使用的需要，多個穿透半導(dǎo)體襯底601的導(dǎo)電硅通孔(TSV)的分布形式可以是多種多樣的。應(yīng)當(dāng)指出，在本發(fā)明結(jié)構(gòu)前提下，還可以做出不同的結(jié)構(gòu)搭配調(diào)整和細(xì)節(jié)潤色，這些調(diào)整和潤色也應(yīng)視為本發(fā)明的保護(hù)范圍。
上述實施例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受上述實施例的限制，其他的任何未背離本發(fā)明的精神實質(zhì)與原理下所作的改變、修飾、替代、組合、簡化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體芯片，其特征在于，包括 一半導(dǎo)體襯底以及若干穿透半導(dǎo)體襯底的導(dǎo)電硅通孔； 所述半導(dǎo)體襯底上設(shè)有平板電容結(jié)構(gòu)。
2.根據(jù)權(quán)利要求I所述的一種半導(dǎo)體芯片，其特征在于 所述半導(dǎo)體襯底的正面表面上設(shè)有一半導(dǎo)體芯片的電路區(qū)域； 所述電路區(qū)域上設(shè)有一金屬分布層； 所述半導(dǎo)體襯底的背面表面上設(shè)有一封裝金屬再分布層； 所述平板電容結(jié)構(gòu)設(shè)在所述封裝金屬再分布層上； 所述金屬分布層通過所述電硅通孔與所述封裝金屬再分布層電連接。
3.根據(jù)權(quán)利要求2所述的一種半導(dǎo)體芯片，其特征在于 所述金屬分布層的金屬布線包括電源線、地線和信號線； 所述導(dǎo)電硅通孔至少包括至少一個電源硅通孔和至少一個地硅通孔； 所述導(dǎo)電硅通孔包括信號硅通孔或不包括信號硅通孔； 所述電源硅通孔承載半導(dǎo)體芯片所需的供電電壓； 所述地硅通孔承載半導(dǎo)體芯片所需的與所述供電電壓相對應(yīng)的地電位； 所述電源硅通孔與所述電源線連接，所述地硅通孔與所述地線連接，所述信號硅通孔與所述信號線連接。
4.根據(jù)權(quán)利要求3所述的一種半導(dǎo)體芯片，其特征在于 所述封裝金屬再分布層包括至少兩個金屬層和至少一個高介電常數(shù)介質(zhì)層，其中，兩個所述金屬層與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間； 所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層。
5.根據(jù)權(quán)利要求3所述的一種半導(dǎo)體芯片，其特征在于 所述封裝金屬再分布層包含多個金屬層、多個高介電常數(shù)介質(zhì)層和多個金屬間介質(zhì)層；其中，三個所述金屬層與兩個高介電常數(shù)介質(zhì)層構(gòu)成一個地平面層-電源平面層-地平面層結(jié)構(gòu)； 所述地平面層-電源平面層-地平面層結(jié)構(gòu)構(gòu)成一個由兩個所述平板電容結(jié)構(gòu)相并聯(lián)的結(jié)構(gòu)； 所述地平面層-電源平面層-地平面層結(jié)構(gòu)中的所述三個金屬層與所述兩個高介電常數(shù)介質(zhì)層按照金屬層、高介電常數(shù)介質(zhì)層、金屬層、高介電常數(shù)介質(zhì)層、金屬層依次排列；所述地平面層-電源平面層-地平面層結(jié)構(gòu)位于所述封裝金屬再分布層的頂部、中部或底部； 所述地平面層-電源平面層-地平面層結(jié)構(gòu)中的第一個金屬層與所述地硅通孔電連接構(gòu)成地平面層；第二個金屬層與所述電源硅通孔電連接構(gòu)成電源平面層；第三個金屬層與所述地硅通孔電連接構(gòu)成地平面層。
6.根據(jù)權(quán)利要求3所述的一種半導(dǎo)體芯片，其特征在于 所述封裝金屬再分布層包括多個金屬層、多個高介電常數(shù)介質(zhì)層、多個金屬間介質(zhì)層；其中，每一個所述高介電常數(shù)介質(zhì)層與其兩側(cè)的兩個所述金屬層構(gòu)成一個“三明治”結(jié)構(gòu)； 每一個所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間； 所述“三明治”結(jié)構(gòu)位于所述封裝金屬再分布層的頂部、中部或底部； 所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層； 多個所述電源平面層和多個所述地平面層構(gòu)成不同的排列組合結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的一種半導(dǎo)體芯片，其特征在于 多個與所述信號硅通孔連接的金屬層和金屬間介質(zhì)層將所述排列組合結(jié)構(gòu)在空間上隔離成多個電源平面層、地平面層的子排列組合； 最小的所述子排列組合包括地平面層-電源平面層或電源平面層-地平面層。
8.根據(jù)權(quán)利要求6所述的一種半導(dǎo)體芯片，其特征在于 所述排列組合包括地平面層-電源平面層-地平面層-電源平面層、電源平面層-地平面層-電源平面層-地平面層、或地平面層-電源平面層-地平面層-電源平面層-地平面層。
9.根據(jù)權(quán)利要求4-8任一項所述的一種半導(dǎo)體芯片，其特征在于 多個所述電源平面之間是短路的； 多個所述地平面之間是短路的。
10.根據(jù)權(quán)利要求2所述的一種半導(dǎo)體芯片，其特征在于 所述封裝金屬再分布層可以包括多個金屬層、多個高介電常數(shù)介質(zhì)層或所述所述封裝金屬再分布層可以包括多個金屬層、多個高介電常數(shù)介質(zhì)層和至少一個金屬間介質(zhì)層；其中，每一個所述高介電常數(shù)介質(zhì)層與其兩側(cè)的兩個所述金屬層構(gòu)成一個“三明治”結(jié)構(gòu)；所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間； 所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層； 多個所述電源平面層和多個所述地平面層構(gòu)成不同的排列組合結(jié)構(gòu)； 所述排列組合包括地平面層-電源平面層-地平面層-電源平面層、電源平面層-地平面層-電源平面層-地平面層、或地平面層-電源平面層-地平面層-電源平面層-地平面層； 多個與所述信號硅通孔連接的金屬層和金屬間介質(zhì)層將所述排列組合結(jié)構(gòu)在空間上隔離成多個電源平面層、地平面層的子排列組合； 最小的所述子排列組合包括地平面層-電源平面層或電源平面層-地平面層。
11.根據(jù)權(quán)利要求10所述的一種半導(dǎo)體芯片，其特征在于 所述半導(dǎo)體芯片需要至少兩個具有相同伏值的電壓隔離供電； 所述導(dǎo)電硅通孔包括至少兩個穿透半導(dǎo)體襯底的電源硅通孔、至少兩個穿透半導(dǎo)體襯底的地硅通孔；所述電源硅通孔承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓； 所述地硅通孔承載與所述至少兩個與半導(dǎo)體芯片所需的隔離供電的電壓相對應(yīng)的地電位；所述封裝金屬再分布層包括至少兩個金屬層和至少一個高介電常數(shù)介質(zhì)層，其中，兩個所述金屬層與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間； 所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層； 所述承載相隔離供電電壓的電源硅通孔和承載與相隔離供電電壓相對應(yīng)的地電位的地硅通孔與所述平板電容結(jié)構(gòu)的接觸點在所述平板電容結(jié)構(gòu)表面上呈區(qū)域化分布。
12.根據(jù)權(quán)利要求10所述的一種半導(dǎo)體芯片，其特征在于 所述半導(dǎo)體芯片需要至少兩個電壓隔離供電； 所述導(dǎo)電硅通孔包括至少兩個穿透半導(dǎo)體襯底的電源硅通孔、至少兩個穿透半導(dǎo)體襯底的地硅通孔； 所述電源硅通孔承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓； 所述地硅通孔承載與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng)的地電位； 所述封裝金屬再分布層至少要包括至少兩個金屬層和至少一個高介電常數(shù)介質(zhì)層；其中，兩個所述金屬層分別被分割成至少兩個獨立絕緣的子金屬面；兩個所述子金屬面與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)構(gòu)成一個所述子平板電容結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個子金屬面之間； 所述“三明治”結(jié)構(gòu)中一子金屬面與所述電源硅通孔電連接形成電源平面；另一子金屬面與所述地硅通孔電連接形成地平面； 兩個所述金屬層中的一個金屬層的各個子金屬面分別承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓，另一個金屬層的各個子金屬面分別承載與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng)的地電位。
13.根據(jù)權(quán)利要求10所述一種半導(dǎo)體芯片，其特征在于 所述半導(dǎo)體芯片需要至少兩個電壓隔離供電； 所述導(dǎo)電硅通孔包括至少兩個穿透半導(dǎo)體襯底的電源硅通孔、至少兩個穿透半導(dǎo)體襯底的地硅通孔； 所述電源硅通孔承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓； 所述地硅通孔承載與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng)的地電位； 所述封裝金屬再分布層包括至少四個金屬層、至少兩個高介電常數(shù)介質(zhì)層和至少一個金屬間介質(zhì)層；其中，兩個所述金屬層與一個所述高介電常數(shù)介質(zhì)層構(gòu)成一個“三明治”結(jié)構(gòu)；至少有一層金屬間介質(zhì)層將兩個相鄰的“三明治”結(jié)構(gòu)在空間上隔離開； 所述“三明治”結(jié)構(gòu)構(gòu)成一個所述平板電容結(jié)構(gòu)； 所述“三明治”結(jié)構(gòu)中的所述高介電常數(shù)介質(zhì)層位于所述兩個金屬層之間； 所述“三明治”結(jié)構(gòu)中一金屬層與所述電源硅通孔電連接形成電源平面層；另一金屬層與所述地硅通孔電連接形成地平面層；各個“三明治”結(jié)構(gòu)分別承載至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓，以及與所述至少兩個半導(dǎo)體芯片所需的相隔離供電的電壓相對應(yīng)的地電位。
14.根據(jù)權(quán)利要求2所述的一種半導(dǎo)體芯片結(jié)構(gòu)，其特征在于 所述電路區(qū)域周圍設(shè)有環(huán)繞的封環(huán)，所述導(dǎo)電硅通孔位于所述電路區(qū)域的下方或位于所述封環(huán)之外。
15.根據(jù)權(quán)利要求I所述的一種半導(dǎo)體芯片結(jié)構(gòu)，其特征在于 所述半導(dǎo)體芯片與外界電連接的凸點位于所述半導(dǎo)體芯片的正面表面上或位于所述半導(dǎo)體芯片的背面表面上。
16.根據(jù)權(quán)利要求書4、5、6、10、11、12、13任一項所述的一種半導(dǎo)體芯片結(jié)構(gòu)，其特征在于 所述高介電常數(shù)介質(zhì)層兩側(cè)與所述電源硅通孔電連接的金屬層或金屬層的子金屬面 構(gòu)成連續(xù)的平面； 所述高介電常數(shù)介質(zhì)層兩側(cè)與所述地硅通孔電連接的金屬層或金屬層的子金屬面構(gòu)成連續(xù)的平面。
17.根據(jù)權(quán)利要求書4、5、6、10、11、12、13任一項所述的一種半導(dǎo)體芯片結(jié)構(gòu)，其特征在于 所述高介電常數(shù)介質(zhì)層的厚度為100納米-10微米，其介電常數(shù)超過10。
全文摘要
公開了一種半導(dǎo)體芯片，包括一半導(dǎo)體襯底以及若干穿透半導(dǎo)體襯底的導(dǎo)電硅通孔；所述半導(dǎo)體襯底上設(shè)有平板電容結(jié)構(gòu)。本發(fā)明通過提高芯片上電源分配網(wǎng)絡(luò)超寬帶退耦能力，在超寬頻帶范圍增強半導(dǎo)體芯片抑制電源噪聲的產(chǎn)生和互擾，以及抵御外來電源噪聲干擾的能力，從而提高半導(dǎo)體芯片性能。
文檔編號H01L23/64GK102856303SQ201110174980
公開日2013年1月2日 申請日期2011年6月27日 優(yōu)先權(quán)日2011年6月27日
發(fā)明者李寶霞, 萬里兮 申請人:中國科學(xué)院微電子研究所