專利名稱：一種基于電子隧穿的柵控金屬-絕緣體器件的制作方法
技術領域：
本發(fā)明屬于量子效應器件技術領域，具體涉及一種基于量子隧穿效應的半導體器件。
背景技術：
近年來，以硅集成電路為核心的微電子技術得到了迅速的發(fā)展。集成度作為衡量集成電路發(fā)展的重要指標之一，基本上遵循摩爾定律，即半導體芯片的集成度以每18個月翻一番的速度增長，這要求器件的尺寸不斷的縮小。在半導體器件特征尺寸的不斷縮小過程中，當芯片的特征尺寸處于微米尺度時，其中的電子在波粒二重性中主要呈粒子性，目前大多數(shù)半導體器件只利用了電子的粒子性；當芯片的特征尺寸處于納米尺度時，尤其當特征尺寸與電子的德布洛波長或電子的平均自由程可比擬或更小時，其中的電子在波粒二重性中主要呈波動性，這種電子的波動性就是一種量子效應。所謂量子效應是電子的能量被量子化，電子的運動在某個方向上受到約束。隧穿效應也叫勢壘貫穿，按照經(jīng)典理論，總能量低于勢壘是不能實現(xiàn)反應的。但依量子力學觀點，無論粒子能量是否高于勢壘，都不能肯定粒子是否能越過勢壘，只能說出粒子越過勢壘概率的大小。它取決于勢壘高度、寬度及粒子本身的能量。能量高于勢壘的、運動方向適宜的未必一定反應，只能說反應概率較大。而能量低于勢壘的仍有一定概率實現(xiàn)反應，即可能有一部分粒子穿越勢壘好像從大山隧道通過一般，這就是隧穿效應。隨著集成電路器件技術的進一步發(fā)展，半導體器件的尺寸越來越小，隨之而來的短溝道效應也愈加明顯，漏電流逐漸上升，量子隧穿效應在半導體器件的工作中起到越來越重要的作用，因此基于量子隧穿效應的半導體器件也成為當前研究的熱點。

發(fā)明內容
本發(fā)明的目的在于提出一種新的基于量子隧穿效應的半導體器件，以提高半導體器件的性能。為達到本發(fā)明的上述目的，本發(fā)明提出了一種基于量子隧穿效應的MOS-Iike器件，具體包括
一個具有第一種摻雜類型的半導體襯底； 位于所述半導體襯底之上形成的源極； 位于所述半導體襯底之上形成的漏極；
位于所述半導體襯底內靠近源極的具有第二種摻雜類型的源摻雜區(qū)； 位于所述半導體襯底表面形成的隧穿絕緣體層； 位于所述漏極與所述隧穿絕緣體層之間形成的金屬層；
所述的金屬層、隧穿絕緣體層與所述半導體襯底構成一個MIS (金屬-絕緣體-半導體)結構；
位于所述半導體襯底之上所述MIS結構一側形成的柵極；位于所述MIS結構與所述柵極之間形成的柵絕緣體層。同時，本發(fā)明還提出了上述基于量子隧穿效應的半導體器件的制造方法，具體步驟包括
提供一個具有第一種摻雜類型的半導體襯底； 形成第一層絕緣薄膜； 形成第一層導電薄膜； 刻蝕所述第一層導電薄膜； 刻蝕所述第一層絕緣薄膜； 繼續(xù)刻蝕部分所述半導體襯底；
進行離子注入，在所述半導體襯底內形成具有第二種摻雜類型的摻雜區(qū)； 形成第二層絕緣薄膜； 刻蝕所述第二層絕緣薄膜形成接觸孔； 形成第二層導電薄膜； 刻蝕所述第二層導電薄膜形成電極。進一步地，所述的半導體襯底為單晶硅、多晶硅或者為絕緣體上的硅(S0I)。所述的第一層絕緣薄膜為Si02、A1203、La2O3^ HfO2或TW2等絕緣材料。所述的第一層導電薄膜為Al、Co、Ti或Pt等金屬材料。所述的第二層絕緣薄膜為Si02、A1203、La2O3> HfO2, TiO2或 Si3N4等絕緣材料。所述的第二層導電薄膜為金屬、合金或者為摻雜的多晶硅。更進一步地，所述的第一種摻雜類型為η型，所述的第二種摻雜類型為P型；或者所述的第一種摻雜類型為P型，所述的第二種摻雜類型為η型。本發(fā)明采用平臺工藝制作了基于量子隧穿效應的半導體器件，通過對本發(fā)明所提供的半導體器件施加合適的偏壓，可以控制其隧穿效率，減小漏電流流，提高亞閾值擺幅性能。


圖1為本發(fā)明所提供的基于量子隧穿效應的半導體器件的一個實施例的截面圖。圖2至圖10為本發(fā)明所提供的制造如圖1所示的MOS-Iike器件的一個實施例的工藝流程圖。
具體實施例方式下面將參照附圖對本發(fā)明的一個示例性實施方式作詳細說明。在圖中，為了方便說明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實際尺寸。盡管這些圖并不能完全準確的反映出器件的實際尺寸，但是它們還是完整的反映了區(qū)域和組成結構之間的相互位置，特別是組成結構之間的上下和相鄰關系。參考圖中的表示是示意性的，但這不應該被認為是限制本發(fā)明的范圍。同時在下面的描述中，所使用的術語襯底可以理解為包括正在工藝加工中的半導體襯底，可能包括在其上所制備的其它薄膜層。圖1為本發(fā)明所提供的基于量子隧穿效應的半導體器件的一個實施例的截面圖。 如圖1所示，該半導體器件形成于絕緣體上的硅(SOI)襯底100之上，SOI襯底100包括薄的單晶硅頂層100a、薄的絕緣體層IOOb和厚的P型硅襯底層100c。金屬層102、隧穿絕緣層101與襯底IOOc構成MIS結構，柵絕緣體層104覆蓋襯底IOOc并將柵電極106與所述 MIS結構隔離。金屬層105、107分別為器件的漏極和源極，在硅襯底層IOOc內靠近源極107 處形成有η型摻雜區(qū)103。當對漏極、柵極、源極分別施加電壓0ν、3ν、1ν時，ρ型硅襯底層IOOc的表面會反型成η型，器件處于導通狀態(tài)。當對柵極施加電壓Ov時，器件處于柵關閉模式，若對漏極施加電壓0ν、源極施加電壓lv，則硅襯底層IOOc側有可占據(jù)的量子態(tài)，ρη結反偏，隧穿電流小。若對漏極施加電壓lv、源極施加電壓Ον，則硅襯底層200c側電子密度小，隧穿電流小。本發(fā)明所公開的基于量子隧穿效應的半導體器件可以通過很多方法制造。以下所敘述的是本發(fā)明所提供的制造如圖1所示的基于量子隧穿效應的半導體器件的一個實施例的工藝流程。具體步驟為
提供一個具有第一種摻雜類型的半導體襯底；
形成第一層絕緣薄膜；
形成第一層導電薄膜；
形成第一層光刻膠并光刻形成圖形；
刻蝕所述第一層導電薄膜；
刻蝕所述第一層絕緣薄膜；
剝除第一層光刻膠；
形成第二層光刻膠并光刻形成圖形；
刻蝕部分所述半導體襯底；
剝除第二層光刻膠；
形成第三層光刻膠并光刻形成圖形；
進行離子注入形成具有第二種摻雜類型的摻雜區(qū)；
剝除第三層光刻膠；
形成第二層絕緣薄膜；
形成第四層光刻膠并光刻形成圖形；
刻蝕所述第二層絕緣薄膜形成接觸孔；
剝除第四層光刻膠；
形成第二層導電薄膜并刻蝕所述第二層導電薄膜形成電極。下面結合附圖作進一步說明。首先，提供一個絕緣體上的硅(SOI)襯底200，SOI襯底200包括薄的單晶硅頂層 200a、薄的絕緣體層200b和厚的ρ型硅襯底層200c，然后在SOI襯底200之上淀積一層 3-15nm厚的隧穿絕緣體層201，隧穿絕緣體層201比如為二氧化硅，如圖2所示。接下來，在隧穿絕緣體層201之上淀積一層金屬層202，比如為鈦，如圖3所示。接下來，淀積一層光刻膠并光刻形成圖形，然后刻蝕掉暴露的金屬層202，接著繼續(xù)刻蝕掉暴露的隧穿絕緣體層201。剝除光刻膠后再淀積一層新的光刻膠并光刻形成圖形， 然后刻蝕部分硅襯底層200c并剝除光刻膠后如圖4所示，其中圖5為圖4所示結構的A向視圖。接下來，淀積一層光刻膠并光刻形成圖形，然后進行離子注入形成η型摻雜區(qū)203，剝除光刻膠后如圖6所示。接下來，淀積一層5-20nm厚的柵絕緣體層204，比如為氮化硅。接著，淀積一層光刻膠并光刻形成圖形，然后刻蝕柵絕緣體層204形成接觸孔，剝除光刻膠后如圖7所示，其中圖8為圖7所示結構的A向視圖。最后，淀積一層金屬205，再淀積一層光刻膠并光刻形成圖像，然后刻蝕金屬層 205形成電極，剝除光刻膠后如圖9所示，其中圖10為圖9所示結構的A向視圖。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發(fā)明不限于說明書中所述具體實例。
權利要求
1.一種基于量子隧穿效應的半導體器件，包括 一個具有第一種摻雜類型的半導體襯底；位于所述半導體襯底之上形成的源極； 位于所述半導體襯底之上形成的漏極；位于所述半導體襯底內靠近源極的具有第二種摻雜類型的源摻雜區(qū)； 位于所述半導體襯底表面形成的隧穿絕緣體層； 位于所述漏極與所述隧穿絕緣體層之間形成的金屬層； 所述的金屬層、隧穿絕緣體層與所述半導體襯底構成一個MIS結構； 其特征在于，還包括位于所述半導體襯底之上所述MIS結構一側形成的柵極； 位于所述MIS結構與所述柵極之間形成的柵絕緣體層。
2.根據(jù)權利要求1所述的半導體器件，其特征在于，所述的隧穿絕緣體層由Si02、 A1203、La2O3> HfO2或TiO2絕緣材料形成。
3.根據(jù)權利要求1所述的半導體器件，其特征在于，所述的金屬層由Al、Co、Ti或Pt 金屬材料形成。
4.根據(jù)權利要求1所述的半導體器件，其特征在于，所述的柵絕緣體層由Si02、Al2O3, La2O3、HfO2、TiO2或Si3N4絕緣材料形成。
5.根據(jù)權利要求1所述的半導體器件，其特征在于，所述的第一種摻雜類型為η型，所述的第二種摻雜類型為P型；或者所述的第一種摻雜類型為P型，所述的第二種摻雜類型為 η型。
6.一種基于量子隧穿效應的半導體器件的制造方法，其特征在于具體步驟包括 提供一個具有第一種摻雜類型的半導體襯底；形成第一層絕緣薄膜； 形成第一層導電薄膜； 刻蝕所述第一層導電薄膜； 刻蝕所述第一層絕緣薄膜； 繼續(xù)刻蝕部分所述半導體襯底；進行離子注入，在所述半導體襯底內形成具有第二種摻雜類型的摻雜區(qū)； 形成第二層絕緣薄膜； 刻蝕所述第二層絕緣薄膜形成接觸孔； 形成第二層導電薄膜； 刻蝕所述第二層導電薄膜形成電極。
7.根據(jù)權利要求6所述的制造方法，其特征在于，所述的半導體襯底為單晶硅、多晶硅或者為絕緣體上的硅。
8.根據(jù)權利要求6所述的制造方法，其特征在于，所述的第一層絕緣薄膜為Si02、 A1203、La2O3> HfO2 或 TiO2 絕緣材料。
9.根據(jù)權利要求6所述的制造方法，其特征在于，所述的第一層導電薄膜為Al、Co、Ti 或Pt金屬材料。
10.根據(jù)權利要求6所述的制造方法，其特征在于，所述的第二層絕緣薄膜為Si02、A1203、La203、HfO2, TiO2 或 Si3N4 絕緣材料。
11.根據(jù)權利要求6所述的制造方法，其特征在于，所述的第二層導電薄膜為金屬、合金或者為摻雜的多晶硅。
12.根據(jù)權利要求6所述的制造方法，其特征在于，所述的第一種摻雜類型為η型，所述的第二種摻雜類型為P型；或者所述的第一種摻雜類型為P型，所述的第二種摻雜類型為η 型。
全文摘要
本發(fā)明屬于量子效應器件技術領域，具體涉及一種基于電子隧穿的柵控金屬-絕緣體器件。本發(fā)明包括一個半導體襯底，位于半導體襯底之上的源極、漏極、源摻雜區(qū)、隧穿絕緣體層、金屬層；所述的金屬層、隧穿絕緣體層與半導體襯底構成一個MIS結構；還包括位于半導體襯底之上所述MIS結構一側的柵極，以及位于MIS結構與所述柵極之間的柵絕緣體層。本發(fā)明采用平臺工藝制作了一種基于量子隧穿效應的類似MOSFET(MOS-like)的器件，通過對MOS-like器件施加合適的偏壓，可以控制其隧穿效率，減小反向電流，提高亞閾值擺幅性能。
文檔編號H01L29/78GK102222697SQ201110177198
公開日2011年10月19日 申請日期2011年6月28日 優(yōu)先權日2011年6月28日
發(fā)明者孫清清, 張衛(wèi), 林曦, 王瑋, 王鵬飛 申請人:復旦大學