專利名稱：三維疊層集成電路裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明大致上是有關(guān)于一種高密度集成電路裝置，且特別是有關(guān)于一種用于多層三維疊層裝置的互連結(jié)構(gòu)。
背景技術(shù)：
在高密度存儲(chǔ)器裝置的制造中，集成電路上每單位面積的數(shù)據(jù)量可做為一關(guān)鍵的因素。因此，當(dāng)存儲(chǔ)器裝置的關(guān)鍵尺寸達(dá)到光刻技術(shù)的極限時(shí)，為了達(dá)成更高的儲(chǔ)存密度及較低的每比特的成本，用于疊層多層存儲(chǔ)單元(memory cell)的技術(shù)已被提出。舉例而言，于Lai 等人的 “A Multi-Layer Stackable Thin-Film Transistor (TFT) NAND-Type Flash Memory,，，IEEE Int 1 I Electron Devices Meeting, ll_13Dec. 2006,以及于 Jung 等人的 “Three Dimensionally Stacked NAND Flash Memory Technology Using Stacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond 30nm Node”，IEEE Int1 I Electron Devices Meeting, 11-13 Dec. 2006 的文獻(xiàn)中，薄膜晶體管技術(shù)被應(yīng)用于電荷捕捉存儲(chǔ)器。此外，于Johnson 等人的 “512-Mb PROM With a Three-Dimensional Array of Diode/Anti-fuse Memory Cells，，，IEEE J. of Solid-State Circuits, vol. 38, no. 11, Nov. 2003的文獻(xiàn)中，交叉點(diǎn)陣列(cross-point array)技術(shù)已應(yīng)用于反熔絲存儲(chǔ)器 (anti-fuse memory)。同時(shí)，參照 Cleeves 的標(biāo)題為「Three-Dimensional Memory」的美國專利案第7，081，377號(hào)案。于電荷捕捉存儲(chǔ)器技術(shù)中提供垂直反及(NAND)單元的另一結(jié)構(gòu)被描述于Kim等人的 “Novel 3-D Structure for Ultra-High Density Flash Memory with VRAT and PIPE，，, 2008Symposium on VLSI Technology Digest of Technical Papers ;17_19June 2008 ；pages 122-123 的文獻(xiàn)中。在三維疊層存儲(chǔ)器裝置中，導(dǎo)電互連穿過存儲(chǔ)單元的較上層，用以將存儲(chǔ)單元的較下層耦合至譯碼電路及其相似電路。實(shí)行互連的成本會(huì)隨著所需的光刻步驟的數(shù)量而增加。一種減少光刻步驟的數(shù)量的方法被描述于Tanaka等人的“Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory，，， 2007 Symposium on VLSI Technology Digest of Technical Papers ; 12-14 June 2007, pages :14-15的文獻(xiàn)中。然而，已知的三維疊層存儲(chǔ)器裝置的其中一個(gè)缺點(diǎn)為，對(duì)于各個(gè)接觸層通常使用獨(dú)立的掩模。因此，若有例如20個(gè)接觸層，通常需要20個(gè)不同的掩模，各個(gè)接觸層需要對(duì)于此層的掩模的產(chǎn)生，以及對(duì)于此層的刻蝕步驟。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的之一在于提供一種方法，使用于一互連區(qū)域具有至少四個(gè)接觸層的一疊層的一三維疊層集成電路裝置，用以產(chǎn)生多個(gè)互連接觸區(qū)域，該多個(gè)互連接觸區(qū)域與該多個(gè)接觸層的多個(gè)降落區(qū)域?qū)R且于該多個(gè)接觸層露出該多個(gè)降落區(qū)域。各該接觸層包括一導(dǎo)電層及一絕緣層。設(shè)置于該互連區(qū)域上的任何一上層的至少一部分被移除，以暴露出一第一接觸層并產(chǎn)生用于各該接觸層的接觸開口。選擇一組N個(gè)刻蝕掩模，用以于該多個(gè)接觸層的該疊層處產(chǎn)生多個(gè)個(gè)互連接觸區(qū)域?qū)?，N為至少等于2的整數(shù)。使用該多個(gè)N個(gè)刻蝕掩模以刻蝕該多個(gè)接觸開口至多達(dá)且包含2的N次方個(gè)該多個(gè)接觸層。該多個(gè)N個(gè)掩模使用步驟包括使用一第一掩模以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕一個(gè)該接觸層以及使用一第二掩模，以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕兩個(gè)該多個(gè)接觸層。該移除、該選擇及該使用步驟是執(zhí)行以致于該多個(gè)接觸開口延伸至該多個(gè)2的N次方個(gè)接觸層。形成多個(gè)導(dǎo)電體穿過該多個(gè)接觸開口以接觸于該多個(gè)接觸層的該多個(gè)降落區(qū)域。在一些范例中，該移除步驟是使用一額外的掩模來執(zhí)行。在一些范例中，該第一掩模使用步驟包括使用該第一掩模于每隔一個(gè)該接觸開口刻蝕一個(gè)該接觸層，以及該第二掩模使用步驟包括使用該第二掩模于至少一組第一至第四該多個(gè)接觸開口中的該第三和該第四接觸開口刻蝕兩個(gè)該多個(gè)接觸層。在一些范例中，該多個(gè)N個(gè)掩模使用步驟更包括使用一第三掩模以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕四個(gè)該多個(gè)接觸層，以及使用一第四掩模以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕八個(gè)該多個(gè)接觸層。在一些范例中，該第三掩模使用步驟包括使用該第三掩模于至少一組第一至第八該多個(gè)接觸開口中的該第五至該第八接觸開口刻蝕四個(gè)該多個(gè)接觸層，以及該第四掩模使用步驟包括使用該第四掩模于至少一組第一至第十六該多個(gè)接觸開口中的該第九至該第十六接觸開口刻蝕八個(gè)該多個(gè)接觸層。在一些范例中，產(chǎn)生一接地接觸開口穿過該多個(gè)接觸層，以及形成一接地導(dǎo)電體穿過該接地接觸開口，以與該多個(gè)接觸層的多個(gè)該多個(gè)導(dǎo)電層電性接觸。在一些范例中，該接地接觸開口具有一接地接觸開口側(cè)壁，且在該接地導(dǎo)電體形成步驟之前，移除于該接地接觸開口側(cè)壁的絕緣層的部分，所以該接地導(dǎo)電體增強(qiáng)該接地導(dǎo)電體與該多個(gè)接觸層的多個(gè)該多個(gè)導(dǎo)電層之間的電性接觸。本發(fā)明的目的之二在于提供一種方法，用于一三維疊層集成電路裝置，該方法提供多個(gè)電性連接至位于該互連區(qū)域的多個(gè)接觸層的一疊層處的多個(gè)降落區(qū)域。該集成電路裝置為包括一互連區(qū)域的一類型。該互連區(qū)域包含一上層，該上層的下具有該多個(gè)接觸層的疊層。各該接觸層包括一導(dǎo)電層及一絕緣層。設(shè)置于該互連區(qū)域上的任何一上層的至少一部分被移除，以暴露出一第一接觸層并產(chǎn)生用于各該接觸層的接觸開口。選擇一組N 個(gè)刻蝕掩模以于該多個(gè)接觸層的該疊層處產(chǎn)生多個(gè)互連接觸區(qū)域?qū)?，N為至少等于2的整數(shù)。使用該多個(gè)N個(gè)刻蝕掩模以刻蝕該多個(gè)接觸開口至多達(dá)且包含2的N次方個(gè)該多個(gè)接觸層。該多個(gè)N個(gè)掩模使用步驟包括使用一第一掩模以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕一個(gè)該接觸層，以及使用一第二掩模以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕兩個(gè)該多個(gè)接觸層。該移除、該選擇及該使用步驟被執(zhí)行以致于該多個(gè)接觸開口延伸至該多個(gè)2 的N次方個(gè)接觸層。形成一介電層于多個(gè)側(cè)壁上。形成多個(gè)導(dǎo)電體穿過該多個(gè)接觸開口至位于該多個(gè)接觸層的該多個(gè)降落區(qū)域，該多個(gè)介電層將該多個(gè)導(dǎo)電體電性絕緣于該多個(gè)側(cè)壁。在一些范例中，產(chǎn)生一接地接觸開口穿過該多個(gè)接觸層，以及形成一接地導(dǎo)電體穿過該接地接觸開口，以與該多個(gè)接觸層的多個(gè)該多個(gè)導(dǎo)電層電性接觸。在一些范例中，該接地接觸開口具有一接地接觸開口側(cè)壁，且在該接地導(dǎo)電體形成步驟之前，移除于該接地接觸開口側(cè)壁的該多個(gè)絕緣層的部分，使得相鄰于該接地接觸開口的多個(gè)該多個(gè)導(dǎo)電層的部分被暴露，使得該接地導(dǎo)電體增強(qiáng)與多個(gè)該多個(gè)導(dǎo)電層的電性接觸。一三維疊層集成電路裝置的第一個(gè)范例包括至少第一、第二、第三及第四接觸層的一疊層，位于一互連區(qū)域。各該接觸層包括一導(dǎo)電層及一絕緣層。第一、第二、第三及第四導(dǎo)電體穿過該接觸層的疊層的部分。該第一、第二、第三及第四導(dǎo)電體分別與該第一、第二、第三及第四導(dǎo)電層電性接觸。一介電側(cè)壁間隔物周圍換繞該第二、第三及第四導(dǎo)電體， 以致于該第二、第三及第四導(dǎo)電體僅電性接觸各自的該第二、第三及第四導(dǎo)電層。在一些范例中，該第一、第二、第三及第四導(dǎo)電體具有一恒定的間距。在一些范例中，該第一、第二、第三及第四導(dǎo)電體的位置是由一共同的掩模決定。在一些范例中，該疊層集成電路裝置更包括一接地導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分，該接地導(dǎo)電體電性接觸各該第一、第二、第三及第四導(dǎo)電層。一三維疊層集成電路裝置的第二個(gè)范例包括至少第一、第二、第三及第四接觸層的一疊層，位于一互連區(qū)域。各該接觸層包括一導(dǎo)電層及一絕緣層。第一、第二、第三及第四導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分。該第一、第二、第三及第四導(dǎo)電體分別與該第一、第二、第三及第四導(dǎo)電層電性接觸。該第一、第二、第三及第四導(dǎo)電體具有一恒定的間距。在一些范例中，該第一、第二、第三及第四導(dǎo)電體的位置是由一共同的掩模決定。一三維疊層集成電路裝置的第三個(gè)范例包括至少第一、第二、第三及第四接觸層的一疊層，位于一互連區(qū)域。各該接觸層包括一導(dǎo)電層及一絕緣層。第一、第二、第三及第四導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分。該第一、第二、第三及第四導(dǎo)電體分別與該第一、第二、第三及第四導(dǎo)電層電性接觸。一介電側(cè)壁間隔物周圍換繞該第二、第三及第四導(dǎo)電體，以致于該第二、第三及第四導(dǎo)電體僅電性接觸各自的該第二、第三及第四導(dǎo)電層。一接地導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分且電性接觸各該第一、第二、第三及第四導(dǎo)電層。該第一、第二、第三及第四導(dǎo)電體具有一恒定的間距。該第一、第二、第三及第四導(dǎo)電體與該接地導(dǎo)電體的位置是由一共同的掩模決定。本發(fā)明的其它方面和優(yōu)點(diǎn)可參考圖式、實(shí)施方式以及隨附的權(quán)利要求范圍的說明。


圖I至圖16以及相關(guān)的描述取自于2009年10月14日提出申請(qǐng)的美國專利申請(qǐng)案第 12/579，192號(hào)案，且其標(biāo)題為「3D Integrated Circuit Layer Interconnect having the same assignee as this application」，做為參照而結(jié)合于此揭露內(nèi)容。圖I繪示包含具有互連結(jié)構(gòu)190的三維結(jié)構(gòu)的裝置的剖面視圖，互連結(jié)構(gòu)190具有小的底面積區(qū)，其中導(dǎo)電體180延伸至裝置中的不同的接觸層160-1至160-4。圖2A繪示接觸層160-1的平面視圖，表示降落區(qū)域。圖2B繪示接觸層160-2的平面視圖，表示相鄰于降落區(qū)域的開口。圖2C繪示接觸層160-3的平面視圖，表示相鄰于降落區(qū)域的開口。圖2D繪示接觸層160-4的平面視圖，表示相鄰于降落區(qū)域的開口。圖3A與圖3B繪示三維疊層集成電路裝置的一部分的各個(gè)垂直視圖，此三維疊層集成電路裝置包含具有小的底面積的3維互連結(jié)構(gòu)。圖4繪示裝置的一實(shí)施例的布局的上視圖，此裝置于存儲(chǔ)器陣列的兩側(cè)邊上的周圍中包含互連結(jié)構(gòu)。圖5繪示裝置的一實(shí)施例的布局的上視圖，此裝置于存儲(chǔ)器陣列的四個(gè)側(cè)邊上的 周圍中包含互連結(jié)構(gòu)。圖6繪示包含在此所述互連結(jié)構(gòu)的存儲(chǔ)器裝置的一部分的示意圖。圖7繪示集成電路裝置的簡化方塊圖，集成電路裝置包含具有在此描述的互連結(jié) 構(gòu)的三維存儲(chǔ)器陣列。圖8A、8B、圖8C至圖15繪示用以制造描述于此的互連結(jié)構(gòu)的制造流程的步驟。圖16繪示掩模中的開口的平面視圖，此掩模以類似階梯的方式沿著縱向方向具 有變化的寬度，以容納層上的降落區(qū)域的變化的寬度。圖17至圖34A繪示制造另一個(gè)三維疊層集成電路裝置的范例的結(jié)構(gòu)及方法。圖17及圖17A為三維疊層集成電路裝置的另一個(gè)范例的互連區(qū)域的簡化側(cè)剖面 及上視圖。圖18及圖18A繪示穿過上層形成接觸開口以暴露出第一接觸層的上層導(dǎo)電層后 的互連區(qū)域。圖19及圖19A繪不第一掩模位于圖18的結(jié)構(gòu)上，第一掩模暴露出隔開口。圖20及圖20A繪示穿過在暴露出的接觸開口的單一接觸層的刻蝕結(jié)果。圖21及圖21A繪示第一掩模的移除及第二掩模形成于圖20的結(jié)構(gòu)上的結(jié)果，使 得從左邊數(shù)來的第一和第二接觸開口被第二掩模所覆蓋，而第三和第四接觸開口則裸露。圖22及圖22k繪示向下穿過第三及第四接觸開口的兩個(gè)接觸層的刻蝕結(jié)果。圖23及圖23A繪示圖22移除第二掩模后的結(jié)構(gòu)。圖24及圖24A繪示圖23在開口的側(cè)壁形成側(cè)壁間隔物后的結(jié)構(gòu)，以此將接觸層 電性絕緣于接觸開口的內(nèi)部。圖25及圖25A繪示圖24的結(jié)構(gòu)加上圖25所示接地接觸開口的剖面視圖。接觸 開口被光刻膠材料所覆蓋，而接地接觸開口則暴露。圖26及圖26A繪示圖25于刻蝕穿過三個(gè)接觸層后的結(jié)構(gòu)，以暴露出接地接觸開 口的導(dǎo)電層。圖27及圖27A繪示圖26移除光刻膠材料后的結(jié)構(gòu)。圖28及圖28A繪示圖27沉積多晶硅層填充接觸開口及接地接觸開口并覆蓋上層 后的結(jié)構(gòu)，在接觸開口及接地接觸開口內(nèi)的此多晶硅層分別形成導(dǎo)電體與接地導(dǎo)電體。圖29及圖29A繪示圖28刻蝕掉覆蓋上層的多晶硅層后的結(jié)構(gòu)。圖30及圖30A繪示上表面向下至上表面的電荷捕捉層的化學(xué)機(jī)械拋光的結(jié)果。圖31及圖31A繪示圖30沉積停止層隨后沉積層間介電質(zhì)氧化物于停止層上后的 結(jié)構(gòu)。圖32及圖32A繪示圖31形成接觸開口延伸部分延伸穿越層間介電質(zhì)氧化物及停 止層至導(dǎo)電體及接地導(dǎo)電體后的結(jié)構(gòu)，隨后以導(dǎo)電體填充此通孔，以產(chǎn)生導(dǎo)電體及接地導(dǎo) 電體，其具有第一部分延伸穿越接觸層，以及第二部分延伸穿越上層。圖33系以圖形繪示一組十六個(gè)接觸開口，表示不同組的接觸開口，刻蝕至四個(gè)不 同的深度，以產(chǎn)生圖17的結(jié)構(gòu)。圖34及圖34A為一三維疊層集成電路裝置的剖面及平面視圖。
圖35繪示圖33的以不同形式的掩模及刻蝕程序。
圖36至圖38相似于圖35，但分別為刻蝕順序改變、掩模順序改變以及位置順序改變。
圖39相似于圖35但結(jié)合了圖36至圖38的改變。
主要元件符號(hào)說明
14、14. I、14. 2、14. 3、14. 4 :互連接觸區(qū)域
17 :互連區(qū)域
18. 1,18. 2,18. 3,18. 4、160-1、160-2、160-3、160-4 :接觸層
19 :硅襯底
24 :上層
25、26 :介電層
27,96 :停止層
28 :上介電層
29 :底介電層
33,33. 1,33. 2,33. 3,33. 4 :接觸開口
34,34. 1,34. 2,34. 3,34. 4 :導(dǎo)電層
35 :接地接觸開口
36,36. 1,36. 2,36. 3,36. 4、164、165-1、165-2、165-3、166 :絕緣層
52、144、154 :層間介電質(zhì)
54,54. 1,54. 2,54. 3,54. 4,180 :導(dǎo)電體
55 :接地導(dǎo)電體
57 :導(dǎo)電體54的第一部分
59 :導(dǎo)電體54的第二部分
61 :介電側(cè)壁間隔物
88、92 :光刻膠材料
89 :第一掩模
90 :第二掩模
93 :電性導(dǎo)電材料
95 電荷捕捉層
97 :層間介電質(zhì)
100,300 :三維疊層集成電路裝置
110:存儲(chǔ)器陣列區(qū)域
112 :存儲(chǔ)單元存取層
120 :周圍區(qū)域
130 :半導(dǎo)體襯底
131a、131b :水平場效晶體管存取裝置
132a、132b :源極區(qū)
134a、134b :漏極區(qū)
135a、135b :溝道隔離結(jié)構(gòu)0084]140、140a、140b、94 :字線(WL)
0085]142a、142b :接觸插塞
0086]146a、146b :接觸窗
0087]150、150a、150b :位線(BL)
0088]152a、152b :接觸墊
0089]161-la、161-lb、161-2a、161-2b、161-3a、161-3b、161-4 :降落區(qū)域
0090]165 :絕緣材料
0091]170a、170b :導(dǎo)電核層
0092]171a:第一電極柱
0093]171b:第二電極柱
0094]172a、172b :多晶硅覆蓋層
0095]174a、174b :反熔絲材料層
0096]185 :互連
0097]190 :互連結(jié)構(gòu)
0098]190-1、190-2、190-3、190-4 :串行
0099]192:開口 810 的寬度
0100]194:開口 810 的長度
0101]200 :降落區(qū)域161-la的寬度
0102]201 :降落區(qū)域161-la的長度
0103]202 :降落區(qū)域161-lb的寬度
0104]203 :降落區(qū)域161-lb的長度
0105]204 :降落區(qū)域161_2a的寬度
0106]205 :降落區(qū)域161_2a的長度
0107]206 :降落區(qū)域161_2b的寬度
0108]207 :降落區(qū)域161_2b的長度
0109]214 :降落區(qū)域161_3a的寬度
0110]215 :降落區(qū)域161_3a的長度
0111]216 :降落區(qū)域161_3b的寬度
0112]217 :降落區(qū)域161_3b的長度
0113]224 :降落區(qū)域161-4的寬度
0114]225 :降落區(qū)域161-4的長度
0115]250、255、260、265、270、275、810、1000、1010、1200、1210、1310、1320、1510 :開口
0116]251a、251b、256a、256b、261a、261b、271a、271b、276a、276b :縱向側(cè)壁
0117]252:開口 250 的長度
0118]253a、253b、258a、258b、263a、263b、268a、268b、273a、273b、278a、278b :橫向側(cè)壁
0119]254:開口 250 的寬度
0120]257:開口 255 的長度
0121]259:開口 255 的寬度
0122]262:開口 260 的長度0123]264a,264b :開口 260 的寬度
0124]266a、261a :外側(cè)縱向側(cè)壁
0125]266b、261b :內(nèi)側(cè)縱向側(cè)壁
0126]267:開口 265 的長度
0127]269a,269b :開口 265 的寬度
0128]272:開口 270 的長度
0129]274a、274b、274c :開口 270 的寬度
0130]277:開口 275 的長度
0131]279a、279b、279c :開口 275 的寬度
0132]360:三維存儲(chǔ)器陣列
0133]361 :列譯碼器
0134]363 :行譯碼器
0135]365、367:總線
0136]366 :感測放大器及數(shù)據(jù)輸入結(jié)構(gòu)
0137]368:偏壓安排供應(yīng)電壓
0138]369:偏壓安排狀態(tài)機(jī)器
0139]371 :數(shù)據(jù)輸入線
0140]372 :數(shù)據(jù)輸出線
0141]374:其它電路
0142]544-1、544-2、544-3、544-4 :存儲(chǔ)器元件
0143]546 :平面譯碼器
0144]547 :接地
0145]548 :可編程元件
0146]549 :整流器
0147]800 :第一掩模
0148]900 :第二掩模
0149]910 :第二掩模的長度
0150]1002 :開口 1000 的長度
0151]1004 :開口 1000、1010 的寬度
0152]1012 :開口 1010 的長度
0153]1100、1300 :經(jīng)減少長度的掩模
0154]1110 :掩模1100的長度
0155]1202 :開口 1200 的長度
0156]1204 :開口 1200、1210 的寬度
0157]1212 :開口 1210 的長度
0158]1305 :掩模1300的長度
0159]1312 :開口 1310 的長度
0160]1314 :開口 1310 的寬度
0161]1322 :開口 1320 的長度
1324 :開口 1320 的寬度1400 :絕緣填充材料
具體實(shí)施例方式圖I繪示包含具有互連結(jié)構(gòu)190的三維結(jié)構(gòu)的裝置的剖面視圖，互連結(jié)構(gòu)190具有小的底面積(footprint)，其中導(dǎo)電體180延伸至裝置中不同的接觸層160-1至160-4。 在所示的范例中，表示有四個(gè)接觸層160-1至160-4。一般而言，在此描述的小的互連結(jié)構(gòu) 190能以具有接觸層O至N而N至少為2的結(jié)構(gòu)來實(shí)行。導(dǎo)電體180排列于互連結(jié)構(gòu)190之內(nèi)，以接觸在不同的接觸層160_1至160_4上的降落區(qū)域。如以下更詳細(xì)的描述，用于各個(gè)特定層的導(dǎo)電體180延伸穿過設(shè)置于上方的層中的開口，以接觸降落區(qū)域 161-la、161-lb、161-2a、161-2b、161-3a、161-3b、161-4。于此例中，導(dǎo)電體180是用于將接觸層160-1至160-4耦合至導(dǎo)線層中的互連185，而導(dǎo)線層設(shè)置于接觸層160-1至160-4的上方。降落區(qū)域?yàn)橛糜谂c導(dǎo)電體180接觸的接觸層160-1至160_4的部分。降落區(qū)域的尺寸大到足以提供空間給導(dǎo)電體180，使導(dǎo)電體180足夠地將在不同的接觸層160-1至
160-4的降落區(qū)域內(nèi)的導(dǎo)電降落區(qū)域耦合至設(shè)置于上方的互連185，同時(shí)解決例如在不同的層中導(dǎo)電體180與用于降落區(qū)域的設(shè)置于其中一層上方的開口之間的不對(duì)齊問題。降落區(qū)域的尺寸因此取決于數(shù)個(gè)因素，包含所使用的導(dǎo)電體的尺寸及數(shù)量，且隨著各個(gè)實(shí)施例而將有所改變。此外，對(duì)于各個(gè)降落區(qū)域，導(dǎo)電體180的數(shù)量可有所不同。于所示的范例中，接觸層160-1至160-4由材料的各自的平面導(dǎo)電層所組成，此材料例如經(jīng)摻雜的多晶硅，其中還有分隔接觸層160-1至160-4的絕緣材料165?；蛘呤牵佑|層160-1至160-4不需要是平面疊層的材料層，反而是能沿著垂直維度有所改變的材料層。接觸不同的接觸層160-1至160-4的導(dǎo)電體180，是以沿著如圖IA中所示的剖面延伸方向來排列。由接觸不同的接觸層160-1至160-4的導(dǎo)電體180的此排列所定義出的方向，在此稱為「縱向」方向?！笝M向」方向是垂直于縱向方向，且為如圖IA中所示的剖面的進(jìn)紙面及出紙面方向。縱向及橫向方向二者皆被認(rèn)為「側(cè)向維度(lateral dimensions) J, 意指接觸層160-1至160-4的平面視圖的二維區(qū)域中的方向。結(jié)構(gòu)的「長度」或特征為其于縱向方向上的長度，且結(jié)構(gòu)的「寬度」為其于橫向方向上的寬度。接觸層160-1為多個(gè)接觸層160-1至160_1中最低的層。接觸層160_1位于絕緣層164之上。接觸層160-1包含用以與導(dǎo)電體180接觸的第一及第二降落區(qū)域161_la、161_lb。在圖I中，接觸層160-1于互連結(jié)構(gòu)190的相對(duì)的末端上包含兩個(gè)降落區(qū)域
161-la、161-lb。在一些其它的實(shí)施例中，降落區(qū)域161_la、161_lb其中之一被省略。圖2A繪示一部分的接觸層160-1的平面視圖，于互連結(jié)構(gòu)190的底面積內(nèi)包含降落區(qū)域161-la、161-lb?；ミB結(jié)構(gòu)190的底面積可接近用于導(dǎo)電體的通孔尺寸的寬度，且具有比此寬度更長的長度。如圖2A所示，降落區(qū)域161-la沿著橫向方向具有寬度200，且沿著縱向方向具有長度201。降落區(qū)域161-lb沿著橫向方向具有寬度202，且沿著縱向方向具有長度203。于圖2A的實(shí)施例中，降落區(qū)域161-la、161-lb各具有矩形剖面。于實(shí)施例中，降落區(qū)域161-la、161-lb各可具有圓形、橢圓形、方形、矩形或一些不規(guī)則形的剖面。因?yàn)榻佑|層160-1為最低的接觸層，導(dǎo)電體180不需穿過接觸層160_1至設(shè)置于下方的層。因此，于此例中，接觸層160-1在互連結(jié)構(gòu)190之內(nèi)不具有開口?；仡^參照?qǐng)D1，接觸層160-2設(shè)置于接觸層160-1的上方。接觸層160_2包含設(shè)置于接觸層160-1上的降落區(qū)域161-la的上方的開口 250。開口 250具有遠(yuǎn)側(cè)的縱向側(cè)壁 251a及近側(cè)的縱向側(cè)壁251b，定義出開口 250的長度252。開口 250的長度252至少與設(shè)置于下方的降落區(qū)域161-la的長度201 —樣長，使得用于降落區(qū)域161_la的導(dǎo)電體180 可穿過接觸層160-2。接觸層160-2也包含設(shè)置于降落區(qū)域161-lb的上方的開口 255。開口 255具有遠(yuǎn)側(cè)的和近側(cè)的縱向側(cè)壁256a、256b，定義出開口 255的長度257。開口 255的長度257至少與設(shè)置于下方的降落區(qū)域161-lb的長度203 —樣長，使得用于降落區(qū)域161-lb的導(dǎo)電體 180可穿過接觸層160-2。接觸層160-2也包含第一及第二降落區(qū)域161-2a、161_2b，其分別相鄰于開口 250、255。第一及第二降落區(qū)域161-2a、161-2b為用于與導(dǎo)電體180接觸的接觸層160-2 的部分。圖2B繪示接觸層160-2的一部分的平面視圖，包括互連結(jié)構(gòu)190之內(nèi)的第一及第二降落區(qū)域 161-2a、161-2b 以及開口 250、255。如圖2B所示，開口 250具有縱向側(cè)壁251a、251b，定義出開口 250的長度252，以及具有橫向側(cè)壁253a、253b，定義出開口 250的寬度254。寬度254至少與設(shè)置于下方的降落區(qū)域161-la的寬度200 —樣寬，使得導(dǎo)電體180可穿過開口 250。開口 255具有縱向側(cè)壁256a、256b，定義出長度257，以及具有橫向側(cè)壁258a、 258b，定義出寬度259。寬度259至少與設(shè)置于下方的降落區(qū)域161_lb的寬度202 —樣寬， 使得導(dǎo)電體180可穿過開口 255。在圖2B的平面視圖中，開口 250、255各具有矩形剖面。于實(shí)施例中，開口 250、255 取決于用以形成此些開口的掩模的形狀，開口 250、255各可具有圓形、橢圓形、方形、矩形或一些不規(guī)則形的剖面。如圖2B所示，降落區(qū)域161_2a相鄰于開口 250，且于橫向方向上具有寬度204，并于縱向方向上具有長度205。降落區(qū)域161-2b相鄰于開口 255,且于橫向方向上具有寬度 206，并于縱向方向上具有長度207。回頭參照?qǐng)D1，接觸層160-3設(shè)置于接觸層160-2的上方。接觸層160_3包含設(shè)置于接觸層160-1上的降落區(qū)域161-la及接觸層160-2上的降落區(qū)域161_2a的上方的開口 260。開口 260具有遠(yuǎn)側(cè)的和近側(cè)的縱向側(cè)壁261a、261b，定義出開口 260的長度262。開口 260的長度262至少與設(shè)置于下方的降落區(qū)域161-la及161_2a的長度201及205的總和一樣長，使得用于降落區(qū)域161-la及161-2a的導(dǎo)電體180可穿過接觸層160-3。如圖I所示，開口 260的遠(yuǎn)側(cè)縱向側(cè)壁261a垂直地對(duì)齊于設(shè)置于下方的開口 250 的遠(yuǎn)側(cè)縱向側(cè)壁251a。在以下更詳細(xì)描述的制造實(shí)施例中，能使用單一刻蝕掩模中的開口及一個(gè)形成于此單一刻蝕掩模中的開口上的額外的掩模，以及用于刻蝕此額外的掩模的過程，來形成開口，而不需關(guān)鍵的對(duì)齊步驟，因而導(dǎo)致具有遠(yuǎn)側(cè)縱向側(cè)壁(261a、251a、…)的開口是沿著經(jīng)垂直對(duì)齊的單一刻蝕掩模的周邊而形成。
接觸層160-3也包含設(shè)置于接觸層160-1上的降落區(qū)域161_lb及接觸層160_2上的降落區(qū)域161_2b的上方的開口 265。開口 265具有外側(cè)和內(nèi)側(cè)的縱向側(cè)壁266a、266b， 定義出開口 265的長度267。開口 265的外側(cè)縱向側(cè)壁266a垂直地對(duì)齊于設(shè)置于下方的開口 255的外側(cè)縱向側(cè)壁256a。開口 265的長度267至少與設(shè)置于下方的降落區(qū)域161_lb及161_2b的長度203 及207的總和一樣長，使得用于降落區(qū)域161-lb及161-2b的導(dǎo)電體180可穿過接觸層
160-3。接觸層160-3也包含第一及第二降落區(qū)域161-3a、161_3b，其分別相鄰于開口 260、265。第一及第二降落區(qū)域161-3a、161-3b為用于與導(dǎo)電體180接觸的接觸層160-3 的部分。圖2C繪示接觸層160-3的一部分的平面視圖，包括互連結(jié)構(gòu)190之內(nèi)的第一及第二降落區(qū)域 161-3a、161-3b 以及開口 260、265。如圖2C所示，開口 260具有外側(cè)和內(nèi)側(cè)的縱向側(cè)壁26la、261b，定義出開口 260的長度262，以及具有橫向側(cè)壁263a、263b，定義出開口 260的寬度264a、264b。寬度264a至少與設(shè)置于下方的降落區(qū)域161-la的寬度200 —樣寬，且寬度264b至少與設(shè)置于下方的降落區(qū)域161_2a的寬度204 —樣寬，使得導(dǎo)電體180可穿過開口 260。在所示的實(shí)施例中，寬度264a及264b實(shí)質(zhì)上相同?；蛘?，為了容納具有不同的寬度的降落區(qū)域，寬度264a及264b可為不同。開口 265具有縱向側(cè)壁266a、266b，定義出長度267，以及具有橫向側(cè)壁268a、 268b，定義出寬度269a、269b。寬度269a至少與設(shè)置于下方的降落區(qū)域161_lb的寬度202 一樣寬，且寬度26%至少與設(shè)置于下方的降落區(qū)域161-2b的寬度206 —樣寬，使得導(dǎo)電體 180可穿過開口 265。如圖2C所示，降落區(qū)域161_3a相鄰于開口 260，且于橫向方向上具有寬度214，并于縱向方向上具有長度215。降落區(qū)域161-3b相鄰于開口 265,且于橫向方向上具有寬度 216，并于縱向方向上具有長度217?；仡^參照?qǐng)D1，接觸層160-4設(shè)置于接觸層160-3的上方。接觸層160_4包含設(shè)置于接觸層160-1上的降落區(qū)域161-la、接觸層160-2上的降落區(qū)域161_2a以及接觸層
160-3上的降落區(qū)域161-3a的上方的開口 270。開口 270具有縱向側(cè)壁271a、271b，定義出開口 270的長度272。開口 270的長度272至少與設(shè)置于下方的降落區(qū)域161_la、161_2a 以及161-3a的長度201、205以及215的總和一樣長，使得用于降落區(qū)域161_la、161_2a以及161-3a的導(dǎo)電體180可穿過接觸層160-4。如圖I所示，開口 270的縱向側(cè)壁271a垂直地對(duì)齊于設(shè)置于下方的開口 260的縱向側(cè)壁261a。接觸層160-4也包含設(shè)置于接觸層160-1上的降落區(qū)域161_lb、接觸層160_2上的降落區(qū)域161_2b以及接觸層160-3上的降落區(qū)域161-3b的上方的開口 275。開口 275 具有縱向側(cè)壁276a、276b，定義出開口 275的長度277。開口 275的縱向側(cè)壁276a垂直地對(duì)齊于設(shè)置于下方的開口 265的縱向側(cè)壁266a。開口 275的長度277至少與設(shè)置于下方的降落區(qū)域161_lb、161_2b以及161_3b 的長度203,207以及217的總和一樣長，使得用于降落區(qū)域161-lb、161-2b以及161_3b的導(dǎo)電體180可穿過接觸層160-4。
15
接觸層160-4也包含在開口 270、275之間的降落區(qū)域161-4。降落區(qū)域161_4為用于與導(dǎo)電體180接觸的接觸層160-4的部分。在圖I中，接觸層160-4具有一個(gè)降落區(qū)域161-4。或者，接觸層160-4可包含多于一個(gè)的降落區(qū)域。圖2D繪示接觸層160-4的一部分的平面視圖，包括互連結(jié)構(gòu)190之內(nèi)的降落區(qū)域
161-4a 以及開口 270,275ο如圖2D所示，開口 270具有縱向側(cè)壁271a、271b，定義出開口 270的長度272，以及具有橫向側(cè)壁273a、273b，定義出開口 270的寬度274a、274b、274c。寬度274a、274b、274c 至少與設(shè)置于下方的降落區(qū)域161-la、161-2a及161_3a的寬度200、204及214 —樣寬，以使導(dǎo)電體180可穿過開口 270。開口 275具有縱向側(cè)壁276a、276b，定義出長度277，以及具有橫向側(cè)壁278a、 278b，定義出寬度279a、279b、279c。寬度279a、279b、279c至少與設(shè)置于下方的降落區(qū)域
161-lb、161-2b及161-3b的寬度202、206及216 —樣寬，以使導(dǎo)電體180可穿過開口 275。如圖2D所示，降落區(qū)域161-4位于開口 270、275之間，且于橫向方向上具有寬度 224，并于縱向方向上具有長度225?；仡^參照?qǐng)D1，開口 270、260及250的遠(yuǎn)側(cè)縱向側(cè)壁271a、261a及251a為垂直地對(duì)齊，以使開口 270、260及250于長度上的相異處是起因于側(cè)壁271b、261b及251b的水平偏移。在此所使用，元件或特征「垂直地對(duì)齊」是實(shí)質(zhì)上齊平(flush)于與橫向及縱向方向二者皆垂直的一虛平面。在此所使用的術(shù)語「實(shí)質(zhì)上齊平」意圖涵蓋于開口的形成中的制造容許限度(tolerance)，其中此開口的形成是使用單一刻蝕掩模中的開口，以及使用能造成側(cè)壁的平面性的變異的多重刻蝕處理。如圖I所示，開口 275、265及255的縱向側(cè)壁276a、266a及256a為垂直地對(duì)齊。相似地，于層中的開口的橫向側(cè)壁亦垂直地對(duì)齊。參照?qǐng)D2A至圖2D，開口 270、260 及250的橫向側(cè)壁273a、263a及253a為垂直地對(duì)齊。此外，橫向側(cè)壁273b、263b及253b 為垂直地對(duì)齊。對(duì)于開口 275、265及255，縱向側(cè)壁276a、266a及256a為垂直地對(duì)齊，且橫向側(cè)壁278b、268b及258b為垂直地對(duì)齊。在所示的實(shí)施例中，在不同接觸層160-1至160-4中的開口在橫向方向上具有實(shí)質(zhì)上相同的寬度。或者，為了容納具有不同的寬度的降落區(qū)域，開口的寬度可沿著縱向方向有所變化，例如以類似階梯狀的形式。用于實(shí)行如在此所述的互連結(jié)構(gòu)190的此技術(shù)，相較于現(xiàn)有技藝的技術(shù)，能顯著地減少用于與多個(gè)接觸層160-1至160-4接觸所需要的面積或底面積(footprint)。因此, 在不同的接觸層160-1至160-4中能夠有更多的空間來實(shí)行存儲(chǔ)器電路。相較于現(xiàn)有技藝的技術(shù)，如此能在上層中允許較高的存儲(chǔ)密度及較小的每比特的成本。在圖I的剖面圖中，互連結(jié)構(gòu)190內(nèi)的開口導(dǎo)致諸層于接觸層160-4上的降落區(qū)域161-4的兩側(cè)上具有類似階梯圖樣。亦即，于各層中的兩個(gè)開口，對(duì)稱于一皆垂直于縱向方向及橫向方向的軸，且各層的兩個(gè)降落區(qū)域亦對(duì)稱于此軸。如在此所述，術(shù)語「對(duì)稱」 意圖涵蓋于開口的形成中的制造容許限度，其中此開口的形成是使用單一刻蝕掩模中的開口，以及使用能造成開口的尺度的變異的多重刻蝕處理。在其它的實(shí)施例中，各層包含單一開口及單一降落區(qū)域，此些層僅于單側(cè)上具有類似階梯圖樣。
于所示的范例中，表示四個(gè)接觸層160-1至160-4。更一般而言，在此描述的小的互連結(jié)構(gòu)能實(shí)行于層O至N，其中N至少為2。一般而言，層(i)設(shè)置于層(i-1)的上方，其中⑴等于I至N，且層⑴于層⑴上具有相鄰于降落區(qū)域⑴的開口(i)。開口⑴延伸于層(i-i)上的降落區(qū)域(i-i)的上方，且當(dāng)(i)大于I時(shí)，開口(i)延伸于層(i-i)相鄰的開口(i-Ι)的上方。開口(i)具有與層(i)中的開口(i-Ι)的遠(yuǎn)側(cè)縱向側(cè)壁對(duì)齊的遠(yuǎn)側(cè)縱向側(cè)壁，且具有定義開口(i)的長度的近側(cè)縱向側(cè)壁。若有的話，開口(i)的長度至少與降落區(qū)域(i-i)的長度加上開口(i-i)的長度一樣長。當(dāng)(i)大于I時(shí)，開口(i)具有與層(i-Ι)中的開口(i-Ι)的橫向側(cè)壁對(duì)齊的橫向側(cè)壁，且定義開口(i)的寬度至少與降落區(qū)域(i-Ι)的寬度一樣寬。其它類型的存儲(chǔ)單元及配置可使用于其它的實(shí)施例中?？墒褂玫钠渌愋偷拇鎯?chǔ)單元例如包含介電質(zhì)電荷捕捉及浮動(dòng)?xùn)艠O存儲(chǔ)單元。舉例而言，在另一種裝置的層中可實(shí)行為由絕緣材料分隔的平面存儲(chǔ)單元陣列，并于層內(nèi)使用薄膜晶體管或相關(guān)技術(shù)來形成存取裝置及存取線。此外，在此描述的互連結(jié)構(gòu)可以其它類型的三維疊層集成電路裝置來實(shí)行，其中，具有于小的底面積區(qū)內(nèi)延伸至裝置中的不同層的導(dǎo)電體為有利的。圖3A繪示三維疊層集成電路裝置100的一部分的剖視圖，三維疊層集成電路裝置 100包含存儲(chǔ)器陣列區(qū)域110及具有在此描述的互連結(jié)構(gòu)190的周圍區(qū)域120。在圖3A中，存儲(chǔ)器陣列區(qū)域110實(shí)行為如描述于Lung的美國專利申請(qǐng)案第 12/430，290號(hào)案中的一次性可編程多層存儲(chǔ)單元，此案為本申請(qǐng)案的受讓人所共同擁有且在此做為參照。在此描述以作為代表的集成電路結(jié)構(gòu)可實(shí)行于描述于此的三維互連結(jié)構(gòu)。存儲(chǔ)器陣列區(qū)域110包含存儲(chǔ)單元存取層112，存儲(chǔ)單元存取層112包含水平場效晶體管存取裝置131a、131b，水平場效晶體管存取裝置131a、131b于半導(dǎo)體襯底130中具有源極區(qū)132a、132b及漏極區(qū)134a、134b。襯底130可包括塊狀硅(bulk silicon)或絕緣層上硅層或其它用于支撐集成電路的已知結(jié)構(gòu)。溝道隔離結(jié)構(gòu)135a、135b隔絕襯底130 中的區(qū)域。字線(11^)140&、14013作用為存取裝置131&、13113的柵極。接觸插塞(contact plug) 142a、142b延伸穿過層間介電質(zhì)144,以將漏極區(qū)134a、134b稱合至位線(BL) 150a、 150b。接觸墊152a、152b耦合至設(shè)置于下方的接觸窗146a、146b，并提供連接至存取晶體管的源極區(qū)132a、132b。接觸墊152a、152b及位線150a、150b位于層間介電質(zhì)154之內(nèi)。于所示的范例中，此些接觸層由材料的各自的平面導(dǎo)電層所組成，此材料例如經(jīng)摻雜的多晶硅?；蛘?，此些接觸層不需要是平面疊層的材料層，反而是能沿著垂直維度有所改變的材料層。絕緣層165-1至165-3逐一分隔接觸層160_1至160_4。絕緣層166設(shè)置于接觸層160-1至160-4及絕緣層165-1至165-3的上方。多個(gè)電極柱(electrode pillar) 171a、171b排列于存儲(chǔ)單元存取層112的頂部上，且延伸穿過此些接觸層。于此圖中，第一電極柱171a包含中央導(dǎo)電核層170a，此導(dǎo)電核層170a例如由鎢或其它合適的電極材料所制作，且由多晶硅覆蓋層172a所圍繞。反熔絲材料層174a，或其它可編程存儲(chǔ)器材料層，是形成于多晶硅覆蓋層172a及多個(gè)接觸層160-1 至160-4之間。于此范例中，接觸層160-1至160-4包括相對(duì)高度摻雜的η型多晶硅，而多晶硅覆蓋層172a則包括相對(duì)輕度摻雜的P型多晶硅。較佳地，多晶硅覆蓋層172a的厚度大于由P-η接面所形成的空乏區(qū)的深度。空乏區(qū)的深度是部分地由用于形成空乏區(qū)的η型及P型多晶硅的相對(duì)摻雜濃度決定。接觸層160-1至160-4及覆蓋層172a亦能使用非晶硅來實(shí)行。另外，亦能使用其它半導(dǎo)電體材料。第一電極柱171a被稱合至接觸墊152a。第二電極柱171b包含導(dǎo)電核層170b、多晶硅覆蓋層172b及反熔絲材料層174b，被耦合至接觸墊152b。多個(gè)接觸層160-1至160-4及電極柱171a、171b間的接口區(qū)域，包含存儲(chǔ)器元件， 此存儲(chǔ)器元件包括與整流器串連的可編程元件，將于下詳加解釋。于原生狀態(tài)中，電極柱171a的反熔絲材料層174a具有高電阻，此反熔絲材料層 174a可為二氧化硅、氮氧化硅或其它硅氧化物。可使用其它如氮化硅的反熔絲材料。于通過施加適當(dāng)?shù)碾妷航o字線140、位線150及多個(gè)接觸層160-1至160-4來編程之后，反熔絲材料層174a被擊穿，且于相鄰一對(duì)應(yīng)層的反熔絲材料內(nèi)的有源區(qū)呈現(xiàn)低電阻狀態(tài)。如圖3A所示，接觸層160-1至160_4的多個(gè)導(dǎo)電層延伸進(jìn)入周圍區(qū)域120，此處是支持用以連接至多個(gè)接觸層160-1至160-4的電路及導(dǎo)電體180。各種各樣的裝置實(shí)行于周圍區(qū)域120，以支持集成電路100上的譯碼邏輯電路和其它電路。導(dǎo)電體180被排列于互連結(jié)構(gòu)190之內(nèi)，以接觸不同接觸層160_1至160_4上的降落區(qū)域。如以下更詳細(xì)的討論，用于各個(gè)特定接觸層160-1至160-4的導(dǎo)電體180延伸穿過設(shè)置于上方的層的開口，至包含導(dǎo)電互連185的導(dǎo)線層。導(dǎo)電互連185提供為接觸層 160-1至160-4與周圍區(qū)域120中的譯碼電路之間的互連。如圖3A中用虛線所表示，接觸不同的接觸層160-1至160_4的導(dǎo)電體180被排列為成沿著縱向方向延伸進(jìn)出于圖3A中所示的剖面。圖3B繪示穿過圖3A的互連結(jié)構(gòu)190以縱向方向沿著圖3B-圖3B線的剖面視圖， 表示類似圖I所示的互連結(jié)構(gòu)190的視圖。如圖3B中可見，用于各個(gè)特定接觸層的導(dǎo)電體 180延伸穿過設(shè)置于上方的層的開口，以接觸降落區(qū)域。于所示的范例中，表示四個(gè)接觸層160-1至160-4。更一般而言，在此描述的小的互連結(jié)構(gòu)能實(shí)行于層O至N，其中N至少為2。其它類型的存儲(chǔ)單元及配置可使用于其它的實(shí)施例中。舉例而言，在另一種裝置的層中可實(shí)行為由絕緣材料分隔的平面存儲(chǔ)單元陣列，并于層內(nèi)使用薄膜晶體管或相關(guān)技術(shù)來形成存取裝置及存取線。此外，在此描述的互連結(jié)構(gòu)可以其它類型的三維疊層集成電路裝置來實(shí)行，其中，具有于小的底面積區(qū)內(nèi)延伸至裝置中的不同層的導(dǎo)電體為有利的。在圖3A及圖3B中，表示單一互連結(jié)構(gòu)190?？捎谘b置中的不同位置排列多個(gè)互連結(jié)構(gòu)，例如圍繞存儲(chǔ)器陣列區(qū)域110，以提供更平均的電力分配。圖4繪示裝置100的一實(shí)施例的布局的上視圖，裝置100包含兩個(gè)串行的互連結(jié)構(gòu)，包含在陣列的各自側(cè)邊上的周圍區(qū)域120中區(qū)域190-1和區(qū)域190-2的串行。圖5繪示一實(shí)施例的布局的上視圖，裝置100包含四個(gè)串行的互連結(jié)構(gòu)，包含在陣列的所有四個(gè)側(cè)邊上的周圍區(qū)域120中的串行 190-1、190-2、190-3及190-4。舉例而言，陣列尺寸包含1000個(gè)行(column)及1000個(gè)列 (row)單元，且具有10層，特征尺寸F定義字線寬度及位線寬度，且其中層上的降落區(qū)域的尺寸約為F，則可知一個(gè)互連結(jié)構(gòu)所占用的面積的長度約為2F乘上層的數(shù)量或者約為20F， 而每字線之間距約為2F或更寬，使陣列的寬度約為2000F。因此，如此范例所示，約100個(gè)互連結(jié)構(gòu)可形成于如沿著陣列寬度的串行190-3的串行中，且也有相似數(shù)量可形成于如沿著陣列長度的串行190-1的串行中在又一另外的其它實(shí)施例中，除了于周圍區(qū)域120具有互連結(jié)構(gòu)以外，或是作為取代，一個(gè)或多個(gè)互連結(jié)構(gòu)可實(shí)行于存儲(chǔ)器陣列區(qū)域110內(nèi)。此外，互連結(jié)構(gòu)可以對(duì)角線方向或以任何其它方向延伸，而非平行于存儲(chǔ)器陣列區(qū)域110的一邊緣。圖6繪示包含在此所述互連結(jié)構(gòu)的存儲(chǔ)器裝置的一部分的示意圖。第一電極柱 171a耦合至存取晶體管131a，存取晶體管131a是使用位線150a及字線140a所選擇。多個(gè)存儲(chǔ)器元件544-1至544-4連接至電極柱171a。各個(gè)存儲(chǔ)器元件包含可編程元件548與整流器549串聯(lián)。即使反熔絲材料層是位于p-n接面，此串聯(lián)排列仍代表如圖3A及圖3B 所示的結(jié)構(gòu)?？删幊淘?48通過通常用于指示反熔絲的符號(hào)來代表。然而，將可理解亦可使用其它類型的可編程電阻材料及結(jié)構(gòu)。此外，通過電極柱中的導(dǎo)電平面與多晶硅之間的p-n接面來實(shí)行的整流器549，亦可被其它整流器所取代。舉例而言，可使用基于如鍺硅化物或其它合適的材料的固態(tài)電解質(zhì)的整流器，以提供整流器。其它代表性的固態(tài)電解質(zhì)材料請(qǐng)參照美國專利案第7，382，647號(hào)案。各存儲(chǔ)器元件544-1至544-4耦合至對(duì)應(yīng)的導(dǎo)電接觸層160_1至160_4。接觸層 160-1至160-4經(jīng)由導(dǎo)電體180及互連185耦合至平面譯碼器546。平面譯碼器546響應(yīng)于地址以施加一電壓，如接地547，至所選擇的層，以使存儲(chǔ)器元件中的整流器被順向偏壓而導(dǎo)通，并施加一電壓至或浮動(dòng)非選擇的層，以使存儲(chǔ)器元件中的整流器被逆向偏壓或不導(dǎo)通。圖7繪示集成電路裝置300的簡化方塊圖，集成電路裝置300包含具有在此描述的互連結(jié)構(gòu)的三維存儲(chǔ)器陣列360。列譯碼器361耦合至沿著存儲(chǔ)器陣列360中的列來排列的多個(gè)字線140。行譯碼器363耦合至沿著存儲(chǔ)器陣列360中的行來排列的多個(gè)位線150， 用于讀取及編程來自陣列360中的存儲(chǔ)單元的數(shù)據(jù)。平面譯碼器546經(jīng)由導(dǎo)電體180及互連185耦合至存儲(chǔ)器陣列360中的多個(gè)接觸層160-1至160-4。于總線365上，將地址供應(yīng)至行譯碼器363、列譯碼器361及平面譯碼器546。于此范例中，方塊366中的感測放大器及數(shù)據(jù)輸入結(jié)構(gòu)，透過數(shù)據(jù)總線367耦合至行譯碼器363。從集成電路300上的輸入/輸出端口，透過數(shù)據(jù)輸入線371，將數(shù)據(jù)供應(yīng)至方塊366中的數(shù)據(jù)輸入結(jié)構(gòu)。于所述的實(shí)施例中，集成電路300上包含其它電路374，例如一般目的的處理器或特殊目的的應(yīng)用電路，或者提供單芯片系統(tǒng)(system-on-a-chip)功能的模塊的組合。從方塊366中的感測放大器， 透過數(shù)據(jù)輸出線372，將數(shù)據(jù)供應(yīng)至集成電路300上的輸入/輸出端口，或者供應(yīng)至集成電路300的內(nèi)部或外部的其它數(shù)據(jù)目的地。使用偏壓安排狀態(tài)機(jī)器369而實(shí)行于此范例中的控制器，控制經(jīng)由電壓供應(yīng)器或于方塊368中的供應(yīng)器所產(chǎn)生或所提供的偏壓安排供應(yīng)電壓的施加，例如讀取電壓及編程電壓。控制器可使用如已知技藝的特殊目的邏輯電路來實(shí)行。于另外實(shí)施例中，控制器包括一般目的處理器，此處理器可實(shí)行于相同的集成電路上，此集成電路執(zhí)行計(jì)算機(jī)程序以控制裝置的操作。在又一其它實(shí)施例中，特殊目的邏輯電路及一般目的處理器的組合可被利用于此控制器的實(shí)行。圖8A至圖SC至圖15繪示用以制造描述于此且具有非常小的底面積區(qū)的互連結(jié)構(gòu)的制造流程的實(shí)施例中的步驟。
圖8A及圖SC繪示制造流程的第一步驟的剖面視圖，而圖SB繪示制造流程的第一步驟的上視圖。對(duì)于此應(yīng)用的目的，第一步驟涉及形成多個(gè)接觸層160-1至160-4設(shè)置于所提供的存儲(chǔ)單元存取層112的上方。于所示的實(shí)施例中，圖8A至圖SC所繪示的結(jié)構(gòu)是使用由Lung所共同擁有的美國專利申請(qǐng)案第12/430，290號(hào)案所述的工藝來形成，此案做為上述的參照。在另外的實(shí)施例中，接觸層可通過如已知技藝的標(biāo)準(zhǔn)工藝來形成，且可包含存取裝置例如晶體管與二極管、字線、位線與源極線、導(dǎo)電插塞以及襯底內(nèi)摻雜區(qū)域，取決于此裝置，其中描述于此的互連結(jié)構(gòu)被實(shí)行。如上所述，用于存儲(chǔ)器陣列區(qū)域110的其它類型的存儲(chǔ)單元及配置亦可使用于另外的實(shí)施例。接著，具有開口 810的第一掩模800形成于圖8A至圖8C中所示的結(jié)構(gòu)上，而產(chǎn)生圖9A至圖9B的上視圖及剖面視圖分別繪示的結(jié)構(gòu)。第一掩模800可通過沉積用于第一掩模800的層來形成，并使用光刻技術(shù)圖案化此層以形成開口 810。第一掩?？砂ɡ缬惭谀２牧希绲?、硅氧化物或氮氧化硅。于第一掩模800中的開口 810圍繞于接觸層160_1至160_4上的降落區(qū)域的組合的周邊。因此,開口 810的寬度192至少與接觸層160-1至160-4上的降落區(qū)域的寬度一樣寬，以使后續(xù)形成的導(dǎo)電體180可穿過接觸層中的開口。開口 810的長度194至少與接觸層160-1至160-4上的降落區(qū)域的長度的總和一樣長，以使后續(xù)形成的導(dǎo)電體180可穿過接觸層中的開口。接著，第二刻蝕掩模900形成于圖9A至圖9B中所示的結(jié)構(gòu)上，包含于開口 810內(nèi)， 而產(chǎn)生圖IOA至圖IOB的上視圖及剖面視圖分別繪示的結(jié)構(gòu)。如圖中所示，第二刻蝕掩模 900具有長度910小于開口 810的長度194，且第二刻蝕掩模900具有至少與開口 810的寬度192 —樣寬的寬度。于所示的實(shí)施例中，第二刻蝕掩模900包括相對(duì)于第一掩模800的材料可選擇性地被刻蝕的材料，以使第二掩模900于開口 810內(nèi)的長度，可于下述之后續(xù)工藝步驟中選擇性地減少。換句話說，對(duì)于用以減少第二掩模900的長度的工藝，第二掩模900的材料所具有的刻蝕率大于第一掩模800的材料的刻蝕率。舉例而言，于此實(shí)施例中，第一掩模800包括硬掩模材料，第二掩?？砂ü饪棠z材料。接著，使用第一及第二掩模800、900做為刻蝕掩模，于圖IOA至圖IOB所示的結(jié)構(gòu)上進(jìn)行刻蝕工藝，而產(chǎn)生圖IlA至圖IlB的上視圖及剖面視圖分別繪示的結(jié)構(gòu)?？涛g工藝可使用單一刻蝕化學(xué)物來實(shí)施，例如時(shí)序模式刻蝕(timing mode etching)?；蛘?刻蝕工藝可使用相異的刻蝕化學(xué)物來實(shí)施，以個(gè)別地刻蝕絕緣層166、接觸層160-4、絕緣材料165-3 及接觸層160-3。此刻蝕形成穿過接觸層160-4的開口 1000，以暴露出接觸層160_3的一部分。開口 1000設(shè)置于接觸層160-1上的降落區(qū)域161-la的上方。開口 1000具有至少與降落區(qū)域161-la的長度一樣長的長度1002，且具有至少與降落區(qū)域161_la的寬度一樣寬的寬度 1004。此刻蝕亦形成穿過接觸層160-4的開口 1010，以暴露出接觸層160_3的一部分。 開口 1010設(shè)置于接觸層160-1上的降落區(qū)域161-lb的上方。開口 1010具有至少與降落區(qū)域161-lb的長度一樣長的長度1012，且具有至少與降落區(qū)域161-lb的寬度一樣寬的寬度 1004。接著，減少掩模900的長度910以形成經(jīng)減少長度的掩模1100，其具有長度1110， 而產(chǎn)生圖12A至圖12B的上視圖及剖面視圖分別繪示的結(jié)構(gòu)。于所示的實(shí)施例中，掩模900 包括光刻膠材料，并可例如使用具有以CL2或HBr為基底的化學(xué)物的反應(yīng)離子刻蝕來修剪掩模900。接著，使用第一掩模800及經(jīng)減少長度的掩模1100做為刻蝕掩模，于圖12A至圖 12B所示的結(jié)構(gòu)上進(jìn)行刻蝕工藝，而產(chǎn)生圖13A至圖13B的上視圖及剖面視圖分別繪示的結(jié)構(gòu)。刻蝕工藝延伸開口 1000、1010穿過接觸層160-3，以暴露出設(shè)置于接觸層160-2的下方的部分。此刻蝕亦形成開口 1200、1210穿過接觸層160-4的部分，因掩模1100的長度的減少，不再被掩模1100所覆蓋，以此暴露出接觸層160-3的部分。開口 1200是形成相鄰于開口 1000，且設(shè)置于接觸層160-2上的降落區(qū)域161-2a的上方。開口 1200具有至少與降落區(qū)域161-2a的長度一樣長的長度1202，且具有至少與降落區(qū)域161_2a的寬度一樣寬的寬度 1204。開口 1210是形成相鄰于開口 1010，且設(shè)置于接觸層160_2上的降落區(qū)域161_2b 的上方。開口 1210具有至少與降落區(qū)域161-2b的長度一樣長的長度1212，且具有至少與降落區(qū)域161-2b的寬度一樣寬的寬度1204。接著，減少掩模1100的長度1110以形成經(jīng)減少長度的掩模1300，其具有長度 1305。使用第一掩模800及掩模1300做為刻蝕掩模，來進(jìn)行刻蝕工藝而產(chǎn)生圖14A至圖 14B的上視圖及剖面視圖分別繪示的結(jié)構(gòu)。刻蝕工藝延伸開口 1000、1010穿過接觸層160-2，以暴露出接觸層160-1上的降落區(qū)域161-la、161-lb?？涛g工藝亦延伸開口 1200、1210穿過接觸層160-3，以暴露出接觸層 160-2 上的降落區(qū)域 161-2a、161-2b。此刻蝕亦形成開口 1310、1320穿過接觸層160_4的部分，因掩模1300的長度的減少，不再被覆蓋，以此暴露出接觸層160-3上的降落區(qū)域161-3a、161-3b。開口 1310被形成相鄰于開口 1200。開口 1310具有至少與降落區(qū)域161_3a的長度一樣長的長度1312，且具有至少與降落區(qū)域161-3a的寬度一樣寬的寬度1314。開口 1320被形成相鄰于開口 1210。開口 1320具有至少與降落區(qū)域161_3b的長度一樣長的長度1322，且具有至少與降落區(qū)域161-3b的寬度一樣寬的寬度1324。接著，絕緣填充材料1400被沉積于圖14A至圖14B所示的結(jié)構(gòu)上，并執(zhí)行平坦化工藝，如化學(xué)機(jī)械拋光(Chemical Mechanical Polishing, CMP),以移除掩模800、1300,而產(chǎn)生圖15的剖面視圖中所示的結(jié)構(gòu)。接著，形成光刻圖案，以定義用于導(dǎo)電體180并連接至降落區(qū)域的通孔?？蓱?yīng)用反應(yīng)離子刻蝕，以形成高深寬比的通孔穿過絕緣填充材料1400，以提供用于導(dǎo)電體180的通孔。于開設(shè)通孔之后，以鎢或其它導(dǎo)電材料填充此通孔，以形成導(dǎo)電體180。然后應(yīng)用金屬化工藝以形成互連185，以提供導(dǎo)電體180與裝置上的平面譯碼電路之間的連接。最后，應(yīng)用后端工藝(back end of line, BEOL)以完成集成電路，而產(chǎn)生圖3A至圖3B中所示的結(jié)構(gòu)。于不同接觸層中用于使導(dǎo)電體穿過至設(shè)置于下方的接觸層上的降落區(qū)域的開口， 是通過使用于單一刻蝕掩模800中的開口 810而圖案化接觸層來形成，并且使用用于刻蝕額外的掩模的工藝，而不必關(guān)鍵對(duì)齊步驟。因此，于不同接觸層中具有垂直對(duì)齊的側(cè)壁的開口，是以自我對(duì)準(zhǔn)的方式來形成。于上所示的范例中，掩模800中的開口 810于平面視角上具有矩形的剖面。因此， 于不同接觸層中的開口，沿著橫向方向上具有實(shí)質(zhì)上相同的寬度?；蛘撸Q于不同接觸層的降落區(qū)域的形狀，掩模800中的開口可具有圓形、橢圓形、方形、矩形或一些不規(guī)則形的剖面。舉例而言，為了容納具有不同寬度的降落區(qū)域，掩模800中的開口的寬度能沿著縱向方向而有所變化。圖16繪示掩模800中的開口 1510的平面視圖，此掩模800以類似階梯的方式沿著縱向方向具有變化的寬度，而造成接觸層中的開口的寬度因此有所變化。現(xiàn)在將主要參照?qǐng)D17至圖34A來描述本發(fā)明。下列描述通常將參照特定結(jié)構(gòu)的實(shí)施例及方法。應(yīng)理解為并非有意于限制發(fā)明至特定揭露的實(shí)施例及方法，而是可使用其它特征、元件、方法及實(shí)施例來實(shí)行。將描述較佳的實(shí)施例以說明本發(fā)明，而非限制由權(quán)利要求范圍所定義的本發(fā)明的范疇。此些已知技藝者將承認(rèn)以下描述的各種均等的變化。于不同實(shí)施例中，相同的元件以相同的元件符號(hào)共同參照。圖17至圖34A繪示制造另一個(gè)三維疊層集成電路裝置的范例的結(jié)構(gòu)及方法，相似的標(biāo)號(hào)相當(dāng)于相似的結(jié)構(gòu)。圖17及圖17A為三維疊層集成電路裝置的此范例的互連區(qū)域17 的簡化側(cè)剖面及上視圖。在此范例中，互連區(qū)域17包括四個(gè)互連接觸層18，其標(biāo)記為18. I 至18. 4，四個(gè)導(dǎo)電體54，其標(biāo)記為54. I至54. 4，以及一個(gè)接地導(dǎo)電體55。導(dǎo)電體54具有第一部分57穿過接觸層18,及具有第二部分59穿過層間介電質(zhì)52及停止層(Stopping Layer) 27，以電性連接至接觸層18的導(dǎo)電層34 (標(biāo)記為34. I至34. 4)的互連接觸區(qū)域 14(標(biāo)記為14. I至14. 4)的其中一個(gè)。第一部分57是由介電側(cè)壁間隔物61所圍繞，以將導(dǎo)電體54電性隔離于導(dǎo)電層34，使導(dǎo)電體不要電性接觸。此外，接地導(dǎo)電體55電性連接至各接觸層18的各導(dǎo)電層34。圖18及圖18A繪示互連區(qū)域17的制造的初始步驟。使用光刻膠材料88刻蝕接觸開口 33及接地接觸開口 35，穿過上層24以暴露出第一接觸層18. I的上層導(dǎo)電層34. 1， 其中接觸開口 33標(biāo)記為開口 33. I至33. 4，接地接觸開口 35是繪示于圖18A中。接觸開口 33的刻蝕之后，光刻膠材料88被剝除，并形成第一光刻膠掩模89于互連區(qū)域17上，如圖19 及圖19A所示。第一掩模89暴露每隔一個(gè)開口 33，亦即在此例中的開口 33. 2及33. 4。如圖19A，掩模89也覆蓋接地接觸開口 35。經(jīng)由比較圖17與圖18可知，接觸開口 33的位置決定導(dǎo)電體54的位置，接地接觸開口 35的位置決定接地導(dǎo)電體55的位置。在此范例中， 導(dǎo)電體54以及互連接觸區(qū)域14具有恒定的間距。圖20及圖20A繪示穿過在暴露出的接觸開口 33. 2及33. 4下的單一接觸層18. I 的刻蝕結(jié)果。第一掩模89然后被剝除，隨之形成如圖21及圖21A所示的第二光刻膠掩模 90。第二掩模90用以暴露出接觸開口 33. 3及33. 4，同時(shí)覆蓋接觸開口 33. I及33. 2以及接地接觸開口 35。圖21繪示第一掩模89的移除及第二掩模90形成于圖20的結(jié)構(gòu)上的結(jié)
22果，使得從左邊數(shù)來的第一和第二接觸開口 33. I及33. 2是被第二掩模所覆蓋，而第三和第四接觸開口 33. 3及33. 4則裸露。圖22及圖22A繪示向下穿過第三及第四接觸開口 33. 3及33. 4的兩個(gè)接觸層18 的刻蝕結(jié)果。亦即，接觸層18. I及18. 2于接觸開口 33. 3被刻蝕穿過，而接觸層18. 2及
18.3于接觸開口 33. 4被刻蝕穿過。圖23及圖23A繪示移除圖22的第二掩模90后的結(jié)構(gòu)?？梢娊佑|開口 33. I至33. 4向下延伸至接觸層18. I至18. 4的導(dǎo)電層34. I至34. 4。圖24及圖24A繪示圖23在開口 33. I至33. 4的側(cè)壁上形成側(cè)壁間隔物61后的結(jié)構(gòu)。側(cè)壁間隔物61將接觸開口 33. 2,33. 3及33. 4電性絕緣于接觸開口所通過的接觸層 18的導(dǎo)電層34。圖25及圖25A繪示圖24的結(jié)構(gòu)加上圖25所示接地接觸開口 35的剖面視圖。所有的接觸開口 33被光刻膠材料92所覆蓋，而接地接觸開口 35則暴露。圖26及圖26A繪示圖25于接地接觸開口 35刻蝕穿過三個(gè)接觸層18后的結(jié)構(gòu)，以暴露出導(dǎo)電層34. I至34. 4 到接地接觸開口 35的內(nèi)部。圖27及圖27A繪示圖26移除光刻膠材料92后的結(jié)構(gòu)。圖28及圖28A繪示圖27沉積電性導(dǎo)電材料93后的結(jié)構(gòu)，電性導(dǎo)電材料93通常為多晶硅，以此填充接觸開口 33及接地接觸開口 35。在接觸開口 33及接地接觸開口 35內(nèi)的此材料93分別形成導(dǎo)電體54與接地導(dǎo)電體55。如果需要的話，于接地接觸開口側(cè)壁的絕緣層36的部分可被回刻蝕或是在接地接觸開口 35內(nèi)形成接地導(dǎo)電體55前先移除，以增強(qiáng)接地導(dǎo)電體55與接觸層18的導(dǎo)電層34之間的電性接觸。此于圖28中圍繞接地導(dǎo)電體 55的絕緣層36中是通過虛線來表示。電性導(dǎo)電材料93也覆蓋上層24的介電層26。此后，圖28的結(jié)構(gòu)被刻蝕移除覆蓋介電層26的電性導(dǎo)電材料93。此繪示于圖29及圖29A。使圖29的結(jié)構(gòu)承受例如化學(xué)機(jī)械拋光(chemical mechanical polishing)向下至停止層27,產(chǎn)生圖30的結(jié)構(gòu)。圖31及圖31A繪示圖30沉積停止層96隨后沉積層間介電質(zhì)97于停止層上后的結(jié)構(gòu)，停止層96通常為氮化硅。接著圖31的結(jié)構(gòu)具有接觸開口 33及接地接觸開口 35的延伸部分，其是穿過層間介電質(zhì)97及停止層96至導(dǎo)電體54及接地導(dǎo)電體55而形成，導(dǎo)電體54標(biāo)記為54. I至54. 4。見圖32及圖32A，隨后以導(dǎo)電材料填充此延伸部分，例如鎢，以產(chǎn)生導(dǎo)電體54及接地導(dǎo)電體55。導(dǎo)電體54具有第一部分57延伸穿越接觸層18，以及第二部分59延伸穿越上層24。在一些例子中，停止層96為氮化硅，而層間介電質(zhì)97為二氧化硅。然而，停止層 96可為其它介電材料層，如二氧化硅或其它氧化硅及氮化硅的層。側(cè)壁間隔物61可為氮化硅但亦可為其它材料，如二氧化硅或氧/硅氮化物的多層。相似地，介電層25通常為氮化娃但也可為例如二氧化娃。導(dǎo)電體54的第一部分57通常為多晶娃但也可為其它導(dǎo)電材料，如N+多晶硅、鎢、氮化鈦(TiN)等。而且，導(dǎo)電體54的整體長度可為相同的材料，如鎢。圖33是以圖形繪示一組十六個(gè)接觸開口，表示四組不同的接觸開口 33，刻蝕至十六個(gè)不同的深度，通過僅使用四個(gè)掩模來提供通道進(jìn)入十六個(gè)接觸層18。圖34及圖34A為一三維疊層集成電路裝置的剖面及平面視圖。圖34為沿著字線 94繪示，此字線是通過層95而電性隔離于例如介電質(zhì)和半導(dǎo)體層交替的疊層。層95可為例如氧化硅和氮化硅的交替，作為電荷捕捉層。以下的范例討論提供電性連接至互連接觸區(qū)域14的方法，互連接觸區(qū)域14位于用于三維疊層集成電路裝置的互連區(qū)域17的接觸層18的疊層處。在此范例中互連區(qū)域17 包括上層24，上層的下具有接觸層18的疊層，各接觸層包括導(dǎo)電層34及絕緣層36。設(shè)置于互連區(qū)域17上的任何上層24的至少一部分被移除，以暴露出第一接觸層18. 1，并產(chǎn)生對(duì)于各接觸層18的接觸開口 33。此繪示于圖18中。使用一組N個(gè)刻蝕掩模，于接觸層18的疊層處來產(chǎn)生2N層的互連接觸區(qū)域14， 層數(shù)多達(dá)且包含2N。雖然大部分的圖示為有四個(gè)接觸層18的范例，在此范例中接觸層的數(shù)量將增加至16個(gè)接觸層，因此N = 4。在此的討論將亦參照?qǐng)D33，其中包括16個(gè)接觸開口 33的圖形代表。使用掩模來刻蝕接觸開口 33多達(dá)且包含2N個(gè)接觸層，在此例為16個(gè)接觸層。步驟如以下所執(zhí)行。參考圖19，使用第一掩模89于每隔一個(gè)開口來刻蝕一個(gè)接觸層18。沒有被第一掩模89覆蓋的接觸開口視為等同于圖33所示圍繞接觸開口 33. 2,33. 4等的八個(gè)點(diǎn)狀線盒子。接著，參考圖21，使用第二掩模90于以一組第一至第四接觸開口的順序的第三和第四接觸開口來刻蝕兩個(gè)接觸層18。第二掩模90視為等同于圖33所示于一組四個(gè)接觸開口當(dāng)中圍繞兩個(gè)相鄰接觸開口 33的四組短虛線盒子。在此范例中被刻蝕的第三和第四接觸開口，為第一接觸開口 33. I至第四接觸開口 33. 4該組的接觸開口 33. 3和33. 4、接觸開口 33. 5至33. 8該組的接觸開口 33. 7和33. 8等。由圖22可見，第一和第二掩模89、90的使用提供了向下至四個(gè)接觸層18. I至18. 4各層的接觸開口 33。接著具有16個(gè)接觸層18的此范例，使用第三掩模(未繪示)于以一組第一至第八接觸開口的順序的第五至第八接觸開口 33來刻蝕四個(gè)接觸層18。此通過圖33中的兩個(gè)長虛線盒子來指出。使用第四掩模(未繪示)于以至少一組第一至第十六接觸開口的順序的第九至第十六接觸開口 33來刻蝕八個(gè)接觸層18。此通過圖33中的一個(gè)實(shí)線盒子來指出。注意有一半的接觸開口是通過各第一、第二、第三和第四掩模來刻蝕。參考圖24，介電層61形成于各個(gè)接觸開口 33的側(cè)壁上。導(dǎo)電體54然后形成以穿過接觸開口 33至接觸層18的互連接觸區(qū)域14，此介電層沿著側(cè)壁將導(dǎo)電體54電性隔離于導(dǎo)電層34如以上參照?qǐng)D18及圖19的討論，接地接觸開口 35通常以與接觸開口 33. I相同的方式所形成。然而，參考圖24，在接觸開口 33內(nèi)形成導(dǎo)電體54之前，接地接觸開口 35在上層24內(nèi)的部分兩旁排列有側(cè)壁間隔物，參考圖26，再被刻蝕穿過接觸層18，然后如圖28 所示填有電性導(dǎo)電材料以產(chǎn)生接地導(dǎo)電體55。接地導(dǎo)電體55電性接觸各導(dǎo)電層34。相反地，因?yàn)榻殡妭?cè)壁間隔物61的使用，導(dǎo)電體54. I至54. 4僅接觸單一導(dǎo)電層34。在一些范例中，接地導(dǎo)電體55可不與各導(dǎo)電層34電性接觸。在以上的范例中，接觸開口 33是從左數(shù)到右。如果需要的話，接觸開口可從左數(shù)到右或從右數(shù)到左或是依據(jù)設(shè)計(jì)需求以其它順序數(shù)數(shù)。關(guān)鍵點(diǎn)為總是使一半的接觸開口通過各掩模來打開。亦即，當(dāng)有偶數(shù)的接觸開口時(shí)，各掩模將打開一半的接觸開口，當(dāng)有奇數(shù)的接觸開口時(shí)，例如15個(gè)，各掩模將打開稍為多于或稍微少于一半的接觸開口，例如7或8。 一層/兩層/四層/八層的移除也可表示為對(duì)于各步驟20至2 (N-I)層的移除。圖33的掩模和刻蝕程序以不同的形式繪示于圖35中。在圖35中，以及后續(xù)的圖 36至圖39中，O表示黑暗，亦即具有光刻膠材料，且I表示打開，亦即沒有光刻膠材料，使得對(duì)于各掩模的16個(gè)接觸開口有8個(gè)為打開。
若圖33及圖35的刻蝕流程范例對(duì)于掩模1-4移除一 / 二 /四/八層，則通過刻蝕順序定位的接觸層座落處(亦即刻蝕至)可識(shí)別為座落層，指定為0-15。在各個(gè)位置A 至P造成的接觸層座落處(亦即刻蝕至)如圖示為座落層0、1、2、3等?？墒褂闷渌目涛g順序。舉例而言，圖36繪示刻蝕順序的改變，其中交換被掩模 I及掩模4所刻蝕的層數(shù)，使得掩模I刻蝕8層，掩模2刻蝕2層，掩模3刻蝕4層，掩模4 刻蝕I層。在各個(gè)位置A至P造成的接觸層座落處(亦即刻蝕至)如圖示為座落層0、8、2、 10等。非改變刻蝕順序，或是除了改變刻蝕順序以外，亦即如比較圖35及圖36所演示的各個(gè)掩模所刻蝕的層數(shù)，掩模順序可改變。此繪示于圖37，其中掩模2刻蝕2層及掩模 3刻蝕4層，如圖35的例子。然而，在圖35的例子中對(duì)于掩模2的掩模順序(00110011 等)變成圖37的例子中對(duì)于掩模3的掩模順序,在圖35的例子中對(duì)于掩模3的掩模順序 (00001111000等)變成圖37的對(duì)于掩模2的掩模順序。在各個(gè)位置A至P造成的接觸層座落處(亦即刻蝕至)如圖示為座落層0、1、4、5等。參照?qǐng)D38繪示的位置改變。在此范例中，對(duì)于掩模I至4所刻蝕的層數(shù)相同于圖 35，即使位置A與位置J交換了，對(duì)于各個(gè)位置A至P的座落層也維持相同，包含對(duì)于A位置為層0，對(duì)于J位置為層9。然而，對(duì)于圖35及圖36的兩個(gè)例子，對(duì)于各個(gè)位置A至P的刻蝕皆相同。在各個(gè)位置J、B、C等造成的接觸層座落處(亦即刻蝕至)如圖示為座落層
9、1、2、3 等。圖39繪示采用圖35的第一例且做圖36的刻蝕順序改變、圖37的掩模順序改變以及圖38的位置改變的結(jié)果。然而，此造成的結(jié)構(gòu)對(duì)于16個(gè)不同的位置仍有16個(gè)不同的座落層。在各個(gè)位置J、B、C等造成的接觸層座落處(亦即刻蝕至)如圖示為座落層9、8、
4、12 等。如以上參考的任何專利、專利申請(qǐng)案及印刷公開刊物是作為參照而結(jié)合于此。綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
權(quán)利要求
1.一種方法，使用于一互連區(qū)域具有至少四個(gè)接觸層的一疊層的一三維疊層集成電路裝置，以產(chǎn)生多個(gè)互連接觸區(qū)域，該多個(gè)互連接觸區(qū)域與該多個(gè)接觸層的多個(gè)降落區(qū)域?qū)R且露出該多個(gè)接觸層的該多個(gè)降落區(qū)域，各該接觸層包括一導(dǎo)電層及一絕緣層，該方法包括移除設(shè)置于該互連區(qū)域上的任何一上層的至少一部分，以暴露出一第一接觸層并產(chǎn)生用于各該接觸層的多個(gè)接觸開口；選擇一組N個(gè)刻蝕掩模，用以于該多個(gè)接觸層的該疊層處產(chǎn)生多個(gè)互連接觸區(qū)域?qū)?，N 為至少等于2的整數(shù)；使用該多個(gè)N個(gè)刻蝕掩模以刻蝕該多個(gè)接觸開口至多達(dá)且包含2的N次方個(gè)該多個(gè)接觸層，該多個(gè)N個(gè)掩模使用步驟包括使用一第一掩模，以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕一個(gè)該接觸層；使用一第二掩模，以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕兩個(gè)該多個(gè)接觸層；及該移除、該選擇及該使用步驟是執(zhí)行以致于該多個(gè)接觸開口延伸至該多個(gè)2的N次方個(gè)接觸層；以及通過形成多個(gè)導(dǎo)電體穿過該多個(gè)接觸開口以接觸于該多個(gè)接觸層的該多個(gè)降落區(qū)域。
2.根據(jù)權(quán)利要求I所述的方法，其中該移除步驟是使用一額外的掩模來執(zhí)行。
3.根據(jù)權(quán)利要求I所述的方法，其中該第一掩模使用步驟包括使用該第一掩模于每隔一個(gè)該接觸開口刻蝕一個(gè)該接觸層；以及該第二掩模使用步驟包括使用該第二掩模于至少一組第一至第四該多個(gè)接觸開口中的該第三和該第四接觸開口刻蝕兩個(gè)該多個(gè)接觸層。
4.根據(jù)權(quán)利要求I所述的方法，其中該多個(gè)N個(gè)掩模使用步驟更包括使用一第三掩模，以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕四個(gè)該多個(gè)接觸層；以及使用一第四掩模，以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕八個(gè)該多個(gè)接觸層。
5.根據(jù)權(quán)利要求4所述的方法，其中該第三掩模使用步驟包括使用該第三掩模于至少一組第一至第八該多個(gè)接觸開口中的該第五至該第八接觸開口刻蝕四個(gè)該多個(gè)接觸層；以及該第四掩模使用步驟包括使用該第四掩模于至少一組第一至第十六該多個(gè)接觸開口中的該第九至該第十六接觸開口刻蝕八個(gè)該多個(gè)接觸層。
6.根據(jù)權(quán)利要求4所述的方法，其中該第一掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第二、第四、第六、第八、第十、第十二、第十四、第十六開口的一個(gè)該接觸層；該第二掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第三、第四、第七、第八、第十一、第十二、第十五、第十六開口的兩個(gè)該多個(gè)接觸層；該第三掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第五至第八、第十三至第十六開口的四個(gè)該多個(gè)接觸層；以及該第四掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第九至第十六開口的八個(gè)該多個(gè)接觸層。
7.根據(jù)權(quán)利要求4所述的方法，其中該第一掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第二、第四、第六、第八、第十、第十二、第十四、第十六開口的八個(gè)該多個(gè)接觸層；該第二掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第五、第六、第七、第八、第十三、第十四、第十五、第十六開口的兩個(gè)該多個(gè)接觸層；該第三掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第三、第四、第七、第八、第十一、第十二、第十五、第十六開口的四個(gè)該多個(gè)接觸層；以及該第四掩模使用步驟是執(zhí)行用來刻蝕位于該多個(gè)第九至第十六開口的一個(gè)該接觸層。
8.根據(jù)權(quán)利要求I所述的方法，更包括產(chǎn)生一接地接觸開口穿過該多個(gè)接觸層；以及形成一接地導(dǎo)電體穿過該接地接觸開口，以與該多個(gè)接觸層的多個(gè)該多個(gè)導(dǎo)電層電性接觸。
9.根據(jù)權(quán)利要求8所述的方法，其中該接地接觸開口具有一接地接觸開口側(cè)壁，且更包括在該接地導(dǎo)電體形成步驟之前，移除于該接地接觸開口側(cè)壁的絕緣層的部分，所以該接地導(dǎo)電體增強(qiáng)該接地導(dǎo)電體與該多個(gè)接觸層的多個(gè)該多個(gè)導(dǎo)電層之間的電性接觸。
10.根據(jù)權(quán)利要求I所述的方法，其中該使用步驟是以不同于刻蝕的該多個(gè)接觸層的編號(hào)順序來執(zhí)行。
11.根據(jù)權(quán)利要求I所述的方法，其中該多個(gè)接觸開口具有多個(gè)側(cè)壁，且更包括形成一介電層于該多個(gè)側(cè)壁上。
12.一種方法，用于包括一互連區(qū)域的一類型的一三維疊層集成電路裝置，該方法用以提供多個(gè)電性連接至位于該互連區(qū)域的多個(gè)接觸層的一疊層處的多個(gè)降落區(qū)域，該互連區(qū)域包含一上層，該上層的下具有該多個(gè)接觸層的該疊層，各該接觸層包括一導(dǎo)電層及一絕緣層，該方法包括移除設(shè)置于該互連區(qū)域上的任何一上層的至少一部分，以暴露出一第一接觸層并產(chǎn)生用于各該接觸層的多個(gè)接觸開口；選擇一組N個(gè)刻蝕掩模，用于于該多個(gè)接觸層的該疊層處產(chǎn)生多個(gè)互連接觸區(qū)域?qū)樱琋 為至少等于2的整數(shù)；使用該多個(gè)N個(gè)刻蝕掩模以刻蝕該多個(gè)接觸開口至多達(dá)且包含2的N次方個(gè)該多個(gè)接觸層，該多個(gè)N個(gè)掩模使用步驟包括使用一第一掩模，以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕一個(gè)該接觸層；使用一第二掩模，以對(duì)于有效地一半的該多個(gè)接觸開口刻蝕兩個(gè)該多個(gè)接觸層；及該移除、該選擇及該使用步驟是執(zhí)行以致于該多個(gè)接觸開口定義多個(gè)側(cè)壁且延伸至該多個(gè)2的N次方個(gè)接觸層；形成一介電層于該多個(gè)側(cè)壁上；以及形成多個(gè)導(dǎo)電體穿過該多個(gè)接觸開口至位于該多個(gè)接觸層的該多個(gè)降落區(qū)域，該多個(gè)介電層將該多個(gè)導(dǎo)電體電性絕緣于該多個(gè)側(cè)壁。
13.根據(jù)權(quán)利要求12所述的方法，更包括產(chǎn)生一接地接觸開口穿過該多個(gè)接觸層；以及形成一接地導(dǎo)電體穿過該接地接觸開口，以與該多個(gè)接觸層的多個(gè)該多個(gè)導(dǎo)電層電性接觸。
14.根據(jù)權(quán)利要求13所述的方法，其中該接地接觸開口具有一接地接觸開口側(cè)壁，且更包括在該接地導(dǎo)電體形成步驟之前，移除于該接地接觸開口側(cè)壁的該多個(gè)絕緣層的部分， 使得相鄰于該接地接觸開口的多個(gè)該多個(gè)導(dǎo)電層的部分被暴露，以此使該接地導(dǎo)電體增強(qiáng)與多個(gè)該多個(gè)導(dǎo)電層的電性接觸。
15.根據(jù)權(quán)利要求12所述的方法，更包括在設(shè)置于該互連區(qū)域上的一上層形成多個(gè)接觸開口延伸部分，且其中該多個(gè)導(dǎo)電體形成步驟是以延伸穿過該多個(gè)接觸層的該多個(gè)導(dǎo)電體的一第一部分以及延伸穿過該上層的該多個(gè)導(dǎo)電體的一第二部分來執(zhí)行。
16.根據(jù)權(quán)利要求15所述的方法，其中該多個(gè)導(dǎo)電體形成步驟是以該第一部分以及該第二部分為不同的導(dǎo)電材料來執(zhí)行。
17.—三維疊層集成電路裝置，包括至少第一、第二、第三及第四接觸層的一疊層，位于一互連區(qū)域；各該接觸層包括一導(dǎo)電層及一絕緣層；第一、第二、第三及第四導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分；該第一、第二、第三及第四導(dǎo)電體分別與該第一、第二、第三及第四導(dǎo)電層電性接觸；以及一介電側(cè)壁間隔物周圍換繞該第二、第三及第四導(dǎo)電體，以致于該第二、第三及第四導(dǎo)電體僅電性接觸各自的該第二、第三及第四導(dǎo)電層。
18.根據(jù)權(quán)利要求17所述的疊層集成電路裝置，其中該第一、第二、第三及第四導(dǎo)電體具有一恒定的間距。
19.根據(jù)權(quán)利要求18所述的疊層集成電路裝置，其中該第一、第二、第三及第四導(dǎo)電體的位置是由一共同的掩模決定。
20.根據(jù)權(quán)利要求17所述的疊層集成電路裝置，其中該第一、第二、第三及第四導(dǎo)電體的位置是由一共同的掩模決定。
21.根據(jù)權(quán)利要求17所述的疊層集成電路裝置，更包括一接地導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分且電性接觸各該第一、第二、第三及第四導(dǎo)電層。
22.根據(jù)權(quán)利要求21所述的疊層集成電路裝置，其中該第一、第二、第三及第四導(dǎo)電體與該接地導(dǎo)電體的位置是由一共同的掩模決定。
23.—三維疊層集成電路裝置包括至少第一、第二、第三及第四接觸層的一疊層，位于一互連區(qū)域；各該接觸層包括一導(dǎo)電層及一絕緣層；第一、第二、第三及第四導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分；該第一、第二、第三及第四導(dǎo)電體分別與該第一、第二、第三及第四導(dǎo)電層電性接觸；以及該第一、第二、第三及第四導(dǎo)電體具有一恒定的間距。
24.根據(jù)權(quán)利要求23所述的疊層集成電路裝置，其中該第一、第二、第三及第四導(dǎo)電體的位置是由一共同的掩模決定。
25.—三維疊層集成電路裝置，包括至少第一、第二、第三及第四接觸層的一疊層，位于一互連區(qū)域；各該接觸層包括一導(dǎo)電層及一絕緣層；第一、第二、第三及第四導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分；該第一、第二、第三及第四導(dǎo)電體分別與該第一、第二、第三及第四導(dǎo)電層電性接觸； 一介電側(cè)壁間隔物周圍換繞該第二、第三及第四導(dǎo)電體，以致于該第二、第三及第四導(dǎo)電體僅電性接觸各自的該第二、第三及第四導(dǎo)電層；一接地導(dǎo)電體穿過該多個(gè)接觸層的該疊層的部分且電性接觸各該第一、第二、第三及第四導(dǎo)電層；該第一、第二、第三及第四導(dǎo)電體具有一恒定的間距；以及該第一、第二、第三及第四導(dǎo)電體與該接地導(dǎo)電體的位置是由一共同的掩模決定。
全文摘要
本發(fā)明公開了一種三維疊層集成電路裝置及其制造方法。一種方法，用于三維疊層集成電路裝置，用以提供電性連接至互連區(qū)域的接觸層的疊層處。各接觸層包括導(dǎo)電層及絕緣層。移除任何上層的一部分以暴露出第一接觸層并產(chǎn)生用于各接觸層的接觸開口。N個(gè)刻蝕掩模的組合用來刻蝕接觸開口多達(dá)且包含2的N次方個(gè)接觸層。各個(gè)掩模是用來刻蝕有效地一半的接觸開口。當(dāng)N為3時(shí)，第一掩?？涛g一個(gè)接觸層，第二掩?？涛g兩個(gè)接觸層，以及第三掩?？涛g四個(gè)接觸層。介電層可形成于接觸開口的側(cè)壁上。導(dǎo)電體可形成穿過接觸開口，并以介電層將導(dǎo)電體電性絕緣于側(cè)壁。
文檔編號(hào)H01L27/115GK102610614SQ20111018291
公開日2012年7月25日 申請(qǐng)日期2011年6月27日 優(yōu)先權(quán)日2011年1月19日
發(fā)明者呂函庭, 李鴻志, 楊金成, 陳士弘 申請(qǐng)人:旺宏電子股份有限公司