專利名稱：一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路制造方法，尤其涉及一種開設(shè)改善刻蝕通孔工藝中改善刻蝕終點(diǎn)均勻性的方法。
背景技術(shù)：
在現(xiàn)代多層互聯(lián)結(jié)構(gòu)的半導(dǎo)體集成電路制備過程中，其通過在各層互聯(lián)層間的絕緣層中開設(shè)通孔，并再通孔填充鎢、鋁、銅等導(dǎo)電金屬從而實(shí)現(xiàn)各層互連層的整體連接。先進(jìn)工藝的層間介質(zhì)層的薄膜制程是在晶圓上依次生長SiN層、采用高縱寬比工藝(HARP)形成的氧化物層、以及正硅酸乙酯(TEOS)生成硅氧化物作為絕緣層，之后通過化學(xué)機(jī)械研磨的工藝達(dá)到平坦化。然而由于柵極有一定的高度，在平坦化工藝后，其上方絕緣層相對于晶圓其他部分的絕緣層厚度較薄，因此在后續(xù)的開設(shè)連接通孔工藝中，其柵極方的絕緣層過早刻蝕完全，而使得柵極上極易發(fā)生過刻蝕現(xiàn)象。如圖1所示，以互補(bǔ)金屬氧化物半導(dǎo)體器件CMOS器件進(jìn)行敘述說明，CMOS器件通常形成在圖中未示出的晶圓(或硅襯底)中，其NMOS和PMOS共同形成在P型的硅襯底上，其中，NMOS的N+型源區(qū)、N+型漏區(qū)形成在P阱中，PMOS的P+型源區(qū)、P+型漏區(qū)形成在N阱中，NMOS的有源區(qū)與PMOS的有源區(qū)通過淺溝槽隔離結(jié)構(gòu)(STI)進(jìn)行隔離。其中，硅化物的導(dǎo)電層1 (如TiSi2)形成在NMOS及PMOS各自的源區(qū)、及漏區(qū)的表面，并分別與它們形成良好的電接觸，以便于后續(xù)形成接觸導(dǎo)電層1的并填充金屬的通孔。通常以通孔刻蝕停止層 5覆蓋在NMOS和PMOS各自的有源區(qū)的所在的襯底上，且通孔刻蝕停止層5還覆蓋PMOS及 NMOS各自的柵極，同時(shí)，圍繞在PMOS及NMOS各自的柵極側(cè)壁的偏移隔離層、側(cè)墻隔離層也被通孔刻蝕停止層5所覆蓋。在平坦化后，柵極2上方TEOS硅氧化物層3厚度明顯小于基底1上方的TEOS硅氧化物層3厚度，使得柵極2上方的總絕緣層厚度h2明顯小于基底1 上方的總絕緣層厚度h2，在通孔刻蝕過程中，所述柵極2上方TEOS硅氧化物層3首先被擊穿，而由于HARP形成的氧化物層2應(yīng)力較小，其會在短時(shí)間被擊穿，而直接刻蝕SiN層。在改善刻蝕通孔工藝中，為了確?？涛g到基底1，刻蝕量必須>hl，然而相對柵極2較小的刻蝕量需求，在達(dá)到刻蝕終點(diǎn)時(shí)，往往在柵極2上已出現(xiàn)過刻蝕，如圖中，所述柵極2的A部分明顯出現(xiàn)過刻蝕現(xiàn)象，造成蝕刻終點(diǎn)的不均勻性，而蝕刻終點(diǎn)的不均勻性直接影響到各層互連層之間隔元件的信號傳遞，從而影響到集成電路的整體性能。

發(fā)明內(nèi)容
本發(fā)明提供了一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其針對現(xiàn)有通孔刻蝕工藝中存在的不足，在HARP生長之后增加一層SiN的薄膜，起到刻蝕阻擋層的作用，而此界面以下的絕緣層厚度相對均一，減少后續(xù)刻蝕工藝時(shí)薄膜厚度差異，有效避免過刻蝕的產(chǎn)生。本發(fā)明一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法通過以下技術(shù)方案實(shí)現(xiàn)其目的一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，在一晶圓所包含的晶體管器件上覆蓋有一層第一氧化物層，其中，具體包括以下步驟
步驟一在所述第一氧化物層上覆蓋一層刻蝕阻擋層； 步驟二 在所述刻蝕阻擋層上方生成一層硅氧化物層；
步驟三在所述硅氧化物層多個(gè)位置，同時(shí)自上至下刻蝕所述硅氧化物層、刻蝕阻擋層，由于所述硅氧化物層與刻蝕阻擋層在刻蝕率上的差異，使刻蝕停在SiN薄膜上；
步驟四繼續(xù)刻蝕所述第一氧化物層形成分別接觸晶體管器件漏區(qū)或源區(qū)及柵極的通孔，期間，由于再次刻蝕的厚度較為均勻，有效避免或減小對柵極的過刻蝕的產(chǎn)生。上述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其中，所述晶圓所包含的晶體管器件表面與所述的第一氧化物層之間還設(shè)有一層通孔蝕刻停止層，在所述步驟四中， 在所述第一氧化物層蝕刻完成后，蝕刻所述通孔蝕刻停止層，以形成分別接觸晶體管器件漏區(qū)或源區(qū)及柵極的通孔。上述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其中，所述的通孔蝕刻停止層采用氮化硅制成。上述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其中，所述刻蝕阻擋層采用相對于TEOS硅氧化物層刻蝕速率較低的材料制成。上述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其中，所述蝕刻阻擋層采用氮化硅制成。上述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其中，包括在鎢栓制作工藝中的應(yīng)用。上述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其中，所述的第一氧化物層為采用高縱寬比工藝形成的氧化物層。上述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其中，所述硅氧化物層為利用TEOS所生成的硅氧化物層。采用本發(fā)明一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法的優(yōu)點(diǎn)在于
本發(fā)明一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，在高縱寬比工藝形成的氧化物層和TEOS硅氧化物層之間生長一層相對于TEOS硅氧化物層刻蝕速率較低的刻蝕阻擋層，在刻蝕通孔過程中，有效暫停或放滿蝕刻速率，從而抵消或減小晶圓各部分由于后續(xù)刻蝕工藝時(shí)薄膜厚度差異，而引起的過刻蝕問題缺陷。


圖1為現(xiàn)有通孔蝕刻工藝的形成的通孔結(jié)構(gòu)示意圖； 圖2為采用本發(fā)明的通孔蝕刻工藝的過程示意圖。
具體實(shí)施例方式如圖2所示，本發(fā)明通過向沉積有采用高縱寬比工藝形成的氧化物層以及TEOS硅氧化物層的晶圓上刻蝕通孔以導(dǎo)通柵極及基底時(shí)，在所述高縱寬比工藝形成的氧化物層和 TEOS硅氧化物層之間形成一層刻蝕阻擋層；起到刻蝕阻擋層的作用，而此界面以下的絕緣層厚度相對均一，減少后續(xù)刻蝕工藝時(shí)薄膜厚度差異，有效避免過刻蝕的產(chǎn)生。從而改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性。其具體步驟包括
步驟一(圖2(a)所示)在晶圓的基底由下至上依次沉淀一層TEOS硅氧化物層3、一層刻蝕阻擋層5’和一層高縱寬比工藝形成的氧化物層4。其中在每一層沉積完成后，采用化學(xué)拋光工藝，將其拋光，且保證，所述的刻蝕阻擋層5’和高縱寬比工藝形成的氧化物層4 厚度均一，這些都為現(xiàn)有技術(shù)，在此不做過多闡述。而所述刻蝕阻擋層5’采用相對于TEOS硅氧化物刻蝕速率較低的材料制成。這樣可以有效緩解蝕刻過程，而使蝕刻更容易控制。該所述刻蝕阻擋層5’優(yōu)選采用所述的第二刻蝕阻擋層采用氮化硅制成。而當(dāng)所述TEOS硅氧化物層3拋光完成后，我們發(fā)現(xiàn)，由于柵極有一定的厚度，因而柵極上層的TEOS硅氧化物層3厚度明顯小于基底其他地方的TEOS硅氧化物層3厚度。步驟二 (圖2(b)所示)在晶圓的柵極以及基底上方的所述TEOS硅氧化物層3的不同位置，分別刻蝕通孔，包括通孔8，和通孔9’。步驟三當(dāng)所述通孔8’和9’的所述TEOS硅氧化物層3完全后，所述通孔8’和9’ 底部觸及所述的刻蝕阻擋層5’時(shí)，由于TEOS硅氧化物層與刻蝕阻擋層在刻蝕率上的差異， 使刻蝕界面停在SiN薄膜上。從而避免了如圖1所述的，柵極上方的TEOS硅氧化物層3蝕刻完全，直接進(jìn)入所述高縱寬比工藝形成的氧化物層4蝕刻時(shí)，基底1上方任剩余一定厚度TEOS硅氧化物層3， 而當(dāng)這些剩余的TEOS硅氧化物蝕刻完全，并完成所述高縱寬比工藝形成的氧化物層4通孔刻蝕時(shí)，所述柵極上已產(chǎn)生明顯的過蝕刻現(xiàn)象(如A部分所示)。步驟四所述的通孔8，和9’的所述柵極上方以及基底上方的TEOS硅氧化物層3 均刻蝕完全，且到達(dá)所述刻蝕阻擋層5’時(shí)，再次同時(shí)進(jìn)行刻蝕；而由于其下方的高縱寬比工藝形成的氧化物層4和通孔刻蝕停止層5的厚度相對均一，使得通孔8’和9’的蝕刻工藝同步進(jìn)行，協(xié)調(diào)蝕刻進(jìn)度。步驟五當(dāng)刻蝕通孔導(dǎo)通晶圓基底時(shí)，停止蝕刻。而如圖2 (C)所示，可以有效避免或減小蝕刻產(chǎn)生通孔8和9底部的過蝕刻現(xiàn)象。在圖中，所述晶圓基底與所述的高縱寬比工藝形成的氧化物層4之間還設(shè)有一層通孔刻蝕停止層5，而所述TEOS硅氧化物層3和一層采用高縱寬比工藝形成的氧化物層4 之間的刻蝕阻擋層為刻蝕阻擋層5’與所述通孔刻蝕停止層5均優(yōu)選采用氮化硅制成。值得注意的是，所述的通孔蝕刻停止層5，不但可以用于通孔蝕刻工藝中，改善通孔蝕刻終點(diǎn)均一性，其結(jié)構(gòu)還可用于改善漏極、源極以及柵極的應(yīng)力需求，這都是本領(lǐng)域的現(xiàn)有技術(shù)， 在此不再累述。本發(fā)明改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法優(yōu)選采用在鎢栓制作工藝中的應(yīng)用。以上對本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實(shí)施例。對于本領(lǐng)域技術(shù)人員而言，任何對本發(fā)明進(jìn)行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，在一晶圓所包含的晶體管器件上覆蓋有一層第一氧化物層，其特征在于，具體包括以下步驟步驟一在所述第一氧化物層上覆蓋一層刻蝕阻擋層；步驟二 在所述刻蝕阻擋層上方生成一層硅氧化物層；步驟三在所述硅氧化物層多個(gè)位置，同時(shí)自上至下刻蝕所述硅氧化物層、刻蝕阻擋層，由于所述硅氧化物層與刻蝕阻擋層在刻蝕率上的差異，使刻蝕停在SiN薄膜上；步驟四繼續(xù)刻蝕所述第一氧化物層形成分別接觸晶體管器件漏區(qū)或源區(qū)及柵極的通孔，期間，由于再次刻蝕的厚度較為均勻，有效避免或減小對柵極的過刻蝕的產(chǎn)生。
2.根據(jù)權(quán)利要求1所述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其特征在于， 所述晶圓所包含的晶體管器件表面與所述的第一氧化物層之間還設(shè)有一層通孔蝕刻停止層，在所述步驟四中，在所述第一氧化物層蝕刻完成后，蝕刻所述通孔蝕刻停止層，以形成分別接觸晶體管器件漏區(qū)或源區(qū)及柵極的通孔。
3.根據(jù)權(quán)利要求2所述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其特征在于， 所述的通孔蝕刻停止層采用氮化硅制成。
4.根據(jù)權(quán)利要求1所述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其特征在于， 所述刻蝕阻擋層采用相對于TEOS硅氧化物層刻蝕速率較低的材料制成。
5.根據(jù)權(quán)利要求1所述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其特征在于， 所述蝕刻阻擋層采用氮化硅制成。
6.根據(jù)權(quán)利要求1所述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其特征在于， 包括在鎢栓制作工藝中的應(yīng)用。
7.根據(jù)權(quán)利要求1所述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其特征在于， 所述的第一氧化物層為采用高縱寬比工藝形成的氧化物層。
8.根據(jù)權(quán)利要求1所述的改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，其特征在于， 所述硅氧化物層為利用TEOS所生成的硅氧化物層。
全文摘要
本發(fā)明提供了一種改善刻蝕通孔工藝中刻蝕終點(diǎn)均勻性的方法，包括，在一晶圓所包含的晶體管器件上由下至上依次覆蓋一采用高縱寬比工藝形成的氧化物層、刻蝕阻擋層和硅氧化物層；在所述硅氧化物層多個(gè)位置，同時(shí)自上至下刻蝕所述硅氧化物層、刻蝕阻擋層，由于所述硅氧化物層與刻蝕阻擋層在刻蝕率上的差異，使刻蝕界面停在SiN薄膜上；之后，再繼續(xù)刻蝕所述高縱寬比工藝形成的氧化物層并形成分別接觸晶體管器件漏區(qū)或源區(qū)及柵極的通孔。本發(fā)明在高縱寬比工藝形成的氧化物層和TEOS硅氧化物層之間生長一層相對于硅氧化物層刻蝕速率較低的刻蝕阻擋層，其可有效暫?；蚍怕g刻速率，從而抵消或減小晶圓各部分由于刻蝕工藝各薄膜厚度差異，而引起的過刻蝕問題缺陷。
文檔編號H01L21/311GK102446818SQ201110183459
公開日2012年5月9日 申請日期2011年7月1日 優(yōu)先權(quán)日2011年7月1日
發(fā)明者張亮, 張守龍, 胡有存, 陳玉文 申請人:上海華力微電子有限公司