專利名稱：開關(guān)組件的制作方法
技術(shù)領域：
本發(fā)明是關(guān)于一種開關(guān)組件，且特別是關(guān)于一種具有漏電流抑制層(leakage current restrain layer)以及材料誘發(fā)空乏區(qū)(material-induced depletion region) 的開關(guān)組件。
背景技術(shù)：
近年來，薄膜晶體管在液晶顯示器(Liquid Crystal Display，LCD)的應用日趨廣泛，且相關(guān)的產(chǎn)品也在陸續(xù)量產(chǎn)中。一般而言，薄膜晶體管大致上可區(qū)分為非晶硅薄膜晶體管、多晶硅薄膜晶體管、氧化物半導體薄膜晶體管等。不論是何種型態(tài)的薄膜晶體管，其在關(guān)閉狀態(tài)(Off state)下的漏電流是無法完全避免的。漏電流產(chǎn)生的原因主要是因為通道層的厚度過厚以及制程條件(如通道層的沉積條件、主動層的后制程(如紫外光照射)、離子布植的制程條件等)不穩(wěn)定所導致。當信道層的厚度過后或者形成通道層的制程條件不穩(wěn)定時，柵極對于通道層的控制能力便會下降，導致背通道效應(back channel effect) 0 詳言之，在與源極以及漏極接觸的通道層表面上會有漏電路徑(leakage path)產(chǎn)生，此位于源極與漏極之間的漏電路徑將使得漏電流無法被抑制，進而導致薄膜晶體管的電氣特性
T^ ο承上所述，如何進一步改善薄膜晶體管的電氣特性，以有效降低薄膜晶體管在關(guān)閉狀態(tài)下的漏電流，實為研發(fā)者目前亟欲解決的問題之一。

發(fā)明內(nèi)容
本發(fā)明提供一種具有漏電流抑制層以及由漏電流抑制層誘發(fā)所形成的材料誘發(fā)空乏區(qū)的開關(guān)組件。本發(fā)明提供一種開關(guān)組件，其包括一柵極、一通道層、一柵絕緣層、一源極、一漏極以及一漏電流抑制層。柵絕緣層配置于柵極與信道層之間，源極與漏極分別與通道層接觸， 且源極與漏極彼此分離。漏電流抑制層配置于信道層上，漏電流抑制層位于源極與漏極之間以于通道層中形成一材料誘發(fā)空乏區(qū)。一種開關(guān)組件，包括一柵極；一通道層；一柵絕緣層，配置于該柵極與該通道層之間；一源極；一漏極，該源極與該漏極分別與該通道層接觸，且該源極與該漏極彼此分離；以及一漏電流抑制層，配置于該信道層上，該漏電流抑制層位于該源極與該漏極之間以于該通道層中形成一材料誘發(fā)空乏區(qū)。所述的開關(guān)組件，其特征在于，包括該漏電流抑制層不與該源極以及該漏極接觸。
所述的開關(guān)組件，其特征在于，包括該漏電流抑制層為電性浮置。所述的開關(guān)組件，其特征在于，包括該漏電流抑制層為電性耦接于一固定電位。所述的開關(guān)組件，其特征在于，包括該漏電流抑制層與該源極電性連接或與該漏極電性連接。所述的開關(guān)組件，其特征在于，包括該源極與該漏極的材質(zhì)相同，而該源極以及該漏極的材質(zhì)與該漏電流抑制層的材質(zhì)不同。所述的開關(guān)組件，其特征在于，包括該漏電流抑制層的材質(zhì)包括半導體或金屬。所述的開關(guān)組件，其特征在于，包括該信道層的材質(zhì)包括硅基半導體、鍺基半導體或金屬氧化物半導體。所述的開關(guān)組件，其特征在于，還包括一配置于該信道層上的蝕刻終止層，其中該源極與該漏極覆蓋部分的該蝕刻終止層以及部分的該通道層，而該漏電流抑制層為嵌于該蝕刻終止層中并與該通道層接觸。所述的開關(guān)組件，其特征在于，還包括一覆蓋該通道層、該源極與該漏極的保護層，其中該通道層為覆蓋部分該源極與部分該漏極，而該漏電流抑制層為嵌于該保護層中并與該通道層接觸。所述的開關(guān)組件，其特征在于，還包括一覆蓋該通道層、該源極、該漏極與該漏電流抑制層的保護層，其中該通道層為覆蓋部分該源極與部分該漏極。在本發(fā)明的一實施例中，前述的漏電流抑制層不與源極以及漏極接觸。在本發(fā)明的一實施例中，前述的漏電流抑制層為電性浮置(electrical floating)。在本發(fā)明的一實施例中，前述的漏電流抑制層為電性耦接于一固定電位。在本發(fā)明的一實施例中，前述的漏電流抑制層與源極電性連接或與漏極電性連接。在本發(fā)明的一實施例中，前述的源極與漏極的材質(zhì)相同，而源極以及漏極的材質(zhì)與漏電流抑制層的材質(zhì)不同。在本發(fā)明的一實施例中，前述的漏電流抑制層的材質(zhì)包括半導體或金屬。在本發(fā)明的一實施例中，前述的通道層的材質(zhì)包括硅基(silicon-based)半導體、鍺基(germanium-based)半導體或金屬氧化物半導體。在本發(fā)明的一實施例中，前述的開關(guān)組件可進一步包括一配置于信道層上的蝕刻終止層，其中源極與漏極覆蓋部分的蝕刻終止層以及部分的通道層，而漏電流抑制層為嵌于蝕刻終止層中并與通道層接觸。在本發(fā)明的一實施例中，前述的開關(guān)組件可進一步包括一覆蓋通道層、源極與漏極的保護層，其中通道層為覆蓋部分源極與部分漏極，而漏電流抑制層為嵌于保護層中并與通道層接觸。在本發(fā)明的一實施例中，前述的開關(guān)組件可進一步包括一覆蓋通道層、源極、漏極與漏電流抑制層的保護層，其中通道層為覆蓋部分源極與部分漏極。由于本發(fā)明的開關(guān)組件具有漏電流抑制層以及由漏電流抑制層誘發(fā)所形成的材料誘發(fā)空乏區(qū)，因此本發(fā)明的開關(guān)組件具有良好的電氣特性(electrical characteristics)0
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例， 并配合所附圖式，作詳細說明如下。


圖1為本發(fā)明第一實施例的主動組件的剖面示意圖；圖2為本發(fā)明第二實施例的主動組件的剖面示意圖；圖3為本發(fā)明第三實施例的主動組件的剖面示意圖；圖4為本發(fā)明第四實施例的主動組件的剖面示意圖；圖5A至圖5C為柵極電壓(gate voltage)與漏極電流(drain current)的關(guān)系圖。附圖標識100、100’、100”、100”，主動組件110:漏電流抑制層120 材料誘發(fā)空乏區(qū)130 蝕刻終止層140 保護層G 柵極GI 柵絕緣層C、C，通道層S 源極D 漏極
具體實施例方式第一實施例為，圖1為本發(fā)明第一實施例的主動組件的剖面示意圖。請參照圖1， 本實施例的開關(guān)組件100包括一柵極G、一通道層C、一柵絕緣層GI、一源極S、一漏極D以及一漏電流抑制層110。柵絕緣層GI配置于柵極G與通道層C之間，源極S與漏極D分別與通道層C接觸，且源極S與漏極D彼此分離。此外，漏電流抑制層110配置于信道層C上， 且漏電流抑制層110位于源極S與漏極D之間以于通道層C中形成一材料誘發(fā)空乏區(qū)120。從圖1可知，本實施例的源極S與漏極D例如為形成于信道層C的部分區(qū)域上，且漏電流抑制層110不與源極S以及漏極D接觸。舉例而言，本實施例的漏電流抑制層110 例如是電性浮置，或者是耦接于一固定電位。然而，本發(fā)明并非限定漏電流抑制層110不得與源極S以及漏極D接觸，在其它可行的實施例中，漏電流抑制層110可選擇性地與源極S 電性連接或是與漏極D電性連接。此時，漏電流抑制層110的電位便與所述電性連接的源極S或漏極D相同。值得注意的是，漏電流抑制層110不得同時與源極S以及漏極D電性連接。請繼續(xù)參照圖1，主動組件100中的源極S與漏極D例如是采用相同材質(zhì)制作，舉例而言，源極S與漏極D例如是憑借圖案化(例如微影蝕刻制程)同一層導體層所形成的。 源極S與通道層C之間以及漏極D與通道層C之間會形成奧姆接觸(ohmic contact)。此外，源極S以及漏極D的材質(zhì)與漏電流抑制層110的材質(zhì)不同，舉例而言，源極S與漏極D是憑借圖案化(例如微影蝕刻制程)同一層導體層所形成的，而漏電流抑制層110是憑借圖案化(例如微影蝕刻制程)另一層導體層所形成的，本實施例不限定源極S、漏極D與漏電流抑制層110的形成順序。在本實施例中，漏電流抑制層110的材質(zhì)例如為半導體(例如硅、鍺、硅鍺化合物、 銦錫氧化物或銦鋅氧化物)或金屬(例如金、銀、鈀、鉬、鎢或鉬)，而通道層C的材質(zhì)包括硅基半導體、鍺基半導體或金屬氧化物半導體(例如銦的氧化物、鎵的氧化物、鋅的氧化物、 錫的氧化物、鉬的氧化物、釩的氧化物、銻的氧化物、鉍的氧化物、錸的氧化物、鉭的氧化物、 鎢的氧化物、鈮的氧化物或鎳的氧化物)。當漏電流抑制層110的材質(zhì)為硅、鍺或硅鍺化合物時，由于半導體可以透過摻雜的方式調(diào)整其本身的費米能階(Fermi-level)，因此通道層C的材質(zhì)可以從硅基半導體、鍺基半導體以及金屬氧化物半導體中任意選擇。此時，只要漏電流抑制層110的摻雜型態(tài)與信道層C的摻雜型態(tài)相同(同為P型摻雜或同為N型摻雜)，便可在通道層C中形成材料誘發(fā)空乏區(qū)120以達到抑制漏電流的效果。當漏電流抑制層110的材質(zhì)為銦錫氧化物或銦鋅氧化物，而通道層C的材質(zhì)為硅基半導體、鍺基半導體時，由于銦錫氧化物或銦鋅氧化物的功函數(shù)(work function)接近硅、鍺或硅鍺化合物的中間能帶(middle-band)，因此漏電流抑制層110與通道層C之間會形成蕭基接觸(Schottky contact)以于通道層C中形成材料誘發(fā)空乏區(qū)120，進而達到抑制漏電流的效果。當漏電流抑制層110的材質(zhì)為銦錫氧化物或銦鋅氧化物，而通道層C的材質(zhì)為金屬氧化物半導體時，銦錫氧化物或銦鋅氧化物的功函數(shù)接近金屬氧化物半導體的功函數(shù)， 由于形成信道層C的金屬氧化物半導體為離子晶體，漏電流抑制層110與通道層C的材質(zhì)不同，且漏電流抑制層110能夠提供氧原子至通道層C中以抑制背通道效應，因此漏電流抑制層110與通道層C之間雖不會形成蕭基接觸(Schottky contact)，但仍能達到抑制漏電流的效果。當漏電流抑制層110的材質(zhì)為金屬，而通道層C的材質(zhì)為硅基半導體、鍺基半導體或金屬氧化物半導體時，由于金屬的功函數(shù)與硅基半導體、鍺基半導體或金屬氧化物半導體的功函數(shù)不同，因此僅需選擇適當?shù)慕饘僮鳛槁╇娏饕种茖?10。舉例而言，當通道層C 為P型摻雜時，漏電流抑制層110的材質(zhì)例如為鉬、鎢或銀，當通道層C為P型摻雜時，漏電流抑制層110的材質(zhì)例如為金、鈀或鉬。第二實施例為，圖2為本發(fā)明第二實施例的主動組件的剖面示意圖。請參照圖1 與圖2，本實施例的開關(guān)組件100’與第一實施例的開關(guān)組件100類似，惟二者主要差異之處在于本實施荔枝開關(guān)組件100’進一步包括一配置于信道層C上的蝕刻終止層130，其中源極S與漏極D覆蓋部分的蝕刻終止層130以及部分的通道層C，而漏電流抑制層120為嵌于蝕刻終止層130中并與通道層C接觸。第三實施例為，圖3為本發(fā)明第三實施例的主動組件的剖面示意圖。請參照圖1 與圖3，本實施例的開關(guān)組件100”與第一實施例的開關(guān)組件100類似，惟二者主要差異之處在于本實施例的主動組件100”進一步包括一覆蓋通道層C’、源極S與漏極D的保護層 140，而通道層C’為覆蓋部分源極S與部分漏極D，且漏電流抑制層110為嵌于保護層140 中并與通道層C’接觸。
第四實施例為，圖4為本發(fā)明第四實施例的主動組件的剖面示意圖。請參照圖3 與圖4，本實施例的開關(guān)組件100”’與第三實施例的開關(guān)組件100”類似，惟二者主要差異之處在于本實施例的主動組件100”’進一步包括一覆蓋通道層C’、源極S、漏極D與漏電流抑制層110的保護層140。詳言之，漏電流抑制層110未外露。實驗例為，圖5A至圖5C為柵極電壓(gate voltage)與漏極電流(drain current) 的關(guān)系圖。請參照圖5A，當通道層的材質(zhì)為氧化銦鎵鋅(IGZO)，而無漏電流抑制層110設置時，從各個柵極電壓與漏極電流的關(guān)系曲線判斷，主動組件的臨界電壓(Vth)飄移的十
分嚴重。請參照圖5B，為了解決臨界電壓(Vth)飄移的問題，可利用紫外光照射的方式使臨界電壓(Vth)，但若紫外光照射的控制不當極有可能導致氧化銦鎵鋅(IGZO)的半導體特性喪失，如圖5B所示。意即，氧化銦鎵鋅(IGZO)會因漏電流路徑而讓源極與漏極意外導通。請參照圖5C，本發(fā)明憑借設置漏電流抑制層，此處漏電流抑制層的材質(zhì)為金 (Au)，可以讓氧化銦鎵鋅(IGZO)層中產(chǎn)生材料誘發(fā)空乏區(qū)120，進而使氧化銦鎵鋅(IGZO) 層的半導體特性恢復，并且阻斷漏電流路徑。由于本發(fā)明的開關(guān)組件具有漏電流抑制層以及由漏電流抑制層所誘發(fā)形成的材料誘發(fā)空乏區(qū)，因此本發(fā)明的開關(guān)組件具有穩(wěn)定且良好的電氣特性。雖然本發(fā)明已以較佳實施例公開如上，本領域的技術(shù)人員在不脫離權(quán)利要求書確定的本發(fā)明的精神和范圍的條件下，還可以對以上內(nèi)容進行各種各樣的修改。因此本發(fā)明的范圍并不僅限于以上的說明，而是由權(quán)利要求書的范圍來確定的。
權(quán)利要求
1.一種開關(guān)組件，包括一柵極；一通道層；一柵絕緣層，配置于該柵極與該通道層之間；一源極；一漏極，該源極與該漏極分別與該通道層接觸，且該源極與該漏極彼此分離；以及一漏電流抑制層，配置于該信道層上，該漏電流抑制層位于該源極與該漏極之間以于該通道層中形成一材料誘發(fā)空乏區(qū)。
2.如權(quán)利要求1所述的開關(guān)組件，其特征在于，包括該漏電流抑制層不與該源極以及該漏極接觸。
3.如權(quán)利要求2所述的開關(guān)組件，其特征在于，包括該漏電流抑制層為電性浮置。
4.如權(quán)利要求2所述的開關(guān)組件，其特征在于，包括該漏電流抑制層為電性耦接于一固定電位。
5.如權(quán)利要求1所述的開關(guān)組件，其特征在于，包括該漏電流抑制層與該源極電性連接或與該漏極電性連接。
6.如權(quán)利要求1所述的開關(guān)組件，其特征在于，包括該源極與該漏極的材質(zhì)相同，而該源極以及該漏極的材質(zhì)與該漏電流抑制層的材質(zhì)不同。
7.如權(quán)利要求1所述的開關(guān)組件，其特征在于，包括該漏電流抑制層的材質(zhì)包括半導體或金屬。
8.如權(quán)利要求1所述的開關(guān)組件，其特征在于，包括該信道層的材質(zhì)包括硅基半導體、鍺基半導體或金屬氧化物半導體。
9.如權(quán)利要求1所述的開關(guān)組件，其特征在于，還包括一配置于該信道層上的蝕刻終止層，其中該源極與該漏極覆蓋部分的該蝕刻終止層以及部分的該通道層，而該漏電流抑制層為嵌于該蝕刻終止層中并與該通道層接觸。
10.如權(quán)利要求1所述的開關(guān)組件，其特征在于，還包括一覆蓋該通道層、該源極與該漏極的保護層，其中該通道層為覆蓋部分該源極與部分該漏極，而該漏電流抑制層為嵌于該保護層中并與該通道層接觸。
11.如權(quán)利要求1所述的開關(guān)組件，其特征在于，還包括一覆蓋該通道層、該源極、該漏極與該漏電流抑制層的保護層，其中該通道層為覆蓋部分該源極與部分該漏極。
全文摘要
一種開關(guān)組件，其包括一柵極、一通道層、一柵絕緣層、一源極、一漏極以及一漏電流抑制層。柵絕緣層配置于柵極與信道層之間，源極與漏極分別與通道層接觸，且源極與漏極彼此分離。漏電流抑制層配置于信道層上，漏電流抑制層位于源極與漏極之間以于通道層中形成一材料誘發(fā)空乏區(qū)。
文檔編號H01L29/786GK102280490SQ20111018475
公開日2011年12月14日 申請日期2011年6月28日 優(yōu)先權(quán)日2011年5月6日
發(fā)明者冉曉雯, 方俊雄, 林建宏, 陳蔚宗 申請人:友達光電股份有限公司