專利名稱：半導(dǎo)體存儲裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示范性實(shí)施例涉及半導(dǎo)體存儲裝置及其制造方法，尤其涉及具有垂直晶體管(vertical transistor)、埋入式位線(buried bit line)的半導(dǎo)體存儲裝置及其制造方法。
背景技術(shù)：
最近，隨著廣泛使用移動設(shè)備及以更小的尺寸制造數(shù)字家庭裝置，構(gòu)成移動設(shè)備或數(shù)字家庭裝置的半導(dǎo)體存儲裝置的集成度日益提高。尤其是在DRAM裝置或快閃存儲裝置的情況下，為了在有限的空間中儲存大量的信息，已經(jīng)進(jìn)行了各種嘗試。一般而言，DRAM 裝置包括晶體管及電容器，且具有堆疊結(jié)構(gòu)，在該堆疊結(jié)構(gòu)中晶體管形成在硅基板上且電容器形成在晶體管上。為了晶體管與電容器之間的電連接，在晶體管的源極區(qū)與電容器的下電極之間形成儲存節(jié)點(diǎn)接觸。晶體管的漏極區(qū)通過位線接觸來電耦接到位線。如上所述，在電容器形成在晶體管上的結(jié)構(gòu)中，用于信號傳輸?shù)膶?例如，字線及位線)形成在晶體管與電容器之間。然而，由于用于信號傳輸?shù)膶诱紦?jù)空間，因此限制了電容器的電容的增加。再者，如果平面型晶體管的柵極寬度為約40nm以下，則體電流的量(amount of a body current)會增大，該體電流為平面型晶體管的源極區(qū)與漏極區(qū)之間的漏電流。因此，正在進(jìn)行垂直晶體管的相關(guān)研究。圖1是說明垂直晶體管的基本概念的圖。參照圖1，垂直晶體管100具有一種結(jié)構(gòu)，其中漏極區(qū)112形成在硅基板110的下部，且源極區(qū)114形成在硅基板110的上部。溝道區(qū)116形成在漏極區(qū)112與源極區(qū)114之間，柵極介電層118及柵極電極120接連地形成在硅基板110的橫向側(cè)面，即在溝道區(qū)116上。當(dāng)如上述的垂直晶體管100應(yīng)用至DRAM 裝置時(shí)，位線耦接到漏極區(qū)112且儲存節(jié)點(diǎn)耦接到源極區(qū)114。因?yàn)槲痪€形成為被埋入硅基板110的下部的一側(cè)，因此可不減少將要形成儲存節(jié)點(diǎn)的空間。因此，在高集成度下仍可改善數(shù)據(jù)儲存容量。然而，為了形成如上述的垂直晶體管，漏極區(qū)112可形成在硅基板110的下部，但是用于形成漏極區(qū)112的工藝可能是困難的。例如，根據(jù)已知技術(shù)，重度摻雜的導(dǎo)電層形成在硅基板110的下部的一側(cè)(該處將要形成漏極區(qū)112)，且摻雜在導(dǎo)電層中的摻雜劑被擴(kuò)散至硅基板110中，以致可形成漏極區(qū)112。然而，在這種情況下，因?yàn)榭赡茈y以適當(dāng)?shù)卣{(diào)整漏極區(qū)112的尺寸及摻雜劑濃度，因此可能降低大規(guī)模生產(chǎn)效率。

發(fā)明內(nèi)容
本發(fā)明的示范性實(shí)施例涉及利用簡易制造工藝的半導(dǎo)體存儲裝置及制造該半導(dǎo)體存儲裝置的方法，其中在垂直晶體管的漏極區(qū)與埋入式位線之間形成歐姆接觸。根據(jù)本發(fā)明的示范性實(shí)施例，一種半導(dǎo)體存儲裝置，包括有源區(qū)，從基板向上突起，其中有源區(qū)在基板上布置成鄰近溝槽；第一雜質(zhì)區(qū)，形成在有源區(qū)的上部；第二雜質(zhì)區(qū)，形成在有源區(qū)的下部；柵極介電層，沿著第一雜質(zhì)區(qū)與第二雜質(zhì)區(qū)之間的有源區(qū)的側(cè)面形成；柵極電極層，形成在柵極介電層上；埋入式位線，形成在溝槽的下部；及多晶硅層，形成在埋入式位線上方，其中多晶硅層電連接埋入式位線與第二雜質(zhì)區(qū)。根據(jù)本發(fā)明的另一示范性實(shí)施例，一種制造半導(dǎo)體存儲裝置的方法，包括在基板上形成溝槽以形成從基板向上突起的有源區(qū)；在形成有溝槽的基板上方形成第一襯里層； 在形成于溝槽下部的第一襯里層上方形成位線；通過選擇性移除形成在金屬層上的第一襯里層來形成開口區(qū)；及在位線上方形成多晶硅層，其中多晶硅層通過開口區(qū)而電連接埋入式位線與第二雜質(zhì)區(qū)。根據(jù)本發(fā)明的又一示范性實(shí)施例，一種半導(dǎo)體存儲裝置，包括有源區(qū)，從基板向上突起，其中有源區(qū)在基板上布置成鄰近溝槽；第一雜質(zhì)區(qū)，形成在有源區(qū)的上部；第二雜質(zhì)區(qū)，形成在有源區(qū)的下部；柵極介電層，沿著第一雜質(zhì)區(qū)與第二雜質(zhì)區(qū)之間的有源區(qū)的側(cè)面形成；柵極電極層，形成在柵極介電層上；第一埋入式位線，形成在溝槽的下部；及第二埋入式位線，形成在第一埋入式位線上方，其中第二埋入式位線電連接第一埋入式位線與第二雜質(zhì)區(qū)。位線的形成可包括在形成于溝槽下部的第一襯里層上形成具有第一高度的金屬層；移除掉第一厚度的暴露在具有第一高度的金屬層上的第一襯里層；在第一襯里層被移除的區(qū)域中形成第二襯里層；及通過蝕刻具有第一高度的金屬層來形成具有第二高度的金屬層。開口區(qū)的形成包括在第二襯里層以及暴露于具有第二高度的金屬層上的第一襯里層上形成第三襯里層；通過填充在第三襯里層及具有第二高度的金屬層上的溝槽來形成犧牲層；選擇性暴露與有源區(qū)的側(cè)面相鄰的第三襯里層的上部；選擇性蝕刻第三襯里層； 及通過移除犧牲層及第一襯里層的暴露部分來暴露第二雜質(zhì)區(qū)。


通過下文結(jié)合附圖的詳細(xì)描述，將更加清楚地理解本發(fā)明的上述和其它方面、特性以及其他優(yōu)點(diǎn)，附圖中圖1是說明垂直晶體管的基本概念的圖。圖2是顯示根據(jù)本發(fā)明的示范性實(shí)施例的具有垂直晶體管及埋入式位線的半導(dǎo)體存儲裝置的剖面圖；及圖3至圖12是說明圖2的制造具有垂直晶體管及埋入式位線的半導(dǎo)體存儲裝置的方法的剖面圖。主要元件符號說明100垂直晶體管110硅基板112漏極區(qū)114源極區(qū)116溝道區(qū)118柵極介電層120柵極電極
200半導(dǎo)體存儲裝置210 基板220 溝槽231源極區(qū)232漏極區(qū)240溝道區(qū)250柵極介電層260柵極電極層271襯里層(第一襯里層)272絕緣層280埋入式位線2S1第一位線(金屬層)282第二位線(多晶硅層)283金屬層285金屬層310硬掩模圖案311 開口320第二襯里層330第三襯里層340犧牲層350掩模圖案352 開口A有源區(qū)
具體實(shí)施例方式以下，將參照附圖描述本發(fā)明的實(shí)施例。然而，這些實(shí)施例僅用于說明用途而不旨在限制本發(fā)明的范圍。圖2是顯示根據(jù)本發(fā)明的示范性實(shí)施例的具有垂直晶體管及埋入式位線的半導(dǎo)體存儲裝置的剖面圖。參照圖2，在根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體存儲裝置200中， 通過在如硅基板的基板210上形成溝槽220來形成從基板210突起的有源區(qū)A。將作為儲存節(jié)點(diǎn)交界區(qū)(storage node junction region)的第一雜質(zhì)區(qū)(例如，源極區(qū)231)形成在有源區(qū)A的上部。將作為埋入式位線交界區(qū)的第二雜質(zhì)區(qū)(例如，漏極區(qū)232)形成在有源區(qū)A的下部，詳言之，在有源區(qū)A的右側(cè)壁下方。在源極區(qū)231與漏極區(qū)232之間形成溝道區(qū)240。在此示范性實(shí)施例中，將溝道區(qū)240形成在有源區(qū)A的橫向側(cè)面(lateral side) 上。柵極介電層250及柵極電極層260接連地形成在溝道區(qū)240上，即，有源區(qū)A的橫向側(cè)面上。在形成在溝槽220表面上的襯里層271上形成第一位線281。襯里層271包括氧化物層。在這種情況下，氧化物層可具有約10 A至約200 A的厚度。將第二位線282形成在第一位線281及襯里層271上。第一位線281及第二位線282可構(gòu)成埋入式位線280。同樣地，可通過后續(xù)的蝕刻工藝切割第二位線282。在此情況下，第二位線282可殘留作為一種接觸插塞。通過形成在第二位線282上的絕緣層272來將第二位線282與柵極電極層 260電性隔離。雖然在圖2中未示出，但可將柵極電極層260及埋入式位線280形成為彼此交叉的線。第一位線281可包括金屬層，且通過襯里層271來與基板210及漏極區(qū)232絕緣。 金屬層包括鈦氮化物(TiN)層、鎢氮化物(WN)層、鉭(Ta)層、鉭氮化物(TaN)層、鎢硅化物 (WSi2)層、鎢(W)層或其組合。金屬層可具有約100 A至約1000 A的厚度。第二位線282 包括摻雜有雜質(zhì)的多晶硅層，且可具有直接與漏極區(qū)232接觸的側(cè)壁。在此，第二位線282 可具有與漏極區(qū)232歐姆接觸的側(cè)壁。多晶硅層具有約10 A至約200 A的厚度。摻雜至多晶硅層的雜質(zhì)包括砷(As)或磷(P)。如上述，根據(jù)本發(fā)明的示范性實(shí)施例的半導(dǎo)體存儲裝置200具有一種結(jié)構(gòu)，其中第一位線281不與漏極區(qū)232接觸但是第二位線282與漏極區(qū)232接觸。因此，可在漏極區(qū)232與第二位線282之間的接觸部分自然地形成歐姆接觸。根據(jù)已知技術(shù)，為了形成歐姆接觸而在金屬層與漏極區(qū)232之間形成金屬硅化物層。在這種情況下，因?yàn)榻饘俟杌飳涌山?jīng)由后續(xù)的加熱工藝及類似工藝而被凝聚，所以金屬硅化物層會有不均勻的厚度，造成接觸電阻的增加。即使是在不形成金屬硅化物層的情況下形成歐姆接觸，仍可能在金屬層與漏極區(qū)232之間的接觸表面上形成不希望的層，例如，氮化物基層。然而，在此示范性實(shí)施例中，因?yàn)榕c漏極區(qū)232直接接觸的第二位線282包括摻雜的多晶硅層，所以歐姆接觸基本形成在它們之間的接觸部分處。因此，不需要用于歐姆接觸的單獨(dú)的金屬硅化物層，且也沒有形成不希望的氮化物基層。再者，因?yàn)榈谝晃痪€281形成在除了與漏極區(qū)232接觸的部分以外的剩余區(qū)域中，因此相較于通過僅使用多晶硅層來構(gòu)造位線的情況，還可減少位線280的總電阻。圖3至圖12是說明根據(jù)本發(fā)明的示范性實(shí)施例的制造具有垂直晶體管及埋入式位線的半導(dǎo)體存儲裝置的方法的剖面圖。參照圖3，硬掩模圖案310形成在如硅基板的基板 210上。根據(jù)實(shí)例，硬掩模圖案310可使用氮化物圖案形成，或可通過接連地堆疊氧化物圖案及氮化物圖案來形成?？蓪⒂惭谀D案310形成為具有約500 A至約3000 A的厚度。 將硬掩模圖案310形成為帶有開口 311，透過該開口而部分地暴露基板210的表面。透過開口 311，暴露出基板210的表面，在其中將要形成定義出基板210的有源區(qū)A的溝槽。參照圖4，經(jīng)由使用硬掩模圖案310作為蝕刻掩模的蝕刻工藝將基板210的暴露部分移除掉特定深度，由此形成溝槽220。從基板210突起的有源區(qū)A由溝槽220定義，且有源區(qū)A的高度根據(jù)溝槽220的深度確定。將第一襯里層271形成在包括溝槽220的基板 210上。第一襯里層271可由具有約IOA至200 A厚度的氧化物形成。金屬層283形成在第一襯里層271上，使得溝槽220被填充。金屬層283可由鈦氮化物(TiN)、鎢氮化物(WN)、 鉭(Ta)、鉭氮化物(TaN)、鎢硅化物(WSi2)、鎢(W)或其組合形成。參照圖5，實(shí)施用于使金屬層283凹陷的第一蝕刻工藝，使得具有第一高度的金屬層285保留在溝槽220的下部。可使用回蝕工藝(etch-back process)來實(shí)施第一蝕刻工藝。如果需要，可在實(shí)施回蝕工藝之前實(shí)施平坦化工藝。具有第一高度的凹陷金屬層285 的上表面所在的位置(參照圖5中“B”所指代的部分)，實(shí)質(zhì)上與在后續(xù)工藝中通過其打開漏極區(qū)的開口區(qū)的上端一致。關(guān)于這一點(diǎn)，必需在將漏極區(qū)的開口區(qū)的上端位置的位置納入考慮的情況下實(shí)施金屬層283的蝕刻工藝。
參照圖6，被暴露在具有第一高度的金屬層285上方的第一襯里層271被移除掉特定厚度。間隔物形式的第二襯里層320可形成在被移除掉特定厚度的第一襯里層271上。 第二襯里層320可形成為具有約10 A至約200 A的厚度，且由具有充分的蝕刻選擇性的材料形成以選擇性蝕刻第一襯里層271。因此，在后續(xù)對第一襯里層271進(jìn)行蝕刻時(shí)，蝕刻工藝可最小地影響第二襯里層320。根據(jù)實(shí)例，如果第一襯里層271由氧化物形成，則第二襯里層320可由氮化物形成。雖然圖6中未示出，為了形成間隔物形式的第二襯里層320， 用于第二襯里層的材料層(未圖示)可形成在包括第一襯里層271的所得結(jié)構(gòu)(resultant structure)上?？稍诓牧蠈由蠈?shí)施各向異性蝕刻工藝(例如，回蝕工藝)，由此形成間隔物形式的第二襯里層320。參照圖7，對具有第一高度的凹陷金屬層(圖6的285)實(shí)施第二蝕刻工藝，由此形成具有第二高度且作為第一位線的金屬層281。此工藝亦可在形成間隔物形式的第二襯里層320的工藝中實(shí)施。金屬層281的第二厚度與漏極區(qū)的開口區(qū)的下端一致。即，具有第二高度的金屬層281的上表面所在的位置(參照圖7中“C”所指代的部分)，實(shí)質(zhì)上與在后續(xù)工藝中形成的漏極區(qū)的開口區(qū)的下端一致。根據(jù)實(shí)例，開口區(qū)的寬度可(即，漏極區(qū)的開口區(qū)的垂直長度)設(shè)定為約100 A至約700 A,金屬層(圖6的285)被移除了該開口區(qū)的寬度，且金屬層281的最終高度可設(shè)定為約100 A至約1000 A。由于形成金屬層281，則在金屬層281與第二襯里層320之間暴露第一襯里層271 的一部分。在這樣的狀態(tài)下，第三襯里層330形成在暴露于金屬層281上的第一襯里層271、 及第二襯里層320上。為了形成間隔物形式的第三襯里層330，可在包括第一襯里層271及第二襯里層320的所得結(jié)構(gòu)上形成用于第三襯里層的材料層(未圖示)，且可對用于第三襯里層的材料層實(shí)施各向異性蝕刻。第三襯里層330由對第一襯里層271具有高蝕刻選擇性的材料形成。在實(shí)例中，第三襯里層330可由多晶硅形成。犧牲層340形成在包括第三襯里層330的所得結(jié)構(gòu)上，使得第三襯里層330中的溝槽被填充。犧牲層340可由與第一襯里層271相同的材料形成。即，如果第一襯里層271由氧化物形成，則犧牲層340也由氧化物層形成。因此，犧牲層340也可類似于第一襯里層271而對第三襯里層330具有充分的蝕刻選擇性，使得后續(xù)的移除第三襯里層330的蝕刻工藝最小地影響犧牲層340。參照圖8，對犧牲層340實(shí)施平坦化工藝而使得，例如，只有犧牲層340保留在溝槽 220中。用于選擇性移除第三襯里層330的掩模圖案350形成在包括犧牲層340的所得結(jié)構(gòu)上。掩模圖案350可由光致抗蝕劑形成。如圖8中“D”所指示，位于有源區(qū)A的一側(cè)的第三襯里層330，即，將要被選擇性移除的第三襯里層330通過掩模圖案350的開口 352被暴露。然而，位于其另一側(cè)的第三襯里層330，即，不會被移除的第三襯里層330被掩模圖案 350覆蓋。雖然已經(jīng)描述了通過使用掩模圖案350來選擇性移除第三襯里層330的方法，但其目的只是為了說明，當(dāng)然可使用其他方法。參照圖9，通過掩模圖案(圖8的350)的開口 352暴露的第三襯里層330被蝕刻以暴露在金屬層281上的第一襯里層271。此工藝可使用濕蝕刻方法來實(shí)施。在此工藝中， 因?yàn)闋奚鼘?40包括對第三襯里層330具有高蝕刻選擇性的材料，因此犧牲層340可不受蝕刻工藝影響。在蝕刻工藝結(jié)束后，移除掩模圖案(圖8的350)。如圖9中‘ ”所指示， 隨著第三襯里層330被選擇性移除，在溝槽220中產(chǎn)生空的空間(empty space)。有源區(qū)A 的下部的側(cè)面，即，靠近漏極區(qū)的開口區(qū)的第一襯里層271通過該空的空間被暴露(參照圖9中“F”所指代的部分)。參照圖10，移除犧牲層340。因?yàn)闋奚鼘?40及第一襯里層271由相同材料形成， 因此第一襯里層271的暴露部分也會在移除犧牲層340的工藝中被移除。雖然犧牲層340 及第一襯里層271由相同材料形成，但是犧牲層340將要被移除的量比第一襯里層271將要被移除的量大。關(guān)于這一點(diǎn)，犧牲層340及第一襯里層271可由具有蝕刻選擇性的材料形成。例如，第一襯里層271由LP-TEOS氧化物形成而犧牲層340由SOD (spin on dielectric, 旋轉(zhuǎn)涂布的電介質(zhì))氧化物形成。由于第一襯里層271被移除，有源區(qū)A的橫向側(cè)面被暴露，而此暴露的區(qū)域用作漏極區(qū)的開口區(qū)350。用于蝕刻犧牲層340及第一襯里層271的蝕刻工藝可使用濕蝕刻方法實(shí)施。參照圖11，摻雜有雜質(zhì)離子的多晶硅層284形成在基板210的所得結(jié)構(gòu)上，使得溝槽220被填充。摻雜在多晶硅層284中的雜質(zhì)離子包括磷(P)或砷(As)。如果需要，相反導(dǎo)電類型的雜質(zhì)離子也可摻雜到多晶硅層284中。摻雜到多晶硅層284中的雜質(zhì)離子的摻雜濃度通過考慮將要經(jīng)由后續(xù)擴(kuò)散工藝形成的漏極區(qū)的濃度來決定。然而，由于漏極區(qū)直接與多晶硅層284接觸，可自然地形成歐姆接觸。因此，不需要為了形成歐姆接觸而在金屬層與漏極區(qū)的開口區(qū)350之間的接觸表面上形成高濃度的雜質(zhì)離子。參照圖12，對摻雜有雜質(zhì)離子的多晶硅層(圖11的284)實(shí)施回蝕工藝，使得保留具有特定高度的多晶硅層，例如，只保留在溝槽220中的多晶硅層而其他的則被移除。多晶硅層被移除掉的厚度被設(shè)定以使得保留的多晶硅層282的上表面比漏極區(qū)的開口區(qū)350的上端高。如果需要，可在實(shí)施回蝕工藝之前實(shí)施平坦化工藝。保留在溝槽220中的多晶硅層282可為第二位線。在此情況下，位線280包括由金屬層281形成的第一位線及由多晶硅層282形成的第二位線。由于由多晶硅層282形成的第二位線形成在位線280的上部， 則即使位線280在后續(xù)工藝中被暴露及氧化，也不會對后續(xù)工藝造成重大的影響。實(shí)施加熱工藝以將多晶硅層282中的雜質(zhì)離子擴(kuò)散至有源區(qū)A，由此形成漏極區(qū)232，即，埋入式位線交界區(qū)。根據(jù)實(shí)例，可在約700°C以上的溫度下實(shí)施加熱工藝。如圖2所示，絕緣層272形成在多晶硅層282上。作為儲存節(jié)點(diǎn)交界區(qū)的源極區(qū) 231形成在有源區(qū)A上以定義出溝道區(qū)240。柵極介電層250及柵極電極層260接連形成在溝道區(qū)240上。根據(jù)已知技術(shù)，如果金屬層直接與埋入式位線交界區(qū)接觸，則可必須保持高摻雜劑濃度，從而在金屬層與埋入式位線交界區(qū)之間的接觸表面上形成歐姆接觸。然而，根據(jù)本發(fā)明的示范性實(shí)施例，由于多晶硅層直接與埋入式位線交界區(qū)接觸，可自然地形成歐姆接觸，使得可以以低摻雜劑濃度摻雜多晶硅層，且因而可更容易地形成埋入式位線交界區(qū)的摻雜輪廓(doping profile)。再者，因?yàn)椴恍枰糜谛纬蓺W姆接觸的金屬硅化物，因此可減少因金屬硅化物厚度不均勻所造成的性能劣化的可能性。另外，因?yàn)閷⒍嗑Ч鑼有纬稍谖痪€的上部，因此相較于金屬層被氧化的情況，即使多晶硅層在后續(xù)工藝中被暴露及氧化，也不會對后續(xù)工藝造成重大的影響。雖然為了說明的目的已經(jīng)公開了本發(fā)明的優(yōu)選實(shí)施例，但是在不脫離由權(quán)利要求所定義的本發(fā)明的范圍及精神的情況下，本領(lǐng)域中普通技術(shù)人員將理解各種改進(jìn)、附加及取代是可能的。本申請要求在2010年7月7日向韓國專利局申請的韓國專利申請10-2010-0065592號的優(yōu)先權(quán)，在此將其全部內(nèi)容以參考的方式并入。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，包括有源區(qū)，從基板向上突起，其中該有源區(qū)在該基板上布置成鄰近溝槽； 第一雜質(zhì)區(qū)，形成在該有源區(qū)的上部； 第二雜質(zhì)區(qū)，形成在該有源區(qū)的下部；柵極介電層，沿著該第一雜質(zhì)區(qū)與該第二雜質(zhì)區(qū)之間的該有源區(qū)的側(cè)面形成； 柵極電極層，形成在該柵極介電層上； 埋入式位線，形成在該溝槽的下部；及多晶硅層，形成在該埋入式位線上方，其中該多晶硅層電連接該埋入式位線與該第二雜質(zhì)區(qū)。
2.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中該襯里層包括氧化物層。
3.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中該氧化物層具有約10A至約200 A的厚度。
4.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中該埋入式位線包括鈦氮化物(TiN)層、鎢氮化物(WN)層、鉭(Ta)層、鉭氮化物(TaN)層、鎢硅化物(WSi2)層、鎢(W)層、或其組合。
5.如權(quán)利要求ι所述的半導(dǎo)體存儲裝置，其中該埋入式位線具有約100A至約1000A 的高度。
6.如權(quán)利要求ι所述的半導(dǎo)體存儲裝置，其中該多晶硅層具有約10A至約200 A的尚度。
7.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，其中該多晶硅層摻雜有雜質(zhì)。
8.如權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中該雜質(zhì)包括砷(As)或磷(P)。
9.如權(quán)利要求1所述的半導(dǎo)體存儲裝置，還包括形成在該多晶硅層與該柵極介電層之間的絕緣層。
10.一種制造半導(dǎo)體存儲裝置的方法，包括在基板上形成溝槽以形成從該基板向上突起的有源區(qū)； 在包括該溝槽的該基板的上方形成第一襯里層； 在形成于該溝槽的下部的該第一襯里層上方形成埋入式位線； 通過選擇性移除形成在該金屬層上的該第一襯里層來形成開口區(qū)；及在該位線上方形成多晶硅層，其中該多晶硅層通過該開口區(qū)電連接該埋入式位線與該第二雜質(zhì)區(qū)。
11.如權(quán)利要求10所述的方法，其中該第一襯里層包括氧化物層。
12.如權(quán)利要求11所述的方法，其中該氧化物層形成為具有約10A至約200 A的厚度。
13.如權(quán)利要求10所述的方法，其中該埋入式位線包括鈦氮化物(TiN)層、鎢氮化物 (WN)層、鉭(Ta)層、鉭氮化物(TaN)層、鎢硅化物(WSi2)層、鎢(W)層、或其組合。
14.如權(quán)利要求10所述的方法，其中該埋入式位線具有約100A至約1000 A的高度。
15.如權(quán)利要求10所述的方法，其中該多晶硅層摻雜有雜質(zhì)。
16.如權(quán)利要求15所述的方法，其中該雜質(zhì)包括砷(As)或磷(P)。
17.如權(quán)利要求10所述的方法，其中該多晶硅層形成為具有約10A至約200 A的高
18.如權(quán)利要求10所述的方法，其中該埋入式位線的形成包括在形成于該溝槽的下部的該第一襯里層上形成具有第一高度的埋入式位線； 將暴露在具有該第一高度的該埋入式位線上的該第一襯里層移除掉第一厚度； 在該第一襯里層被移除的區(qū)域中形成第二襯里層；及通過蝕刻具有該第一高度的該埋入式位線來形成具有第二高度的埋入式位線。
19.如權(quán)利要求18所述的方法，其中該開口區(qū)形成在該第二襯里層的底部與具有第二高度的該埋入式位線的頂部拐角之間。
20.如權(quán)利要求18所述的方法，其中該第二襯里層由對該第一襯里層具有高蝕刻選擇性的材料形成。
21.如權(quán)利要求19所述的方法，其中該開口區(qū)的形成包括在該第二襯里層以及暴露于具有該第二高度的該金屬層上的該第一襯里層上形成第三襯里層；通過填充形成在該第三襯里層及具有該第二高度的該埋入式位線上的溝槽來形成犧牲層；選擇性暴露與該有源區(qū)的側(cè)面相鄰的該第三襯里層的上部； 選擇性蝕刻該第三襯里層；及通過移除該犧牲層及該第一襯里層的暴露部分來暴露該第二雜質(zhì)區(qū)。
22.如權(quán)利要求21所述的方法，其中該第三襯里層由對該第一襯里層及該犧牲層具有高蝕刻選擇性的材料形成。
23.如權(quán)利要求21所述的方法，其中該第三襯里層由多晶硅形成。
24.如權(quán)利要求21所述的方法，其中該犧牲層由與該第一襯里層的材料相同的材料形成。
25.如權(quán)利要求24所述的方法，其中該犧牲層及該第一襯里層由氧化物形成。
26.如權(quán)利要求25所述的方法，其中該第一襯里層由LP-TEOS氧化物形成且該犧牲層由SOD氧化物形成。
27.如權(quán)利要求21所述的方法，其中通過形成具有開口的光致抗蝕劑圖案來執(zhí)行選擇性暴露與該有源區(qū)的側(cè)面相鄰的該第三襯里層的上部，該第三襯里層的上部通過該開口被選擇性暴露。
28.如權(quán)利要求10所述的方法，還包括通過執(zhí)行熱處理工藝來將該多晶硅層的雜質(zhì)擴(kuò)散至該有源區(qū)，該有源區(qū)通過該開口區(qū)與該多晶硅層接觸，由此形成埋入式位線交界區(qū)。
29.一種半導(dǎo)體存儲裝置，包括有源區(qū)，從基板向上突起，其中該有源區(qū)在該基板上布置成鄰近溝槽； 第一雜質(zhì)區(qū)，形成在該有源區(qū)的上部； 第二雜質(zhì)區(qū)，形成在該有源區(qū)的下部；柵極介電層，沿著該第一雜質(zhì)區(qū)與該第二雜質(zhì)區(qū)之間的該有源區(qū)的側(cè)面形成； 柵極電極層，形成在該柵極介電層上； 第一埋入式位線，形成在該溝槽的下部；及第二埋入式位線，形成在該第一埋入式位線上方，其中該第二埋入式位線電連接該第一埋入式位線與該第二雜質(zhì)區(qū)。
全文摘要
一種半導(dǎo)體存儲裝置，包括有源區(qū)，從基板向上突起，其中有源區(qū)在基板上布置成鄰近溝槽；第一雜質(zhì)區(qū)，形成在有源區(qū)的上部；第二雜質(zhì)區(qū)，形成在有源區(qū)的下部；柵極介電層，沿著第一雜質(zhì)區(qū)與第二雜質(zhì)區(qū)之間的有源區(qū)的側(cè)面形成；柵極電極層，形成在柵極介電層上；埋入式位線，形成在溝槽的下部；及多晶硅層，形成在埋入式位線上方，其中多晶硅層電連接埋入式位線與第二雜質(zhì)區(qū)。
文檔編號H01L27/108GK102315221SQ20111019029
公開日2012年1月11日 申請日期2011年7月7日 優(yōu)先權(quán)日2010年7月7日
發(fā)明者盧俓奉, 殷庸碩, 金俊基, 金栢滿 申請人:海力士半導(dǎo)體有限公司