專利名稱：一種淺槽負斜角終端結構及其制備方法
技術領域：
本發(fā)明屬于電力半導體器件技術領域，涉及一種適用于功率MOS器件的淺槽負斜角終端結構，本發(fā)明還涉及該種淺槽負斜角終端結構的制備方法。
背景技術：
在功率MOS高壓器件制造過程中，終端技術的選擇會直接影響其耐壓及其穩(wěn)定性。常用的結終端技術為場板(FP)、場限環(huán)(FLR)、結終端延伸(JTE)、橫向變摻雜(VLD)、 臺面技術及其復合技術。由于功率MOS器件(如功率MOSFET和IGBT)采用多元胞并聯(lián)結構，最外側元胞的pn結末端終止于表面，并且其P區(qū)較淺等特殊性，因此，不能采用常規(guī)的機械磨角方法來形成臺面終端，通常采用場板和場環(huán)的復合結構。雖然這些結構的工藝簡單，但當耐壓較高時，兩者所占用的面積很大，導致芯片的利用率很低。并且，場限環(huán)對參數(shù)設計要求苛刻，對界面電荷非常敏感，場板技術對介質層的質量有較高的要求。以上這些原因都使得現(xiàn)有的功率MOS高壓器件的開發(fā)受到很大的限制。

發(fā)明內容
本發(fā)明的目的是，提供一種適用于功率MOS器件的淺槽負斜角終端結構，解決了現(xiàn)有的功率MOS器件結終端穩(wěn)定性差、占用芯片面積大的問題。本發(fā)明的另一目的是，提供上述適用于功率MOS器件的淺槽負斜角終端結構的制備方法。本發(fā)明所采用的技術方案是，一種適用于功率MOS器件的淺槽負斜角終端結構， 芯片中央為有源區(qū)，外圍為終端區(qū)，有源區(qū)和終端區(qū)共同的n+襯底底部為器件的漏極D，n+ 襯底之上為η—漂移區(qū)；在有源區(qū)的IT漂移區(qū)中設置有多個元胞，每個元胞最下面是P+阱區(qū)，P+阱區(qū)上面為ρ體區(qū)，ρ體區(qū)中設有η+源區(qū)，η+源區(qū)上方為源電極S，源電極S將η+源區(qū)與ρ體區(qū)短路連接；相鄰的兩個源電極S之間設有一個多晶硅柵極G，多晶硅柵極G的正下面設置有柵氧化層；在終端區(qū)的ρ+阱區(qū)中，通過兩步刻蝕方法，設置有一個兩側垂直、底部深入到η—漂移區(qū)中的溝槽，整個溝槽中填充有氮氧化硅。本發(fā)明所采用的另一技術方案是，一種適用于功率MOS器件的淺槽負斜角終端結構的制備方法，該方法按照以下步驟具體實施步驟1、利用常規(guī)工藝完成芯片的有源區(qū)制備；步驟2、在掩模版I的掩蔽下，利用離子束刻蝕機在終端區(qū)進行斜角刻蝕，形成側面負斜角為θ、斜面高度為Cl1、表面寬度為2Wl的溝槽；步驟3、在掩模版II的掩蔽下利用反應等離子刻蝕機在終端區(qū)進行二次垂直刻蝕， 形成側壁陡直、窗口寬度為2w、深度為d、底部斜角為θ的淺槽負斜角終端結構；步驟4、利用等離子增強化學氣相淀積方法對溝槽區(qū)填充氮氧化硅鈍化膜，并反刻，最后完成背面減薄、電極制備，即成。本發(fā)明的有益效果是，該淺槽負斜角終端結構，能夠在擊穿電壓和終端面積之間取得很好的折衷，同時還兼顧功率MOS器件耐壓的穩(wěn)定性和機械強度，降低工藝成本。


圖1是本發(fā)明淺槽負斜角終端結構制備方法的流程示意圖，其中，圖a為步驟1的制作效果示意圖，圖b是步驟2的制作效果示意圖，圖c是步驟3的制作效果示意圖，圖d 是最終得到的用于功率MOS器件的淺槽負斜角終端剖面結構示意圖；圖2是本發(fā)明的淺槽負斜角終端的擊穿電壓隨溝槽參數(shù)的變化曲線，其中，圖a是溝槽深度d與擊穿電壓的關系，圖b是溝槽半寬度w與擊穿電壓的關系，圖c是斜角θ與擊穿電壓的關系，圖d是斜面高度Cl1與擊穿電壓的關系；圖3是采用本發(fā)明淺槽負斜角終端的功率MOSFET擊穿特性曲線。
具體實施例方式下面結合附圖和具體實施方式
對本發(fā)明進行詳細說明。參照圖ld，本發(fā)明的適用于功率MOS器件的淺槽負斜角終端結構是，芯片中央為有源區(qū)，外圍為終端區(qū)，有源區(qū)和終端區(qū)共同的η+襯底底部為器件的漏極D，η+襯底之上為 η_漂移區(qū)；在有源區(qū)的η_漂移區(qū)中設置有多個元胞，每個元胞最下面是P+阱區(qū)，P+阱區(qū)上面為ρ體區(qū)，ρ體區(qū)中設有η+源區(qū)，η+源區(qū)上方為源電極S，源電極S將η+源區(qū)與ρ體區(qū)短路連接；相鄰的兩個源電極S之間設有一個多晶硅柵極G，多晶硅柵極G的正下面設置有柵氧化層；在終端區(qū)的ρ+阱區(qū)中，通過兩步刻蝕方法，設置有一個兩側垂直、底部深入到η—漂移區(qū)中的溝槽，整個溝槽中填充有氮氧化硅(SiON)。參照圖1，本發(fā)明適用于功率MOS器件的淺槽負斜角終端結構的制備方法，按照以下步驟實施步驟1、利用常規(guī)工藝完成芯片的有源區(qū)制備，參照圖Ia ；步驟2、在掩模版I的掩蔽下，利用離子束刻蝕機(簡稱IBE)在終端區(qū)進行斜角刻蝕，形成側面負斜角為θ、斜面高度為Cl1、窗口寬度為2Wl的溝槽，參照圖Ib ；步驟3、在掩模版II的掩蔽下利用反應等離子刻蝕機(簡稱RIE)在終端區(qū)進行二次垂直刻蝕，形成側壁陡直、窗口寬度為2w、窗口深度為d、底部斜角為θ的淺槽負斜角終端結構，參照圖Ic;步驟4、利用等離子增強化學氣相淀積(簡稱PECVD)方法對溝槽區(qū)填充氮氧化硅 (SiON)鈍化膜，并反刻，最后完成背面減薄、電極(即源電極S、多晶硅柵極G、漏極D)制備即成，得到圖Id所示結構。本發(fā)明的適用于功率MOS器件的淺槽負斜角終端結構的耐壓機理是由于溝槽底部存在負斜角θ，為了達到電荷平衡，η—區(qū)一側空間電荷區(qū)向負斜角的斜面收縮。通過有效地控制空間電荷區(qū)的電荷量，保證空間電荷區(qū)展寬在斜面上，于是該處的電場集中被有效緩解，器件的擊穿電壓得到提高。
本發(fā)明的適用于功率MOS器件的淺槽負斜角終端結構中，溝槽深度和寬度會直接影響空間電荷區(qū)的電荷量。為了有效地限制空間電荷區(qū)的電荷量，溝槽深度d可設在ρ區(qū)一側空間電荷區(qū)內靠近邊界處。如果槽底遠離其邊界，則不利于對電荷進行控制；如果槽底深入空間電荷區(qū)內部，則電場線會在溝槽拐角處集中，擊穿電壓大幅降低。所以，溝槽深度 d、溝槽寬度2w，以及負斜角θ及斜面高度Cl1的參數(shù)設置都很關鍵。為了提取最佳的結構參數(shù)，以600V的功率MOSFET為例，利用ISE軟件模擬分析了溝槽結構參數(shù)對表面擊穿電壓的影響。圖2是本發(fā)明的淺槽負斜角終端結構的表面擊穿電壓隨各溝槽參數(shù)的變化曲線。由圖加可見，當溝槽半寬度w為ΙΙΟμπκ θ為4°、屯為
2.5 μ m時，擊穿電壓隨槽深d的增加先增大后減小，且當d為3. 5 μ m時，擊穿電壓達到最大值630V。由圖2b可見，當d為3. 5μπκ θ為4°、(I1為2. 5 μ m時，擊穿電壓隨槽寬w的增加而增加，但增加幅度逐漸減緩。由圖2c可見，當d為3.5 μ m、w為110 μ m、(I1為2· 5 μ m 時，擊穿電壓隨斜角增加先迅速增加后逐漸減小，且當θ為4°時，可獲得最大擊穿電壓 630V。由圖2d可見，當d為3. 5 μ m、w為110 μ m、θ為4°時，擊穿電壓隨斜面高度(I1的增大而減小。相比較而言，d是擊穿電壓的敏感參數(shù)，其值取在ρ區(qū)空間電荷區(qū)內靠近邊緣處較好。w越大，器件的擊穿電壓越接近于平行平面結的擊穿電壓，但這不僅會增大芯片終端區(qū)的面積，而且會導致反向漏電流增加，導致器件特性變差。θ對器件面積的影響很大，Cl1 則主要取決于耐壓要求。綜合考慮芯片的耐壓特性、終端面積及制作工藝等因素，對擊穿電壓為 630V 器件，選取 d 為 3. 5ym、w 為 110 μ m、θ 為 4°、Cl1 為 2. 5 μ m。本發(fā)明的適用于功率MOS器件的淺槽負斜角終端結構的器件特性評價是圖3給出了具有上述結構溝槽參數(shù)的功率MOSFET擊穿特性的模擬曲線，其中帶 “Δ”曲線表示采用淺槽負斜角終端VDMOS的擊穿特性，帶“□”曲線表示其體內平行平面結的擊穿特性。可見，采用淺槽負斜角終端VDMOS的擊穿電壓可以達到630V，其平行平面結擊穿電壓約為680V?？梢?，采用淺槽負斜角終端結構獲得的擊穿電壓為其平行平面結 92.6%。通常在相同的終端尺寸下，采用場限環(huán)結構只能實現(xiàn)平行平面結85%的擊穿電壓， 且場限環(huán)尺寸至少需要210 μ m。而采用本發(fā)明的淺槽負斜角實現(xiàn)平行平面結85%的擊穿電壓，其終端區(qū)尺寸僅需180μπι。這說明，在相同的耐壓水平下，采用本發(fā)明的淺槽負斜角結構的終端尺寸僅為場限環(huán)結構的85%。以上分析表明，終端部分P+區(qū)深度的取值范圍為4 6 μ m，Cl1的取值范圍為2. 4 2.6ym, θ角的取值范圍度為3° 5°，w的取值范圍為110 130 μ m，d的取值范圍為
3.4 3.6 μ m，本發(fā)明結構為最佳。綜上所述，本發(fā)明的適用于功率MOS器件的淺槽負斜角終端結構，由于淺槽負斜角終端工藝簡單，并在芯片面積與器件特性之間能取得很好的折衷，完全能夠滿足IGBT、 IEGT等其他淺結的功率MOS器件技術要求。
權利要求
1.一種適用于功率MOS器件的淺槽負斜角終端結構，其特征在于芯片中央為有源區(qū)， 外圍為終端區(qū)，有源區(qū)和終端區(qū)共同的n+襯底底部為器件的漏極(D)，η+襯底之上為η—漂移區(qū)；在有源區(qū)的η—漂移區(qū)中設置有多個元胞，每個元胞最下面是P+阱區(qū)，P+阱區(qū)上面為P 體區(qū)，P體區(qū)中設有η+源區(qū)，η+源區(qū)上方為源電極(S)，源電極(S)將η+源區(qū)與ρ體區(qū)短路連接；相鄰的兩個源電極( 之間設有一個多晶硅柵極(G)，多晶硅柵極(G)的正下面設置有柵氧化層；在終端區(qū)的P+阱區(qū)中，通過兩步刻蝕方法，設置有一個兩側垂直、底部深入到η—漂移區(qū)中的溝槽，整個溝槽中填充有氮氧化硅。
2.根據(jù)權利要求1所述的適用于功率MOS器件的淺槽負斜角終端結構，其特征在于 所述的P+區(qū)深度的取值范圍為4 6 μ m，斜面高度Cl1的取值范圍為2. 4 2. 6 μ m，底部斜角θ角的取值范圍度為3° 5°，窗口寬度為2w，w的取值范圍為110-130 μ m，窗口深度 d的取值范圍為3. 4 3.6 μ m。
3.一種適用于功率MOS器件的淺槽負斜角終端結構的制備方法，其特征在于，該方法按照以下步驟具體實施步驟1、利用常規(guī)工藝完成芯片的有源區(qū)制備；步驟2、在掩模版I的掩蔽下，利用離子束刻蝕機在終端區(qū)進行斜角刻蝕，形成側面負斜角為θ、斜面高度為Cl1、表面寬度為2Wl的溝槽；步驟3、在掩模版II的掩蔽下利用反應等離子刻蝕機在終端區(qū)進行二次垂直刻蝕，形成側壁陡直、窗口寬度為2w、深度為d、底部斜角為θ的淺槽負斜角終端結構；步驟4、利用等離子增強化學氣相淀積方法對溝槽區(qū)填充氮氧化硅鈍化膜，并反刻，最后完成背面減薄、電極制備，即成。
4.根據(jù)權利要求3所述的制備方法，其特征在于所述的ρ+區(qū)深度的取值范圍為4 6 μ m，斜面高度Cl1的取值范圍為2. 4 2.6 μ m，底部斜角θ角的取值范圍度為3° 5°， 窗口寬度為2w，w的取值范圍為110-130 μ m，窗口深度d的取值范圍為3. 4 3. 6 μ m。
全文摘要
本發(fā)明公開了一種適用于功率MOS器件的淺槽負斜角終端結構及其制備方法，芯片中央為有源區(qū)，外圍為終端區(qū)，有源區(qū)和終端區(qū)共同的n+襯底底部為器件的漏極，n+襯底之上為n-漂移區(qū)；在有源區(qū)的n-漂移區(qū)中設置有多個元胞，每個元胞最下面是p+阱區(qū)，p+阱區(qū)上面為p體區(qū)，p體區(qū)中設有n+源區(qū)，n+源區(qū)上方為源電極，源電極將n+源區(qū)與p體區(qū)短路連接；相鄰的兩個源電極之間設有一個多晶硅柵極，多晶硅柵極的正下面設置有柵氧化層；在終端區(qū)的p+阱區(qū)中，通過兩步刻蝕方法，設置有一個兩側垂直、底部深入到n-漂移區(qū)中的溝槽，整個溝槽中填充有氮氧化硅。本發(fā)明的結構，兼顧到擊穿電壓、終端面積、以及穩(wěn)定性和機械強度。
文檔編號H01L29/06GK102254931SQ201110196090
公開日2011年11月23日 申請日期2011年7月14日 優(yōu)先權日2011年7月14日
發(fā)明者于凱, 王彩琳 申請人:西安理工大學