專利名稱：晶片封裝體及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于晶片封裝體，且特別是有關(guān)于具有穿基底導(dǎo)通結(jié)構(gòu) (through-substrate via, TSV)的晶片封裝體。
背景技術(shù)：
近來，業(yè)界常于晶片封裝體中形成穿基底導(dǎo)通結(jié)構(gòu)以因應(yīng)晶片的尺寸縮小化與多功能化。為進一步增進晶片封裝體的功能性，需設(shè)法提升與穿基底導(dǎo)通結(jié)構(gòu)連接的導(dǎo)電通路，使晶片封裝體在持續(xù)縮小化之余，仍能具有高密度的導(dǎo)電通路。此外，業(yè)界亦亟需增進穿基底導(dǎo)通結(jié)構(gòu)的結(jié)構(gòu)穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明提供一種晶片封裝體，包括一基底，具有一上表面及一下表面；多個導(dǎo)電墊，位于該基底中或該下表面之下；一介電層，位于所述導(dǎo)電墊之間；一孔洞，自該基底的該上表面朝該下表面延伸并露出部分的所述導(dǎo)電墊；以及一導(dǎo)電層，位于該孔洞之中且電性接觸所述導(dǎo)電墊。本發(fā)明還提供一種晶片封裝體的形成方法，包括提供一基底，該基底具有一上表面及一下表面，其中該基底包括多個導(dǎo)電墊，位于該基底中或該下表面之下；以及一介電層，位于所述導(dǎo)電墊之間；于該基底中形成一孔洞，該孔洞自該上表面朝該下表面延伸，該孔洞露出部分的所述導(dǎo)電墊；以及于該孔洞中形成一導(dǎo)電層，該導(dǎo)電層電性接觸所述導(dǎo)電墊。本發(fā)明還提供一種晶片封裝體，包括一承載基底；一晶片基底，具有一正面及一背面，其中該晶片基底以其正面接合于該承載基底上，形成一接合面；多個導(dǎo)電墊，位于該晶片基底的正面，其中至少一導(dǎo)電墊具有一開窗；一介電層，位于所述導(dǎo)電墊之間；一導(dǎo)通孔，位于該承載基底中，穿過該接合面及該開窗，露出所述導(dǎo)電墊的一層或多層；以及一導(dǎo)電層，位于該導(dǎo)通孔之中且電性接觸所述導(dǎo)電墊的一層或多層。本發(fā)明不僅可增進結(jié)構(gòu)可靠度，還能增加穿基底導(dǎo)通結(jié)構(gòu)所連結(jié)的導(dǎo)電通路。


圖IA至圖IC顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程剖面圖。圖2A至圖2C顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖。圖3A至圖3C顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖。圖4A至圖4B顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖。圖5顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大剖面圖。
圖6A至圖6E顯示根據(jù)本發(fā)明實施例的晶片封裝體的局部俯視圖。圖7顯示根據(jù)本發(fā)明一實施例的晶片封裝體的剖面圖。圖8至圖13顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程剖面圖。圖14A至圖14B顯示根據(jù)本發(fā)明另一實施例的晶片封裝體的制程剖面圖。圖15A至圖15C顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖。圖16A至圖16C顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖。圖17A至圖17C顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖。
具體實施例方式以下將詳細(xì)說明本發(fā)明實施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復(fù)的標(biāo)號或標(biāo)示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及 /或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時， 包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。 在本發(fā)明的晶片封裝體的實施例中，其可應(yīng)用于各種包含有源元件或無源元件 (active or passive elements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如有關(guān)于光電元件(opto electronic devices)、微機電系統(tǒng)(Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(micro fluidic systems)或利用熱、光線及壓力等物理量變化來測量的物理感測器physical Sensor) 0特別是可選擇使用晶圓級封裝(wafer scale package ；WSP)制程對影像感測元件、發(fā)光二極管(light-emitting diodes ；LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、力口速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、 表面聲波兀件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)或功率模組(power modules)等半導(dǎo)體晶片進行封裝。其中上述晶圓級封裝制程主要指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(multi-layer integrated circuit devices)的晶片封裝體。本發(fā)明實施例的晶片封裝體主要通過分別對多層導(dǎo)電墊的圖案進行設(shè)計，使封裝體中所形成的穿基底導(dǎo)通結(jié)構(gòu)(TSV)可同時與多層導(dǎo)電墊電性接觸，可增進結(jié)構(gòu)可靠度外，并增加穿基底導(dǎo)通結(jié)構(gòu)所連接的導(dǎo)電通路。圖IA至圖IC顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程剖面圖。如圖IA所示，提供基底100，其具有上表面100a及下表面100b。基底100例如包括半導(dǎo)體材料或陶瓷材料。在一實施例中，基底100為一半導(dǎo)體晶圓(例如是硅晶圓)以便于進行晶圓級封裝。采用晶圓級封裝來形成晶片封裝體可降低成本并節(jié)省制程時間。在一實施例中，基底100包括導(dǎo)電墊結(jié)構(gòu)110，其位于基底100的下表面100b之下。然在其他實施例中，導(dǎo)電墊結(jié)構(gòu)110可位于基底100之中。導(dǎo)電墊結(jié)構(gòu)110為多個導(dǎo)
5電墊的堆疊結(jié)構(gòu)，例如包括彼此間夾置有介電層的多個導(dǎo)電墊。導(dǎo)電墊結(jié)構(gòu)110的詳細(xì)結(jié)構(gòu)后續(xù)將配合圖2A至圖2C所顯示的根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖作說明。在圖IA的實施例中，導(dǎo)電墊結(jié)構(gòu)110位于基底100的下表面IOOb之下，且與基底100的下表面IOOb之間隔有絕緣層102。此外，基底100及導(dǎo)電墊結(jié)構(gòu)110之下可設(shè)置有基板106。基板106例如可包括絕緣材料。在一實施例中，基板106為設(shè)置于玻璃基板上的間隔層。請參照圖2A，其顯示圖IA的實施例于區(qū)域A處的局部放大剖面圖。在基板106上形成有導(dǎo)電墊110b、介電層113、導(dǎo)電墊IlOa及絕緣層102。在一實施例中，導(dǎo)電墊IlOa的圖案經(jīng)特別設(shè)計以露出其下的部分的導(dǎo)電墊110b。在一實施例中，導(dǎo)電墊IlOa具有至少一開口(或溝槽)602，開口 602露出介電層113及正下方的導(dǎo)電墊110b。S卩，在此實施例中，上層導(dǎo)電墊(IlOa)具有至少一開口(或溝槽)，其露出下層導(dǎo)電墊(110b)。應(yīng)注意的是，此處的“露出”非指視覺上實質(zhì)可看見導(dǎo)電墊110b，而是指開口 602的正下方與部分的導(dǎo)電墊IlOb重疊。接著，于基底100中形成孔洞，孔洞自基底100的上表面IOOa朝下表面IOOb延伸，且孔洞露出部分的導(dǎo)電墊IlOa及部分的導(dǎo)電墊110b。在一實施例中，孔洞于單一蝕刻制程中形成。在另一實施例中，孔洞是分段形成。以下，將舉例說明分段形成露出部分的導(dǎo)電墊IlOa及部分的導(dǎo)電墊IlOb的孔洞的形成過程。例如，請參照圖1A，在此實施例中，自基底100的上表面IOOa形成第一孔洞108， 第一孔洞108朝導(dǎo)電墊結(jié)構(gòu)110延伸(即，朝導(dǎo)電墊IlOa延伸)。以圖IA的實施例為例， 第一孔洞108貫穿基底100，并停止于基底100與導(dǎo)電墊結(jié)構(gòu)110之間的絕緣層102上。接著，可選擇性于第一孔洞108的側(cè)壁與底部上形成絕緣層104以電性隔離基底100與后續(xù)將形成于孔洞中的導(dǎo)電層。接著，如圖IB所示，自第一孔洞108的底部形成第二孔洞112。即，移除部分的絕緣層104與102以使下方的導(dǎo)電墊結(jié)構(gòu)110露出。此外，第二孔洞112還進一步使導(dǎo)電墊 IlOa與IlOb露出。請參照圖2B，顯示圖IB的實施例于區(qū)域A處的局部放大剖面圖。如圖2A及圖2B所示，第二孔洞112的形成包括移除導(dǎo)電墊IlOa的開口 602中的絕緣層102與其下的介電層113的一部分。在一實施例中，所形成的第二孔洞112的側(cè)壁露出部分的導(dǎo)電墊110a，例如露出導(dǎo)電墊IlOa的側(cè)邊，如圖2B所示。在一實施例中，所形成的第二孔洞112的底部露出部分的導(dǎo)電墊110b，例如露出導(dǎo)電墊IlOb的上表面，如圖2B 所示。由于第二孔洞112的形成僅涉及絕緣材質(zhì)的移除，因此其可于單一蝕刻制程中形成。 此外，所選用的蝕刻劑較佳對介電材料或絕緣材料的蝕刻速度大于對金屬材料或?qū)щ姴牧系奈g刻速度。如先前所敘述，導(dǎo)電墊IlOa的圖案經(jīng)特別設(shè)計以露出其下的部分的導(dǎo)電墊110b。 因此，在形成第二孔洞112的過程中，所移除的材料大抵為導(dǎo)電墊IlOa的開口 602中的絕緣材料與下方的介電材料，因而可于單一蝕刻制程中形成出第二孔洞112。圖6A顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部俯視圖，其僅顯示導(dǎo)電墊 IlOa與IlOb的相對關(guān)系。應(yīng)注意的是，圖6A所示的俯視圖僅為舉例說明用，非用以限定本發(fā)明實施例的實施方式。如圖6A所示，導(dǎo)電墊IlOa中具有至少一開口 602，其露出下方的導(dǎo)電墊110b。S卩，在第二孔洞112中露出深度不同的導(dǎo)電墊IlOa與110b。
6
接著，請參照圖1C，于第一孔洞108與第二孔洞112所共同組成的孔洞中形成導(dǎo)電層114。請同時參照圖2C，其顯示圖IC的實施例于區(qū)域A處的局部放大剖面圖。如圖2C 所示，導(dǎo)電層114延伸進入第二孔洞112中而與導(dǎo)電墊IlOa及導(dǎo)電墊IlOb電性接觸。在一實施例中，導(dǎo)電層114可固定于第二孔洞112中而具有較佳的結(jié)構(gòu)穩(wěn)定度，且導(dǎo)電層114 還同時與導(dǎo)電墊IlOa及導(dǎo)電墊IlOb接觸，可連接至較多的導(dǎo)電通路。在一實施例中，導(dǎo)電墊IlOa及導(dǎo)電墊IlOb連接至同一電子元件。由于導(dǎo)電層114同時與導(dǎo)電墊IlOa及導(dǎo)電墊IlOb電性接觸，可確保連接至該電子元件的導(dǎo)電通路不發(fā)生斷路。在另一實施例中，導(dǎo)電墊IlOa及導(dǎo)電墊IlOb分別連接至不同的電子元件。不同的電子元件可分別經(jīng)由導(dǎo)電墊 IlOa及導(dǎo)電墊IlOb而通過導(dǎo)電層114傳送或接收電子信號。本發(fā)明實施例的導(dǎo)電墊結(jié)構(gòu)110除了可包括兩個導(dǎo)電墊(IlOaUlOb)之外，還可包括其他導(dǎo)電墊。圖3A至圖3C顯示根據(jù)本發(fā)明另一實施例的晶片封裝體的局部放大制程剖面圖，其中相同或相似的元件將采用相同或相似的標(biāo)號標(biāo)示。此外，由于圖3所示實施例與圖2的實施例相比，主要是導(dǎo)電墊結(jié)構(gòu)110的設(shè)計不同，其形成方式可參照相應(yīng)于圖IA 至圖IC的敘述，以下將不再贅述。如圖3A所示，在一實施例中，晶片封裝體除了包括導(dǎo)電墊IlOa及導(dǎo)電墊IlOb之外，還包括至少一導(dǎo)電墊110c，其位于導(dǎo)電墊IlOa與IlOb之間的介電層之中。如圖3A所示，在基板106上形成有導(dǎo)電墊110b、介電層113a、導(dǎo)電墊110c、介電層113b、導(dǎo)電墊IlOa 及絕緣層102。在一實施例中，導(dǎo)電墊IlOa的圖案經(jīng)特別設(shè)計以露出其下的部分的導(dǎo)電墊 IlOc與部分的導(dǎo)電墊110b。在一實施例中，導(dǎo)電墊IlOa具有至少一開口(或溝槽)602，開口 602露出介電層113b、下方的導(dǎo)電墊110c、介電層113a及下方的導(dǎo)電墊110b。此外，導(dǎo)電墊IlOc的圖案亦經(jīng)設(shè)計而具有至少一開口(或溝槽)604，開口 604露出介電層113a及下方的導(dǎo)電墊110b。換言之，本發(fā)明一實施例的晶片封裝體中包括多個導(dǎo)電墊(例如是導(dǎo)電墊110a、 110c、110b)，且這些導(dǎo)電墊中的一上層導(dǎo)電墊具有至少一開口或溝槽，露出這些導(dǎo)電墊中的一下層導(dǎo)電墊。例如，對于導(dǎo)電墊IlOa(上層導(dǎo)電墊)而言，其具有開口 602，其露出導(dǎo)電墊IlOc及IlOb (下層導(dǎo)電墊)。相似地，對于導(dǎo)電墊IlOc (上層導(dǎo)電墊)而言，其具有開口 604，其露出導(dǎo)電墊IlOb(下層導(dǎo)電墊)。接著，于基底100中形成孔洞，孔洞自基底100的上表面IOOa朝下表面IOOb延伸， 且孔洞露出部分的導(dǎo)電墊110a、部分的導(dǎo)電墊IlOc及部分的導(dǎo)電墊110b。在一實施例中， 孔洞于單一蝕刻制程中形成。在另一實施例中，孔洞是分段形成。相似地，在此實施例中，亦可先形成第一孔洞108(如圖IA所示)，接著于第一孔洞 108的底部形成第二孔洞112，如圖IB所示。圖:3B顯示第二孔洞112附近的局部放大剖面圖。相似地，在形成第二孔洞112的過程中，所移除的材料大抵為導(dǎo)電墊IlOa的開口 602中的絕緣材料與下方的介電材料，因而可于單一蝕刻制程中形成出第二孔洞112。圖6B顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部俯視圖，其僅顯示導(dǎo)電墊 IlOaUlOb及IlOc的相對關(guān)系。應(yīng)注意的是，圖6B所示的俯視圖僅為舉例說明用，非用以限定本發(fā)明實施例的實施方式。如圖6B所示，導(dǎo)電墊IlOa中具有至少一開口 602，其露出下方的導(dǎo)電墊IlOc及110b。此外，導(dǎo)電墊IlOc中具有至少一開口 604，其露出下方的導(dǎo)電
7墊IlOb0即，在第二孔洞112中露出深度不同的導(dǎo)電墊IlOaUlOc及110b。相似地，如圖3C所示，接著形成導(dǎo)電層114，其延伸進入第二孔洞112中而與導(dǎo)電墊110a、110c及IlOb電性接觸。在一實施例中，導(dǎo)電層114可固定于第二孔洞112中而具有較佳的結(jié)構(gòu)穩(wěn)定度，且導(dǎo)電層114還同時與導(dǎo)電墊110a、IlOc及IlOb接觸，可連接至較多的導(dǎo)電通路。如上所述，通過對導(dǎo)電墊的圖案設(shè)計，可于單一蝕刻制程中形成出同時露出多個導(dǎo)電墊的孔洞，可使后續(xù)形成于孔洞中的導(dǎo)電層(穿基底導(dǎo)電結(jié)構(gòu))所連接的導(dǎo)電通路的數(shù)目增加。再者，由于所形成的孔洞的表面輪廓較為粗糙(因具有深度不同的多個導(dǎo)電墊)，可提升導(dǎo)電層與孔洞側(cè)壁間的粘著性，因而提升穿基底導(dǎo)電結(jié)構(gòu)的結(jié)構(gòu)穩(wěn)定度。應(yīng)注意的是，導(dǎo)電墊的圖案設(shè)計可有各種形式，不限于圖6A至圖6B所述的形式。 圖6C至圖6E顯示根據(jù)本發(fā)明多個實施例的晶片封裝體的局部俯視圖。同樣地，圖6C至圖 6E亦僅為舉例說明用，非用以限定本發(fā)明實施例的實施方式。如圖6C所示，在一實施例中，導(dǎo)電墊1 IOa具有一矩形開口 602，其露出下方的導(dǎo)電墊IlOc及110b。導(dǎo)電墊IlOc具有多個矩形開口 604，其露出下方的導(dǎo)電墊110b。如圖6D所示，在另一實施例中，導(dǎo)電墊IlOa具有一矩形開口 602，其露出下方的導(dǎo)電墊IlOc及110b。導(dǎo)電墊IlOc具有多個長方形開口 604(或稱溝槽)，其露出下方的導(dǎo)電墊 IlOb0如圖6E所示，在又一實施例中，導(dǎo)電墊1 IOa具有一矩形開口 602，其露出下方的導(dǎo)電墊IlOc及110b。導(dǎo)電墊IlOc具有多個開口 604，包括有矩形開口及長方形開口(或稱溝槽)，其露出下方的導(dǎo)電墊110b。如上述，導(dǎo)電墊的開口的形狀、數(shù)目及分布皆可視需求而調(diào)整。圖4A至圖4B顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大制程剖面圖，且相同或相似的元件將以相同或相似的標(biāo)號標(biāo)示。其中，圖4A所示的結(jié)構(gòu)與圖3A的實施例相似，主要差異請參照圖4B。如上述，第二孔洞112的形成包括使用單一蝕刻制程。在一情形下，蝕刻形成第二孔洞112的過程中可能會部分移除兩側(cè)的導(dǎo)電墊。如圖4B所示，部分的導(dǎo)電墊IlOa與 IlOc在形成第二孔洞112的過程中亦被蝕刻移除。在此情形下，導(dǎo)電墊IlOa接近孔洞112 的部分的厚度朝遠離孔洞112的方向遞增。相似地，在一實施例中，導(dǎo)電墊IlOc接近孔洞 112的部分的厚度朝遠離孔洞112的方向遞增。雖然如此，后續(xù)于第二孔洞112中形成導(dǎo)電層114時，導(dǎo)電層114仍可電性接觸導(dǎo)電墊110a、110c及110b。而且，基于部分的導(dǎo)電墊 IlOa與IlOc被移除，導(dǎo)電層114與導(dǎo)電墊IlOa及IlOc之間的接觸面積還可因而增加，如圖4B所示。圖5顯示根據(jù)本發(fā)明一實施例的晶片封裝體的局部放大剖面圖。相似地，在此實施例中，在形成第二孔洞112的過程中，部分的導(dǎo)電墊IlOa及IlOb被移除。在此情形下， 導(dǎo)電墊IlOa接近孔洞112的部分的厚度朝遠離孔洞112的方向遞增。相似地，導(dǎo)電墊IlOb 接近孔洞112的部分的厚度朝遠離孔洞112的方向遞增。此外，在此實施例中，導(dǎo)電墊IlOb 經(jīng)特別設(shè)計而具有開口 605，其露出下方的基板106。在一實施例中，第二孔洞112可進一步延伸至基板106中。例如，在一實施例中，第二孔洞112可延伸進入基板106的間隔層中。圖7顯示根據(jù)本發(fā)明一實施例的晶片封裝體的剖面圖，相同或相似的元件以相同或相似的標(biāo)號標(biāo)示。在此實施例中，晶片封裝體還包括溝槽702，其自基底100的上表面 IOOa朝下表面IOOb延伸。溝槽702的底部形成有多個接觸孔704。接觸孔704露出基底 100下的導(dǎo)電墊結(jié)構(gòu)110。導(dǎo)電層114可延著基底100的上表面100a、溝槽702的側(cè)壁、接觸孔704的側(cè)壁而延伸至導(dǎo)電墊結(jié)構(gòu)110。其中，導(dǎo)電墊結(jié)構(gòu)110可類似于先前所述的實施例而包括多個具有特殊圖案設(shè)計的導(dǎo)電墊。導(dǎo)電層114可沿著所形成的孔洞的側(cè)壁而與所露出的多個導(dǎo)電墊電性接觸。此外，在此實施例中，基板106可包括透明基板106b及設(shè)置于其上的間隔層106a。間隔層106a、基底100及透明基板106b可圍繞出一空腔?？涨恢锌稍O(shè)置晶片700，其例如可為(但不限于)感光晶片或發(fā)光晶片。本發(fā)明實施例的晶片封裝體主要通過分別對多層導(dǎo)電墊的圖案進行設(shè)計，使封裝體中所形成的穿基底導(dǎo)電結(jié)構(gòu)(TSV)可同時與多層導(dǎo)電墊電性接觸，可增進結(jié)構(gòu)可靠度外，并增加穿基底導(dǎo)電結(jié)構(gòu)所連接的導(dǎo)電通路。圖8至圖13顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程剖面圖。如圖8所示， 提供一晶圓1，包括多個晶片3，例如是CMOS影像感測器晶片，晶片包括一基底5，依區(qū)域可分成有源區(qū)IOA和外圍電路區(qū)10B，晶片3具有正面100A及背面100B，有源區(qū)IOA和外圍電路區(qū)IOB在正面100A的位置分別設(shè)置有影像感測元件7和導(dǎo)電墊結(jié)構(gòu)9?；?例如包括半導(dǎo)體材料或陶瓷材料。在一實施例中，基底5為一半導(dǎo)體晶圓(例如是硅晶圓)而便于進行晶圓級封裝。采用晶圓級封裝來形成晶片封裝體可降低成本并節(jié)省制程時間。在一實施例中，導(dǎo)電墊結(jié)構(gòu)9可由一層金屬構(gòu)成，或是由多個導(dǎo)電墊組成的堆疊結(jié)構(gòu)，例如包括彼此間夾置有介電層11的多個導(dǎo)電墊。導(dǎo)電墊結(jié)構(gòu)9的詳細(xì)結(jié)構(gòu)后續(xù)將配合實施例說明。一般而言，位于晶片正面是覆蓋著一層晶片保護層13，例如是氧化層、氮化層或其復(fù)合層，晶片保護層13在導(dǎo)電墊結(jié)構(gòu)的位置上則可選擇是否形成開口，其依后續(xù)封裝形式而定。請參閱圖9，接著將上述晶片晶圓1的正面100A接合于承載晶圓17上而形成一接合面，其中在一實施例中，可通過接合層15來接合晶片晶圓1和承載晶圓17，其視各種晶圓接合技術(shù)而定。因此，在一實施例中，導(dǎo)電墊結(jié)構(gòu)9在晶片晶圓1的正面100A與承載晶圓 17之間的接合面包括一中間層19，例如晶片保護層13及/或接合層15。此時可對晶片晶圓1的背面100B施予薄化制程，以使光線足以自其背面進入影像感測區(qū)。請參閱圖10，依序制程為貼合另一承載晶圓23于晶片晶圓的基底5的背面100B， 例如由透光材料如玻璃等物質(zhì)構(gòu)成的晶圓，基底5和承載晶圓23之間可形成一間隔層21， 在一實施例中，于基底5的有源區(qū)上、承載晶圓23和間隔層21之間可形成空腔。此時可選擇實施另一薄化制程，以減少承載晶圓17的厚度。請參閱圖11，接續(xù)于承載晶圓17對應(yīng)導(dǎo)電墊結(jié)構(gòu)的位置處形成一導(dǎo)通孔25，在本例中，其選擇蝕刻形成一倒角，角度θ約為大于90度至92度之間，然后順應(yīng)性形成一絕緣層27，例如是氧化層或是感光性絕緣層、光阻等，以自承載晶圓17延伸進入導(dǎo)通孔25內(nèi)側(cè)壁及底部。請參閱圖12，其顯示實施一暴露導(dǎo)電墊結(jié)構(gòu)9的制程步驟，以于導(dǎo)通孔25的底部形成開口 30，在本實施例中，此開口可貫穿兩晶圓間的接合面如中間層19，而停在導(dǎo)電墊結(jié)構(gòu)的上表面及/或通過部分的導(dǎo)電墊結(jié)構(gòu)而連通至晶片介電層11，或是進一步地部分或完全穿過基底5而停留在間隔層21上，有關(guān)上述制程及其結(jié)構(gòu)將詳如后述。
請參閱圖13，于承載晶圓17表面順應(yīng)性形成一導(dǎo)電層32如由金屬材料構(gòu)成，并延伸進入導(dǎo)通孔側(cè)壁、底部及開口 30中，以接觸導(dǎo)電墊結(jié)構(gòu)而構(gòu)成一導(dǎo)電路徑。之后，填入封裝保護層34，如由阻焊材料所構(gòu)成，接著制作電性連接導(dǎo)電層32的焊墊等外部連接元件， 進行晶圓切割步驟以完成晶片封裝體的制作(未顯示)。在另一實施例中，如圖14A、圖14B所示，其顯示另一種導(dǎo)通孔結(jié)構(gòu)的剖面圖及俯視圖。在本例中，承載晶圓17表面會先行利用如蝕刻步驟等方式去除一部分的基底材料而形成一具有既定深度D的溝槽T，在承載晶圓17為一空白晶圓的場合中，由于無電路元件在其中，因此溝槽T的開口、位置或深度彈性較大，溝槽T可形成于涵蓋切割道SC的位置，同時溝槽T的范圍可一次對應(yīng)多個導(dǎo)電墊結(jié)構(gòu)9，例如是整個邊線區(qū)域，接著對溝槽底部利用如蝕刻步驟等方式再去除一部分的基底材料而形成多個具有既定深度Dl的導(dǎo)通孔H，其中由于溝槽T可以大幅降低導(dǎo)通孔H的深寬比，因此于導(dǎo)通孔H的底部形成上述開口 30的制程難度可以降低。以下說明開口 30的制程與多層導(dǎo)電墊結(jié)構(gòu)9的堆疊結(jié)構(gòu)(多層導(dǎo)電墊)。請參照圖15A，其顯示圖12或圖14A的實施例于開口 30及導(dǎo)電墊9的區(qū)域處的局部放大剖面圖。在晶片基底5上形成有多層導(dǎo)電墊9A、9B、層間介電層11及接合面如中間層19。在一實施例中，上層導(dǎo)電墊9A的圖案經(jīng)特別設(shè)計以露出下層的部分導(dǎo)電墊9B。在一實施例中，上層導(dǎo)電墊9A具有至少一絕緣窗36，絕緣窗36對應(yīng)正下方的導(dǎo)電墊9B。艮口， 上層導(dǎo)電墊9A在制程中同步被定義出一開口、缺口或溝槽，并由層間介電層11所填充，在此實施例中，絕緣窗36與部分的下層導(dǎo)電墊9B重疊，且絕緣窗36于形成導(dǎo)通孔之前或接合承載晶圓17之前形成。接著，參照圖14A所述，于承載晶圓的基底17中形成導(dǎo)通孔H及絕緣層27后，于導(dǎo)通孔H底部去除部分絕緣層27而形成開口 30，其中此步驟可同時或先后地執(zhí)行以下制程，如圖15B所示，包括去除中間層19以形成絕緣窗36及部分層間介電層11以暴露出上層導(dǎo)電墊9A的側(cè)壁及下層導(dǎo)電墊9B的表面，例如可利用光刻制程及絕緣層對金屬的蝕刻選擇比，選擇適當(dāng)?shù)奈g刻方式完成上述制程。之后如圖15C所示，形成導(dǎo)電層32以電性連接導(dǎo)電墊結(jié)構(gòu)的一層或多層，例如導(dǎo)電層32可同時接觸上層導(dǎo)電墊的側(cè)邊及/或下層導(dǎo)電墊的上表面。請參閱圖16A至圖16C，其顯示三層的導(dǎo)電墊堆疊結(jié)構(gòu)的制程剖面圖，其包括具有絕緣窗36A的上層導(dǎo)電墊9A，具有絕緣窗36B的中層導(dǎo)電墊9B及下層導(dǎo)電墊9C。其中絕緣窗36A大于絕緣窗36B，兩者并對應(yīng)著下層導(dǎo)電墊9C的上表面。在本實施例中，如圖16C 所示，形成的導(dǎo)電層32可以電性連接導(dǎo)電墊結(jié)構(gòu)的一層或多層，例如導(dǎo)電層32可同時接觸上層導(dǎo)電墊9A的側(cè)邊、中層導(dǎo)電墊結(jié)構(gòu)9B的上表面及側(cè)邊、及/或下層導(dǎo)電墊9C的上表接著，參照圖17A至圖17C所述，其顯示三層的導(dǎo)電墊堆疊結(jié)構(gòu)的制程剖面圖，其與前述實施例的差異在于下層導(dǎo)電墊9C亦包括一絕緣窗36C，其與上層導(dǎo)電墊9A的絕緣窗36A及中層導(dǎo)電墊9B的絕緣窗36B具有對應(yīng)關(guān)系，另下層導(dǎo)電墊9C的絕緣窗36C小于絕緣窗36A及36B。形成開口 30的步驟包括去除中間層19、絕緣窗36A、36B、36C及部分層間介電層 11以暴露出多層導(dǎo)電墊的側(cè)壁及部分上表面，例如可利用光刻制程及絕緣層對金屬的蝕刻選擇比，選擇適當(dāng)?shù)奈g刻方式完成上述制程，如此可增加后續(xù)導(dǎo)電層32與導(dǎo)電墊堆疊結(jié)構(gòu)的接觸面積，并有利于導(dǎo)電層32的順應(yīng)性形成。其中依據(jù)制程的特性，亦可選擇以間隔層21為阻擋層，進一步去除部分硅基底5 而形成開口 30A，此開口 30A可以是位于硅基底5中或暴露出間隔層21。之后如圖17C所示，形成導(dǎo)電層32以電性連接導(dǎo)電墊結(jié)構(gòu)的一層或多層，或是可同時接觸導(dǎo)電墊的側(cè)邊及 /或上表面。同時導(dǎo)電層32可自開口 30A延伸進入硅基底5，而在一實施例中，于形成導(dǎo)電層32之前，可另形成一絕緣層38于開口 30A內(nèi)，或是例如實施一氧化步驟而于開口 30A內(nèi)的硅基底5上形成氧化層。以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因此本發(fā)明的保護范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。附圖中符號的簡單說明如下1 晶圓；3 晶片；5 基底；7 影像感測元件；9 導(dǎo)電墊結(jié)構(gòu)；9A、9B、9C 導(dǎo)電墊； IOA :主動區(qū)；IOB 周邊電路區(qū)；11 :介電層；13 :保護層；15 :接合層；17 承載晶圓；19 中間層；21 間隔層；23 承載晶圓25 穿孔；27 絕緣層；30、30A 開口 ；32 導(dǎo)電層；34 保護層；36、36A、36B、36C 絕緣窗；100A 正面；100B 背面；100 基底；IOOaUOOb 表面；102、 104 絕緣層；106 基板；106a 間隔層；106b 透明基板；108,112 孔洞；110 導(dǎo)電墊結(jié)構(gòu)； 110a、110b、110c 導(dǎo)電墊；113、113a、113b 介電層；114 導(dǎo)電層；602,604,606 開口 ；700 晶片；702 溝槽；704 接觸孔；A 區(qū)域；D、Dl 深度；H 穿孔；SC 切割道；T 溝槽；θ 角度。
1權(quán)利要求
1.一種晶片封裝體，其特征在于，包括一基底，具有一上表面及一下表面；多個導(dǎo)電墊，位于該基底的該下表面之下；一介電層，位于所述導(dǎo)電墊之間；一孔洞，自該基底的該上表面朝該下表面延伸，其中該孔洞的側(cè)壁或底部露出部分的所述導(dǎo)電墊，且該孔洞的一接近該上表面的一上開口小于該孔洞的一接近該下表面的一開口 ；以及一導(dǎo)電層，位于該孔洞之中且電性接觸至少一所述導(dǎo)電墊。
2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，所述導(dǎo)電墊中的一上層導(dǎo)電墊具有至少一開口或溝槽，該開口或該溝槽露出所述導(dǎo)電墊中的一下層導(dǎo)電墊。
3.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，所述導(dǎo)電墊的至少其中之一接近該孔洞的部分的厚度朝遠離該孔洞的方向遞增。
4.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該孔洞的底部露出所述導(dǎo)電墊的至少其中之一的上表面。
5.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該孔洞的側(cè)壁露出所述導(dǎo)電墊的至少其中之一的側(cè)邊。
6.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一溝槽，自該基底的該上表面朝該下表面延伸，該溝槽位于該孔洞之上，其中該溝槽的底部包括多個接觸孔，且所述接觸孔的其中之一為該孔洞。
7.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一間隔層，設(shè)置于所述導(dǎo)電墊之下，其中該孔洞進一步延伸至該間隔層之中。
8.根據(jù)權(quán)利要求7所述的晶片封裝體，其特征在于，還包括一透明基底，設(shè)置于該基底的該下表面之下，且該間隔層位于該基底與該透明基底之間。
9.根據(jù)權(quán)利要求8所述的晶片封裝體，其特征在于，還包括一影像感測元件位于該透明基底與該基底的該上表面之間。
10.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一第二基底，設(shè)置于該基底的該下表面之下與所述導(dǎo)電墊之下。
11.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，還包括一影像感測元件，位于該第二基底之中。
12.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，該孔洞進一步延伸至該第二基底之中。
13.根據(jù)權(quán)利要求12所述的晶片封裝體，其特征在于，還包括一絕緣層，位于該導(dǎo)電層與該第二基底之間。
14.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，還包括一間隔層，設(shè)置于所述導(dǎo)電墊之下，其中該孔洞進一步延伸至該間隔層之中。
15.根據(jù)權(quán)利要求14所述的晶片封裝體，其特征在于，還包括一絕緣層，位于該導(dǎo)電層與該第二基底之間，且位于該導(dǎo)電層與該間隔層之間。
16.根據(jù)權(quán)利要求14所述的晶片封裝體，其特征在于，還包括一透明基底，設(shè)置于該基底的該下表面之下，且該間隔層位于該基底與該透明基底之間。
17.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，還包括一溝槽，自該基底的該上表面朝該下表面延伸，該溝槽位于該孔洞之上，其中該溝槽的底部包括多個接觸孔，且所述接觸孔的其中之一為該孔洞。
18.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，所述導(dǎo)電墊為一堆疊結(jié)構(gòu)，至少包括一上層導(dǎo)電墊及一下層導(dǎo)電墊，其中該上層導(dǎo)電墊具有的開窗的尺寸大于該下層導(dǎo)電墊的開窗的尺寸。
19.一種晶片封裝體的形成方法，其特征在于，包括提供一基底，該基底具有一上表面及一下表面，其中該基底包括位于該基底的該下表面之下的多個導(dǎo)電墊以及位于所述導(dǎo)電墊之間的介電層；自該基底的該上表面移除部分的該基底以形成朝所述導(dǎo)電墊延伸的一孔洞，其中該孔洞的一接近該上表面的一上開口小于該孔洞的一接近該下表面的一開口；于該孔洞的側(cè)壁與底部上形成一絕緣層；移除部分的該絕緣層及部分的該介電層以露出部分的所述導(dǎo)電墊；以及于該孔洞的側(cè)壁與底部上形成一導(dǎo)電層，該導(dǎo)電層電性接觸所述導(dǎo)電墊。
全文摘要
本發(fā)明提供一種晶片封裝體及其形成方法，該晶片封裝體包括一基底，具有一上表面及一下表面；多個導(dǎo)電墊，位于該基底中或該下表面之下；一介電層，位于所述導(dǎo)電墊之間；一孔洞，自該基底之該上表面朝該下表面延伸并露出部分的所述導(dǎo)電墊；以及一導(dǎo)電層，位于該孔洞之中且電性接觸所述導(dǎo)電墊。本發(fā)明不僅可增進結(jié)構(gòu)可靠度，還能增加穿基底導(dǎo)通結(jié)構(gòu)所連接的導(dǎo)電通路。
文檔編號H01L23/00GK102244054SQ20111019683
公開日2011年11月16日 申請日期2011年3月11日 優(yōu)先權(quán)日2010年3月11日
發(fā)明者劉滄宇, 尤龍生, 陳鍵輝, 顏裕林 申請人:精材科技股份有限公司