專利名稱：Low-k芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種L0W-k芯片封裝結(jié)構(gòu)，屬于芯片封裝技術(shù)領(lǐng)域。
背景技術(shù)：
在半導(dǎo)體制造行業(yè)，摩爾定律一直是鞭策行業(yè)向前發(fā)展的動(dòng)力，其中Intel在此方面功不可沒。芯片線寬節(jié)點(diǎn)主要分為幾個(gè)階段0. ISM 階段，為MOS管開始風(fēng)靡的時(shí)候， 為半導(dǎo)體制程的初級(jí)階段，制造的芯片的尺寸相對(duì)較大；0. 13ΜΠ1階段，人們對(duì)半導(dǎo)體制程信心十足，寄希望通過減小特征尺寸來縮小芯片面積和成本；這兩個(gè)階段為我們常說的微米制程階段。隨著納米技術(shù)的發(fā)展，人們的目光遠(yuǎn)不止于微米技術(shù)，開始將半導(dǎo)體制程向納米尺度進(jìn)階，最初出現(xiàn)的納米是90nm的支撐，但隨著單位面積上管芯數(shù)量按照摩爾定律的指數(shù)增長(zhǎng)，相繼出現(xiàn)了 65納米、45納米、32納米和目前的22納米技術(shù)，這種特征尺寸的急劇縮減，導(dǎo)致介電材料追求低介電損耗常數(shù)(通常稱為L(zhǎng)ow-k)，以減小電路結(jié)構(gòu)的寄生電阻、電容和電感，同時(shí)保證線路具有良好的絕緣性能。通常，低k材料的選擇為多孔材料，這導(dǎo)致材料相對(duì)較脆，在外加應(yīng)力的情況下容易碎裂，造成線路失效。由于低K材料易碎裂的特性，芯片的封裝工藝和結(jié)構(gòu)需要做相應(yīng)的提升以適應(yīng)產(chǎn)品應(yīng)用的需求，目前針對(duì)低k產(chǎn)品的封裝采用還是通常的倒裝結(jié)構(gòu)或引線鍵合方式，造成封裝良率損失較多，失效分析的結(jié)構(gòu)都指向鍵合電極(引線鍵合和倒裝鍵合)下的介電層碎裂。目前通常的解決方式是將引線鍵合封裝用倒裝鍵合封裝，同時(shí)在倒裝鍵合前在基板上點(diǎn)上非流動(dòng)性的底填料膠，其芯片封裝結(jié)構(gòu)如圖1所示，該底填料膠既有普通底填料膠的性質(zhì)，也有回流焊劑的性質(zhì)，因而焊球和基板焊墊之間能形成潤(rùn)濕，該方法的好處是改良了通常的倒裝工藝回流時(shí)焊球應(yīng)力導(dǎo)致芯片內(nèi)部介電層損傷的問題，通過非流動(dòng)性底填料膠將回流的應(yīng)力重新分配，不會(huì)因?yàn)閼?yīng)力集中而導(dǎo)致芯片內(nèi)層介電層受到損傷。但該方式的最大缺點(diǎn)是因底填料膠的存在導(dǎo)致焊劑的潤(rùn)濕作用不強(qiáng)，而無(wú)法保證每個(gè)焊球與焊盤結(jié)合良好，且因焊劑的存在和回流工藝容易導(dǎo)致底填料膠在固化過程中出現(xiàn)空洞。綜上所述，在Low-k芯片的封裝過程中，目前存在的主要有兩個(gè)方面的問題
1、采用引線鍵合和常規(guī)倒裝工藝，因?yàn)楣に囘^程應(yīng)力導(dǎo)致芯片電極處應(yīng)力集中，進(jìn)而破會(huì)易碎裂的Low-K介電層，導(dǎo)致芯片失效；
2、采用非流動(dòng)性底填料方式倒裝工藝存在焊接不良和固化后膠體空洞缺陷，導(dǎo)致產(chǎn)品可靠性低。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述不足，提供一種Low-k芯片封裝結(jié)構(gòu)和封裝方法，能夠解決芯片封裝過程應(yīng)力集中導(dǎo)致Low-k芯片失效問題，為L(zhǎng)ow-K芯片的封裝提供低成本的封裝解決方案。本發(fā)明的目的是這樣實(shí)現(xiàn)的一種Low-k芯片封裝結(jié)構(gòu)，它包括芯片本體I、芯片電極和芯片表面鈍化層，所述芯片本體I外包覆有薄膜層I，所述薄膜層I背面設(shè)置有支撐圓片，所述芯片電極經(jīng)由再布線金屬走線轉(zhuǎn)移至芯片周邊外的薄膜層I上，再布線金屬走線的終端設(shè)置有金屬柱，所述金屬柱外包覆有薄膜層II，金屬柱頂端露出薄膜層II，在露出的金屬柱頂端設(shè)置有金屬層，所述金屬層上設(shè)置有焊球。所述金屬柱采用銅、鎳等導(dǎo)電金屬，其高度在50MflTl00Mffl之間。所述金屬層為多層金屬，其結(jié)構(gòu)為Ni/Au或者Ni/Pd/Au，金屬層的厚度不超過 5Mm。所述薄膜層I內(nèi)還嵌置有芯片本體II。所述再布線金屬走線由金屬布線層I和金屬布線層II組成。所述薄膜層I和薄膜層II采用非光敏性材料。所述支撐圓片為硅片或金屬片。所述載體原片采用硅基材或者玻璃基材。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是
1、將芯片直接倒裝在載體圓片上，不經(jīng)歷回流過程，無(wú)應(yīng)力集中經(jīng)歷，解決了目前 Low-k芯片BGA封裝中倒裝工藝過程應(yīng)力集中導(dǎo)致芯片失效的問題；
2、利用了圓片級(jí)的工藝將芯片電極通過再布線外延至非芯片區(qū)，將BGA結(jié)構(gòu)貼裝過程產(chǎn)生的應(yīng)力轉(zhuǎn)移，芯片區(qū)域處于不受力狀態(tài)；
3、利用金屬柱技術(shù)和結(jié)構(gòu)，實(shí)現(xiàn)高功率的載流和電流均勻分配，同時(shí)利用銅柱的高度， 緩沖來自BGA焊球的應(yīng)力，使其不到達(dá)再布線層。4、結(jié)合圓片級(jí)封裝工藝和金屬柱工藝，在實(shí)現(xiàn)Low-k芯片高可靠性封裝的同時(shí)， 還可以實(shí)現(xiàn)封裝的低成本化；
5、利用薄膜貼膜技術(shù)代替現(xiàn)有的包封技術(shù)，降低了封裝工藝對(duì)設(shè)備的要求；
6、整合了凸點(diǎn)工藝、倒裝工藝和基板工藝，實(shí)現(xiàn)了BGA封裝的晶圓制造工藝。


圖1為目前Low-k芯片封裝結(jié)構(gòu)的示意圖。圖2為本發(fā)明Low-k芯片封裝結(jié)構(gòu)實(shí)施例一的示意圖。圖3為本發(fā)明Low-k芯片封裝結(jié)構(gòu)實(shí)施例二的示意圖。圖4為本發(fā)明Low-k芯片封裝結(jié)構(gòu)實(shí)施例三的示意圖。其中 芯片本體1-1 芯片電極1-2 表面鈍化層1-3 凸點(diǎn)下金屬層1-4 焊球凸點(diǎn)1-5 基板1-6
基板焊盤11-7 低填料膠1-8 基板焊盤II1-9 BGA 輝球 1-10芯片本體12-1 芯片電極2-2 芯片表面鈍化層2-3 薄膜層12-4 支撐圓片2-5 再布線金屬走線2-6 金屬柱2-7 薄膜層II2-8 金屬層2-9 焊球2-10 芯片本體112-11 介電層2-12 金屬布線層12-6-1 金屬布線層112-6-2。
具體實(shí)施例方式參見圖2，本發(fā)明一種Low-k芯片封裝結(jié)構(gòu)，它包括芯片本體12-1、芯片電極2_2 和芯片表面鈍化層2-3，所述芯片本體12-1外包覆有薄膜層12-4，所述薄膜層12-4背面鍵合設(shè)置有支撐圓片2-5，所述芯片電極2-2經(jīng)由再布線金屬走線2-6轉(zhuǎn)移至芯片周邊外的薄膜層12-4上，在再布線金屬走線2-6的終端設(shè)置有金屬柱2-7，所述金屬柱2-7外包覆有薄膜層112-8，金屬柱2-7頂端露出薄膜層112-8，在露出的金屬柱2-7頂端設(shè)置有金屬層 2-9，所述金屬層2-9上設(shè)置有焊球2-10。參見圖3，所述薄膜層12-4內(nèi)還嵌置有芯片本體112-11。參見圖4，所述再布線金屬走線2-6由金屬布線層12-6-1和金屬布線層112_6_2 組成。本發(fā)明Low-k芯片封裝結(jié)構(gòu)的實(shí)現(xiàn)過程如下 步驟一、取一 Low-k圓片，將該Low-k圓片切割成單顆芯片。步驟二、準(zhǔn)備一片載體圓片，在載體圓片上通過光刻方式形成對(duì)位標(biāo)志，完成載體圓片上的圖形布局。所述載體圓片可選用硅基材或者玻璃基材，形成對(duì)位標(biāo)志的目的時(shí)方便后續(xù)芯片倒裝，使芯片能保證在理想的位置。步驟三、在載體圓片上貼上一層臨時(shí)剝離膜，將步驟一切割成的單顆芯片一一倒裝在貼有臨時(shí)剝離膜的載體圓片上。所述臨時(shí)剝離膜雙面都具有粘性，可以與載體圓片和后續(xù)倒裝的芯片形成較好的連接，該剝離膜是熱剝離屬性或者UV光剝離屬性，如果為UV光剝離屬性，需要使用玻璃基材或石英基材的載體圓片，因UV光剝離需要使用UV進(jìn)行照射，因此需選用透明基材以實(shí)現(xiàn) UV光的透過。芯片選用倒裝有兩個(gè)目的，一方面是為了保證不同厚度芯片在后續(xù)的工藝中芯片正面在同一平面上，另一方面是芯片正面在重構(gòu)晶圓上無(wú)膠覆蓋，以方便進(jìn)行后續(xù)的工藝。
5
步驟四、在完成芯片倒裝的載體圓片上貼上薄膜層12-4進(jìn)行包封，在包封過程中將支撐圓片2-5鍵合到薄膜層12-4上，然后固化薄膜層12-4，形成由芯片、薄膜層12-4和支撐圓片2-5組成的重構(gòu)晶圓。所述支撐圓片2-5為硅片或金屬片，包封時(shí)利用薄膜層12-4在加熱情況下良好的流動(dòng)性，保證了圓片表面的平整性。步驟五、利用UV照射或者熱剝離的方式將上述重構(gòu)晶圓與載體圓片進(jìn)行剝離，并將重構(gòu)晶圓的芯片表面清洗干凈，露出芯片電極2-2。步驟六、通過圓片級(jí)工藝的光刻、濺射或電鍍等方式在薄膜層12-4和芯片表面完成單層或多層再布線金屬走線2-6，通過再布線金屬走線2-6將芯片電極2-2弓I導(dǎo)至芯片周邊區(qū)域(不含芯片區(qū)域)。步驟七、在完成的再布線金屬走線2-6的終端通過光刻或電鍍的方式形成金屬柱 2-7。所述金屬柱2-7為銅、鎳等導(dǎo)電金屬，金屬柱2-7的高度可按照結(jié)構(gòu)需求進(jìn)行調(diào)節(jié)，高度應(yīng)不低于50Mm，通常在50MflTl00Mffl之間。金屬柱2_7在此有兩方面的作用，一是減小電流擁擠效應(yīng)，即可將電流均勻分布，從而減小電遷移現(xiàn)象的發(fā)生；另一方面，利用金屬柱2-7的高度緩沖來自焊球2-10的應(yīng)力，從而保護(hù)Low-k芯片。步驟八在形成金屬柱2-7的重構(gòu)晶圓表面貼上薄膜層II2-8進(jìn)行包封并固化，然后利用激光燒蝕的方式將金屬柱頂端的薄膜材料刻蝕掉，形成金屬柱2-7的完整或部分開口，使金屬柱頂端露出薄膜層112-8。所述薄膜層12-4和薄膜層II2-8為非光敏性樹脂絕緣類材料。步驟九、在露出薄膜層II2-8的金屬柱2-7頂端鍍上金屬層2_9。所述金屬層2-9為單層或多層金屬，通常的結(jié)構(gòu)為Ni/Au或者Ni/Pd/Au，金屬層 2-9的厚度不宜超過5Mm，其目的時(shí)阻擋焊料中的錫和銅之間的相互擴(kuò)散，提升產(chǎn)品的可靠性。步驟十、通過印刷或者植球的方式在所述金屬層2-9上形成BGA焊球2-10，最后將形成BGA焊球的重構(gòu)晶圓切割成單顆BGA封裝體。
權(quán)利要求
1.一種Low-k芯片封裝結(jié)構(gòu)，其特征在于它包括芯片本體I (2-1)、芯片電極(2-2) 和芯片表面鈍化層(2-3)，所述芯片本體I (2-1)外包覆有薄膜層I (2-4)，所述薄膜層I (2-4)背面設(shè)置有支撐圓片(2-5)，所述芯片電極(2-2)經(jīng)由再布線金屬走線(2-6)轉(zhuǎn)移至芯片周邊外的薄膜層I (2-4)上，再布線金屬走線(2-6)的終端設(shè)置有金屬柱(2-7)，所述金屬柱(2-7)外包覆有薄膜層II (2-8)，金屬柱(2-7)頂端露出薄膜層II (2_8)，在露出的金屬柱(2-7)頂端設(shè)置有金屬層(2-9)，所述金屬層(2-9)上設(shè)置有焊球(2-10)。
2.根據(jù)權(quán)利要求1所述的一種Low-k芯片封裝結(jié)構(gòu)，其特征在于所述金屬柱(2-7)采用銅、銅/鎳等導(dǎo)電金屬，其高度在50MflTl00Mffl之間。
3.根據(jù)權(quán)利要求1或2所述的一種Low-k芯片封裝結(jié)構(gòu)，其特征在于所述金屬層 (2-9)為多層金屬，其結(jié)構(gòu)為Ni/Au或者Ni/Pd/Au，金屬層(2-9)的厚度不超過5Mm。
4.根據(jù)權(quán)利要求1或2所述的一種Low-k芯片封裝結(jié)構(gòu)，其特征在于所述薄膜層I (2-4)內(nèi)還嵌置有芯片本體II (2-11)。
5.根據(jù)權(quán)利要求1或2所述的一種Low-k芯片封裝結(jié)構(gòu)，其特征在于所述再布線金屬走線(2-6)由金屬布線層I (2-6-1)和金屬布線層II (2-6-2)組成。
6.根據(jù)權(quán)利要求1或2所述的一種Low-k芯片封裝結(jié)構(gòu)，其特征在于所述薄膜層I (2-4)和薄膜層II (2-8)采用非光敏性材料。
7.根據(jù)權(quán)利要求1或2所述的一種Low-k芯片封裝結(jié)構(gòu)，其特征在于所述支撐圓片 (2-5)為硅片或金屬片。
8.根據(jù)權(quán)利要求1或2所述的一種Low-k芯片封裝結(jié)構(gòu)，其特征在于所述載體原片采用硅基材或者玻璃基材。
全文摘要
本發(fā)明涉及一種Low-k芯片封裝結(jié)構(gòu)，屬于芯片封裝技術(shù)領(lǐng)域。它包括芯片本體I(2-1)、芯片電極(2-2)和芯片表面鈍化層(2-3)，芯片本體I(2-1)外包覆有薄膜層I(2-4)，薄膜層I(2-4)背面設(shè)置有支撐圓片(2-5)，芯片電極(2-2)經(jīng)由再布線金屬走線(2-6)轉(zhuǎn)移至芯片周邊外的薄膜層I(2-4)上，再布線金屬走線(2-6)的終端設(shè)置有金屬柱(2-7)，金屬柱(2-7)外包覆有薄膜層II(2-8)，金屬柱(2-7)頂端露出薄膜層II(2-8)，在露出的金屬柱(2-7)頂端設(shè)置有金屬層(2-9)，金屬層(2-9)上設(shè)置有焊球(2-10)。本發(fā)明一種Low-k芯片封裝結(jié)構(gòu)解決了芯片封裝過程應(yīng)力集中導(dǎo)致Low-k芯片失效的問題，而且封裝成本低，產(chǎn)品可靠性高。
文檔編號(hào)H01L23/488GK102244061SQ20111020021
公開日2011年11月16日 申請(qǐng)日期2011年7月18日 優(yōu)先權(quán)日2011年7月18日
發(fā)明者張黎, 賴志明, 陳棟, 陳錦輝 申請(qǐng)人:江陰長(zhǎng)電先進(jìn)封裝有限公司