專(zhuān)利名稱(chēng)：附著聚酰亞胺層的密封環(huán)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
在半導(dǎo)體集成電路(IC)的設(shè)計(jì)和封裝中，存在多個(gè)相關(guān)區(qū)域。需要防止?jié)駳膺M(jìn)入電路，這是因?yàn)?1)濕氣可能在氧化物中被捕獲并且增加其介電常數(shù)；( 濕氣可以在柵氧化物中創(chuàng)建被捕獲電荷中心，導(dǎo)致互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q晶體管中的閾值電壓移位；C3)濕氣可以在Si-柵氧化物界面處創(chuàng)建界面狀態(tài)，通過(guò)增加的熱電子磁化率導(dǎo)致晶體管壽命的減少；(4)濕氣可能導(dǎo)致金屬互連的腐蝕，降低了 IC的可靠性；以及(5)當(dāng)在 Si-氧化物中被捕獲時(shí)，濕氣可以降低氧化物機(jī)械強(qiáng)度，并且由于拉伸應(yīng)力，氧化物可能變得更易于裂化。離子雜質(zhì)也可能破壞IC，因?yàn)殡x子雜質(zhì)能在氧化硅中快速擴(kuò)散。例如，離子雜質(zhì)可能導(dǎo)致CMOS晶體管中的閾值電壓不穩(wěn)定并且改變離子雜質(zhì)附近的Si表面的表面電勢(shì)。分離相鄰IC芯片的切割處理可能導(dǎo)致對(duì)IC的電勢(shì)破壞。而且，隨后的濕蝕刻和/或固化處理可能導(dǎo)致層剝落。在工業(yè)中使用密封環(huán)來(lái)保護(hù)IC不受濕氣劣化、離子雜質(zhì)、和切割處理，但是希望作出改進(jìn)。特別地，隨后的濕蝕刻和固化處理可能導(dǎo)致由于聚酰亞胺層界面處的應(yīng)力誘因和化學(xué)侵蝕(例如，稀釋HF)產(chǎn)生的密封環(huán)之上的聚酰亞胺層的剝離。從而，希望半導(dǎo)體器件制造的改進(jìn)方法和由這種方法制造的器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種半導(dǎo)體器件，該器件包括基板，具有密封環(huán)區(qū)域和電路區(qū)域；密封環(huán)結(jié)構(gòu)，設(shè)置在所述密封環(huán)區(qū)域之上；第一鈍化層，設(shè)置在所述密封環(huán)結(jié)構(gòu)之上，所述第一鈍化層具有在所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；金屬焊盤(pán)， 設(shè)置在所述第一鈍化層之上，所述金屬焊盤(pán)通過(guò)所述第一鈍化層孔與所述密封環(huán)結(jié)構(gòu)連接并且具有在所述第一鈍化層孔之上的金屬焊盤(pán)孔；第二鈍化層，設(shè)置在所述金屬焊盤(pán)之上， 所述第二鈍化層具有在所述金屬焊盤(pán)孔之上的第二鈍化層孔；以及聚酰亞胺層，設(shè)置在所述第二鈍化層之上，所述聚酰亞胺層填充所述第二鈍化層孔，以在所述聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。優(yōu)選地，所述密封環(huán)結(jié)構(gòu)由設(shè)置在所述電路區(qū)域周?chē)慕饘賹拥寞B層構(gòu)成。優(yōu)選地，所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)的頂部金屬層接觸。優(yōu)選地，所述第一鈍化層由氧化硅或氮化硅形成，所述第二鈍化層由氮化硅或氧化硅形成。優(yōu)選地，所述第一鈍化層和所述第二鈍化層由相同材料構(gòu)成。優(yōu)選地，所述聚酰亞胺層具有約5 μ m至約10 μ m之間的厚度。優(yōu)選地，所述聚酰亞胺層的所述外部錐形邊緣與水平線成約70度至約75度之間的角度。優(yōu)選地，該半導(dǎo)體器件進(jìn)一步包括多個(gè)第一鈍化層孔，在所述密封環(huán)結(jié)構(gòu)之上； 多個(gè)金屬焊盤(pán)孔，在所述多個(gè)第一鈍化層孔之上；多個(gè)第二鈍化層孔，在所述多個(gè)金屬焊盤(pán)孔之上；以及多個(gè)聚酰亞胺根部，設(shè)置在所述多個(gè)金屬焊盤(pán)孔之上。根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體器件，包括基板，具有密封環(huán)區(qū)域和電路區(qū)域；密封環(huán)結(jié)構(gòu)，設(shè)置在所述密封環(huán)區(qū)域之上；第一鈍化層，設(shè)置在所述密封環(huán)結(jié)構(gòu)之上，所述第一鈍化層具有在所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；金屬焊盤(pán)，設(shè)置在所述第一鈍化層之上，所述金屬焊盤(pán)通過(guò)所述第一鈍化層孔與所述密封環(huán)結(jié)構(gòu)連接并且具有在所述第一鈍化層孔之上的金屬焊盤(pán)孔；第二鈍化層，設(shè)置在所述金屬焊盤(pán)之上，所述第二鈍化層具有使所述金屬焊盤(pán)孔暴露的第二鈍化層孔；以及聚酰亞胺層，設(shè)置在所述第二鈍化層之上，所述聚酰亞胺層填充所述第二鈍化層孔，以形成與所述金屬焊盤(pán)接觸的聚酰亞胺根部。優(yōu)選地，所述密封環(huán)結(jié)構(gòu)由設(shè)置在所述電路區(qū)域周?chē)慕饘賹拥寞B層構(gòu)成。優(yōu)選地，所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)的頂部金屬層接觸。優(yōu)選地，分別地，所述第一鈍化層由氧化硅或氮化硅形成，并且所述第二鈍化層由氮化硅或氧化硅形成。優(yōu)選地，所述第一鈍化層和所述第二鈍化層由相同材料構(gòu)成。根據(jù)本發(fā)明的再一方面，提供一種制造半導(dǎo)體器件的方法，所述方法包括提供具有密封環(huán)區(qū)域和電路區(qū)域的基板；在所述密封環(huán)區(qū)域之上形成密封環(huán)結(jié)構(gòu)；在所述密封環(huán)結(jié)構(gòu)之上形成第一鈍化層；在所述第一鈍化層中形成所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；在所述第一鈍化層孔之上形成金屬焊盤(pán)，以將所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)連接；在所述金屬焊盤(pán)中形成在所述第一鈍化層孔之上的金屬焊盤(pán)孔；在所述金屬焊盤(pán)之上形成第二鈍化層；在所述第二鈍化層中形成在所述金屬焊盤(pán)孔之上的第二鈍化層孔；以及在所述第二鈍化層之上形成聚酰亞胺層，所述聚酰亞胺層填充所述第二鈍化層孔，以在所述聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。優(yōu)選地，所述方法進(jìn)一步包括在所述密封環(huán)結(jié)構(gòu)之上形成多個(gè)第一鈍化層孔； 在所述多個(gè)第一鈍化層孔之上形成多個(gè)金屬焊盤(pán)孔；在所述多個(gè)金屬焊盤(pán)孔之上形成多個(gè)第二鈍化層孔；以及形成設(shè)置在所述多個(gè)金屬焊盤(pán)孔之上的多個(gè)聚酰亞胺根部。根據(jù)本發(fā)明的又一方面，提供一種制造半導(dǎo)體器件的方法，所述方法包括提供具有密封環(huán)區(qū)域和電路區(qū)域的基板；在所述密封環(huán)區(qū)域之上形成密封環(huán)結(jié)構(gòu)；在所述密封環(huán)結(jié)構(gòu)之上形成第一鈍化層；在所述第一鈍化層中形成在所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；在所述第一鈍化層孔之上形成金屬焊盤(pán)，以將所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)連接；在所述金屬焊盤(pán)中形成在所述第一鈍化層孔之上的金屬焊盤(pán)孔；在所述金屬焊盤(pán)之上形成第二鈍化層；在所述第二鈍化層中形成使所述金屬焊盤(pán)孔暴露的第二鈍化層孔；以及在所述第二鈍化層之上形成聚酰亞胺層，所述聚酰亞胺層填充所述第二鈍化層孔和所述金屬焊盤(pán)孔，以形成與所述金屬焊盤(pán)接觸的聚酰亞胺根部。優(yōu)選地，所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)的頂部金屬層接觸。


當(dāng)讀取附圖時(shí)，本公開(kāi)的各個(gè)方面可以從以下詳細(xì)描述最好地理解。需要強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，多種特征不按比例繪制。實(shí)際上，為了清楚地說(shuō)明，多種特征的尺寸可以任意地增加或減小。圖1是示出根據(jù)本披露的多個(gè)方面的用于制造具有密封環(huán)結(jié)構(gòu)的半導(dǎo)體器件的方法的流程圖，其中，密封環(huán)結(jié)構(gòu)具有用于防止聚酰亞胺層剝離的聚酰亞胺層根部。圖2是示出根據(jù)本披露的多個(gè)方面的用于制造具有密封環(huán)結(jié)構(gòu)的半導(dǎo)體器件的另一方法的流程圖，其中，密封環(huán)結(jié)構(gòu)具有用于防止聚酰亞胺層剝離的聚酰亞胺層根部。圖3是根據(jù)本披露的多個(gè)方面的具有密封環(huán)結(jié)構(gòu)的集成電路(IC)的俯視圖。圖4和圖5是根據(jù)本披露的多個(gè)方面的沿著可選密封環(huán)部分的圖3中的線I-I' 的橫截面圖。圖6A至圖6D是根據(jù)本披露的實(shí)施例的圖4中的半導(dǎo)體器件在多個(gè)制造階段的橫截面圖。圖7A至圖7D是根據(jù)本披露的另一實(shí)施例的圖5中的半導(dǎo)體器件在多個(gè)制造階段的橫截面圖。
具體實(shí)施例方式將明白，以下披露提供用于實(shí)現(xiàn)本發(fā)明的不同特征的多個(gè)不同實(shí)施例或?qū)嵗?。以下描述組件和布置的特定實(shí)例以簡(jiǎn)化本披露。當(dāng)然，這僅是實(shí)例并且不用于限制。而且，以下描述中的第一特征在第二特征之上、上面或上形成可以包括第一和第二特征直接接觸形成的實(shí)施例，并且還可以包括附加特征可以插入第一和第二特征之間形成的實(shí)施例，使得第一和第二特征不直接接觸。為了簡(jiǎn)單和清楚，多個(gè)特征可以按不同比例任意地繪制。參考附圖，圖1示出根據(jù)本披露的多個(gè)方面的用于制造具有密封環(huán)結(jié)構(gòu)的半導(dǎo)體器件的方法100的流程圖，其中，密封環(huán)結(jié)構(gòu)具有用于基本上防止聚酰亞胺層在隨后的濕蝕刻和/或固化處理中剝離的聚酰亞胺層根部。圖2是示出根據(jù)本披露的多個(gè)方面的用于制造具有密封環(huán)結(jié)構(gòu)的另一半導(dǎo)體器件的方法200的流程圖，其中，密封環(huán)結(jié)構(gòu)具有用于防止聚酰亞胺層剝離的聚酰亞胺層根部。圖3是根據(jù)本披露的多個(gè)方面的包括集成電路 (IC)芯片和IC芯片周?chē)拿芊猸h(huán)結(jié)構(gòu)的半導(dǎo)體器件300A或300B的俯視圖。圖4和圖5 是根據(jù)本披露的多個(gè)方面沿著圖3中的線I-I'的可選密封環(huán)部分的橫截面圖。圖6A至圖 6D是根據(jù)本披露的實(shí)施例的圖4中的半導(dǎo)體器件在多個(gè)制造階段的橫截面圖。圖7A至圖 7D是根據(jù)本披露的另一實(shí)施例的圖5中的半導(dǎo)體器件在多個(gè)制造階段的橫截面圖。注意，為了簡(jiǎn)單和清楚起見(jiàn)，類(lèi)似特征可以被類(lèi)似地編號(hào)。進(jìn)一步注意，可以用 CMOS處理流程制造半導(dǎo)體器件300A/300B的一部分。從而，應(yīng)該理解，可以在圖1的方法 100和/或圖2的方法200之前、期間、以及之后提供附加處理，以及在此僅簡(jiǎn)單地描述一些其他處理。半導(dǎo)體器件300A/300B可以被制造為包括具有層間電介質(zhì)(ILD)(諸如，在另一實(shí)例中為低_k金屬間電介質(zhì)(IMD))的背面照明(BSI)器件?，F(xiàn)在參考圖1，方法100開(kāi)始于框102，其中，提供具有密封環(huán)區(qū)域和電路區(qū)域的半導(dǎo)體基板。在一個(gè)實(shí)例中，密封環(huán)區(qū)域形成在電路區(qū)域周?chē)?，并且密封環(huán)區(qū)域用于形成其上的密封環(huán)結(jié)構(gòu)，并且電路區(qū)域用于至少在其中形成晶體管器件。方法100繼續(xù)到框104，其中，集成電路形成在電路區(qū)域中并且密封環(huán)結(jié)構(gòu)形成在密封環(huán)區(qū)域之上。方法100繼續(xù)至框106，其中，第一鈍化層形成在密封環(huán)區(qū)域中的密封環(huán)結(jié)構(gòu)之上，并且方法100繼續(xù)至框 108，其中，在密封環(huán)結(jié)構(gòu)之上的第一鈍化層中蝕刻第一鈍化層孔。在一個(gè)實(shí)施例中，第一鈍化層孔鄰近密封環(huán)結(jié)構(gòu)的外側(cè)。方法繼續(xù)至框110，其中，金屬焊盤(pán)形成在第一鈍化層孔中， 以將金屬焊盤(pán)連接至密封環(huán)結(jié)構(gòu)，并且在框112處，金屬焊盤(pán)孔形成在第一鈍化層孔之上。 在框114處，第二鈍化層形成在金屬焊盤(pán)之上，并且在框116，在金屬焊盤(pán)孔之上的第二鈍化層中形成第二鈍化層孔。在框118處，聚酰亞胺層形成在第二鈍化層孔之上和其中，以在聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。在方法100的步驟之前、期間、或之后還可以提供其他層、線、通孔、以及結(jié)構(gòu)。在一個(gè)實(shí)例中，背面處理可能發(fā)生。有利地，由于根據(jù)本披露形成聚酰亞胺層根部，可以基本防止聚酰亞胺層在隨后濕蝕刻和/或固化處理中剝落?，F(xiàn)在參考圖2，方法200開(kāi)始于框102并且繼續(xù)到框104和106，與圖1的方法100 中的步驟基本相同。在框102處，提供具有密封環(huán)區(qū)域和電路區(qū)域的半導(dǎo)體基板。在一實(shí)施例中，密封環(huán)區(qū)域形成在電路區(qū)域周?chē)⑶颐芊猸h(huán)區(qū)域用于在其上形成密封環(huán)結(jié)構(gòu)，并且電路區(qū)域用于至少在其中形成晶體管器件。在框104處，集成電路形成在電路區(qū)域之上， 并且密封環(huán)結(jié)構(gòu)形成在密封環(huán)區(qū)域之上，并且在框106處，在密封環(huán)區(qū)域中的密封環(huán)結(jié)構(gòu)之上形成第一鈍化層。在框208處，第一鈍化層孔形成在密封環(huán)結(jié)構(gòu)之上，但是在該實(shí)施例中，第一鈍化層孔與密封環(huán)結(jié)構(gòu)的外側(cè)分離設(shè)置。在步驟210處，金屬焊盤(pán)形成在第一鈍化層孔之上，以將金屬焊盤(pán)連接至密封環(huán)結(jié)構(gòu)，并且在步驟212處，金屬焊盤(pán)孔形成在第一鈍化層孔之上。在步驟214處，第二鈍化層形成在金屬焊盤(pán)之上，并且在步驟216處，形成使金屬焊盤(pán)孔暴露的第二鈍化層孔。在步驟218處，聚酰亞胺層形成在第二鈍化層之上，填充第二鈍化層孔和金屬焊盤(pán)孔，以形成與金屬焊盤(pán)接觸的聚酰亞胺根部。有利地，由于根據(jù)本披露形成聚酰亞胺層根部，可以基本防止聚酰亞胺層在隨后濕蝕刻和/或固化處理中剝離?，F(xiàn)在參考圖3，示出了根據(jù)本披露的多個(gè)方面的器件300A或300B的俯視圖，器件 300A或300B包括集成電路(IC)芯片302、IC芯片302周?chē)拿芊猸h(huán)結(jié)構(gòu)310、以及在其間的組件隔離區(qū)304。根據(jù)本披露的實(shí)施例，在圖4和圖5中示出了沿著線I-I'的密封環(huán)區(qū)域的可選橫截面圖?，F(xiàn)在結(jié)合圖1和圖3參考圖4，示出了根據(jù)圖1的方法100的半導(dǎo)體器件300A在一個(gè)制造階段的實(shí)施例的橫截面圖。半導(dǎo)體器件300A可以包括半導(dǎo)體基板402，諸如具有密封環(huán)區(qū)域310和圍繞電路區(qū)域中的IC芯片302的組件隔離區(qū)304的硅基板(例如，ρ-摻雜基板)。在一個(gè)實(shí)施例中，密封環(huán)區(qū)域310形成在電路區(qū)域周?chē)⑶颐芊猸h(huán)區(qū)域用于在其上形成密封環(huán)結(jié)構(gòu)，并且電路區(qū)域用于至少在其中形成晶體管器件。基板402可選地可以包括硅鍺、砷化硅、或其他合適的半導(dǎo)體材料。基板402可以進(jìn)一步包括摻雜區(qū)域，諸如 P-阱、N-阱、和/或諸如P+摻雜有源區(qū)的摻雜有源區(qū)。一方面，摻雜有源區(qū)可以設(shè)置在其他區(qū)域內(nèi)?；?02可以進(jìn)一步包括其他特征，諸如埋入層和/或外延層。而且，基板402 可以為絕緣體上半導(dǎo)體，諸如絕緣體上硅(S0I)。在其他實(shí)施例中，半導(dǎo)體基板402可以包括摻雜的外延層、梯度半導(dǎo)體層、和/或可以進(jìn)一步包括疊加在不同類(lèi)型的另一半導(dǎo)體層之上的半導(dǎo)體層，諸如在硅鍺層之上的硅層。在其他實(shí)例中，化合物半導(dǎo)體基板可以包括多層硅結(jié)構(gòu)，或者硅基板可以包括多層化合物半導(dǎo)體結(jié)構(gòu)。器件300A可以進(jìn)一步包括隔離結(jié)構(gòu)，諸如形成在基板402中的淺溝槽隔離(STI) 結(jié)構(gòu)元件或LOCOS結(jié)構(gòu)元件，用于隔離有源區(qū)和基板的其他區(qū)域。在一個(gè)實(shí)例中，有源區(qū)可以被構(gòu)造為NMOS器件(例如，nFET)或PMOS器件(例如，pFET)。器件300A可以進(jìn)一步包括疊加在基板402之上的虛擬柵結(jié)構(gòu)和/或柵結(jié)構(gòu)(未示出)，其可以由多個(gè)材料層并且通過(guò)多個(gè)蝕刻/圖案化技術(shù)形成在器件300A的多個(gè)區(qū)域之上。器件300A進(jìn)一步包括連接桿404，以將有源區(qū)電連接至隨后形成的密封環(huán)結(jié)構(gòu) 412。注意，可以在密封環(huán)區(qū)域中提供其他層，以在密封環(huán)結(jié)構(gòu)之上和/或之下形成多個(gè)結(jié)構(gòu)元件，諸如鈍化層、氮化層、和由CVD、旋涂技術(shù)或類(lèi)似技術(shù)沉積的聚酰亞胺層。半導(dǎo)體基板402可以進(jìn)一步包括下臥層、覆蓋層、器件、接口以及形成于先前處理步驟期間或形成于隨后處理步驟(諸如通過(guò)背面處理)期間的其他特征。器件300A包括在密封環(huán)區(qū)域310中設(shè)置在基板402之上的密封環(huán)結(jié)構(gòu)412。密封環(huán)結(jié)構(gòu)412可以由多個(gè)堆疊導(dǎo)電層408和通過(guò)電介質(zhì)層406設(shè)置的通孔層410構(gòu)成。在一個(gè)實(shí)例中，密封環(huán)結(jié)構(gòu)412可以具有在約5微米至約15微米之間的寬度。密封環(huán)結(jié)構(gòu)412 進(jìn)一步由鄰近芯片邊緣和位置線的外部或外側(cè)以及鄰近組件隔離區(qū)304和電路區(qū)域的內(nèi)部或內(nèi)側(cè)構(gòu)成。器件300A進(jìn)一步包括設(shè)置在密封環(huán)結(jié)構(gòu)412之上的第一鈍化層414。在一個(gè)實(shí)例中，可以通過(guò)高縱橫比處理(HARP)和/或高密度等離子體(HDP)CVD處理沉積第一鈍化層414?？梢允褂闷渌练e技術(shù)。在一個(gè)實(shí)例中，第一鈍化層414包括電介質(zhì)并且為氧化硅或氮化硅中之一。第一鈍化層414包括在密封環(huán)結(jié)構(gòu)412之上的兩個(gè)第一鈍化層孔416a、 416b。第一鈍化層孔416a在密封環(huán)結(jié)構(gòu)412接近芯片邊緣和位置線(scribe line)的外側(cè)處，并且第一鈍化層孔416b在密封環(huán)結(jié)構(gòu)412接近組件隔離區(qū)和電路區(qū)域的內(nèi)側(cè)處。可以使用多種圖案化和蝕刻技術(shù)和處理形成第一鈍化層孔416a、416b。器件300A進(jìn)一步包括設(shè)置在第一鈍化層414之上的金屬焊盤(pán)418，填充第一鈍化層孔416a、416b以將金屬焊盤(pán)418連接至密封環(huán)結(jié)構(gòu)412，并且在一個(gè)實(shí)例中，金屬焊盤(pán) 418與密封環(huán)結(jié)構(gòu)412的上部金屬層408a連接。在一個(gè)實(shí)例中，金屬焊盤(pán)418可以由鋁構(gòu)成，并且密封環(huán)結(jié)構(gòu)的金屬層可以由銅構(gòu)成。其他金屬可以應(yīng)用并且可以被使用。金屬焊盤(pán)418包括分別在第一鈍化層孔416a和416b之上的金屬焊盤(pán)孔420a和420b。器件300A進(jìn)一步包括設(shè)置在密封環(huán)結(jié)構(gòu)412、第一鈍化層414、以及金屬焊盤(pán)418 之上的第二鈍化層422。第二鈍化層422包括分別在金屬焊盤(pán)孔420a和430b以及第一鈍化層孔416a和416b之上的第二鈍化層孔42 和424b。在一個(gè)實(shí)例中，第二鈍化層422包括電介質(zhì)，并且為氮化硅或氧化硅中之一。在還有的另一實(shí)例中，第一鈍化層414由氧化硅或氮化硅形成，并且第二鈍化層422由氮化硅或氧化硅形成。在還有的另一實(shí)例中，第一鈍化層414和第二鈍化層422可以由相同材料構(gòu)成。器件300A進(jìn)一步包括設(shè)置在密封環(huán)結(jié)構(gòu)412和第二鈍化層422之上，填充第二鈍化層孔42 和424b以形成聚酰亞胺根部430a和430b的聚酰亞胺層426。聚酰亞胺層426 包括外部錐形邊緣428，在一個(gè)實(shí)例中，該外部錐形邊緣與水平線“y”成約70度至約75度之間的角度，并且與水平線“X”成約105度和約110度之間的余角。在一個(gè)實(shí)施例中，聚酰亞胺層似6的外部錐形邊緣428以一個(gè)角度逐漸減小以在遠(yuǎn)離芯片邊緣或位置線并且朝向組件隔離區(qū)域或電路區(qū)域垂直延伸。。聚酰亞胺根部430a設(shè)置在聚酰亞胺層426的外部錐形邊緣4 處。有利地，利用聚酰亞胺層的外部邊緣的較大垂直角減小了聚酰亞胺收縮力和/或剝離效應(yīng)。在一個(gè)實(shí)例中，聚酰亞胺層似6進(jìn)一步具有從第二鈍化層422開(kāi)始約5 微米至約10微米的厚度。有利地，通過(guò)減小聚酰亞胺層的厚度，減小了聚酰亞胺收縮力和/ 或剝離效應(yīng)。而且，在聚酰亞胺層似6和第二鈍化層422之間的界面處的多個(gè)聚酰亞胺根部改善了聚酰亞胺層到第二鈍化層422的附著性并且減小了剝離效應(yīng)。多個(gè)鈍化層、金屬焊盤(pán)、以及聚酰亞胺層可以經(jīng)歷圖案化和蝕刻步驟，以形成所期望的結(jié)構(gòu)輪廓。如上所述，器件300A可以經(jīng)歷進(jìn)一步處理，以形成多個(gè)結(jié)構(gòu)元件，諸如觸點(diǎn) /通孔、互連金屬層、層間電介質(zhì)、鈍化層、背面處理等，以形成現(xiàn)有技術(shù)中已知的半導(dǎo)體電路?，F(xiàn)在結(jié)合圖2和圖3參考圖5，示出了根據(jù)圖2的方法200的半導(dǎo)體器件300B在一個(gè)制造階段的實(shí)施例的橫截面圖。一些結(jié)構(gòu)基本類(lèi)似于圖4中描述的實(shí)施例，并且，此處不重復(fù)周知結(jié)構(gòu)的描述，盡管周知結(jié)構(gòu)在本實(shí)施例中全部可應(yīng)用。。在本實(shí)施例中，半導(dǎo)體器件300B包括具有密封環(huán)區(qū)域310和電路區(qū)域中圍繞IC 芯片302的組件隔離區(qū)304的半導(dǎo)體基板402。在一個(gè)實(shí)施例中，密封環(huán)區(qū)域310圍繞電路區(qū)域形成，并且密封環(huán)區(qū)域用于在其上形成密封環(huán)結(jié)構(gòu)，并且電路區(qū)域用于至少在其中形成晶體管器件。器件300B包括在密封環(huán)區(qū)域310中設(shè)置在基板402之上的密封環(huán)結(jié)構(gòu)412。在一個(gè)實(shí)例中，密封環(huán)結(jié)構(gòu)412可以由多個(gè)堆疊的導(dǎo)電層408和通過(guò)電介質(zhì)層406設(shè)置的通孔層410構(gòu)成，并且可以具有約5微米至約15微米的寬度。密封環(huán)結(jié)構(gòu)412進(jìn)一步由鄰近芯片邊緣和位置線的外部或外側(cè)以及鄰近組件隔離區(qū)304和電路區(qū)域的內(nèi)部或內(nèi)側(cè)構(gòu)成。器件300B進(jìn)一步包括設(shè)置在密封環(huán)結(jié)構(gòu)412之上的第一鈍化層514。在一個(gè)實(shí)例中，可以通過(guò)高縱橫比處理(HARP)和/或高密度等離子體(HDP)CVD處理沉積第一鈍化層 514。在一個(gè)實(shí)例中，第一鈍化層514包括電介質(zhì)，并且為氧化硅或氮化硅中之一。第一鈍化層514包括形成在密封環(huán)結(jié)構(gòu)412之上的第一鈍化層孔516。在本實(shí)施例中，第一鈍化層孔516集中地設(shè)置在密封環(huán)結(jié)構(gòu)412之上。器件300B進(jìn)一步包括在第一鈍化層514之上的金屬焊盤(pán)518，填充第一鈍化層孔 516，以將金屬焊盤(pán)518連接至密封環(huán)結(jié)構(gòu)412，并且在一個(gè)實(shí)例中，金屬焊盤(pán)518連接至密封環(huán)結(jié)構(gòu)412的上部金屬層408a。在一個(gè)實(shí)例中，金屬焊盤(pán)518可以由鋁構(gòu)成，并且密封環(huán)結(jié)構(gòu)的金屬層可以由銅構(gòu)成。可應(yīng)用其他金屬。金屬焊盤(pán)518包括在第一鈍化層孔516之上的金屬焊盤(pán)孔520。器件300B進(jìn)一步包括設(shè)置在密封環(huán)結(jié)構(gòu)412、第一鈍化層514、以及金屬焊盤(pán)518 之上的第二鈍化層522。第二鈍化層522包括在金屬焊盤(pán)孔520和第一鈍化層孔516之上的第二鈍化層孔524。在本實(shí)施例中，第二鈍化層孔5M使金屬焊盤(pán)和金屬焊盤(pán)孔520暴露。在一個(gè)實(shí)例中，第二鈍化層522包括電介質(zhì)并且為氮化硅或氧化硅中之一。在還有的另一實(shí)例中，第一鈍化層514由氧化硅或氮化硅形成，并且第二鈍化層522由氮化硅或氧化硅形成。在還有的另一實(shí)例中，第一鈍化層514和第二鈍化層522可以由相同材料構(gòu)成。器件300B進(jìn)一步包括在密封環(huán)結(jié)構(gòu)412和第二鈍化層522之上的聚酰亞胺層526，填充第二鈍化層孔5M和金屬焊盤(pán)孔520，以形成與金屬焊盤(pán)518接觸的聚酰亞胺根部 530。。有利地，與金屬焊盤(pán)接觸的這種聚酰亞胺根部改善了聚酰亞胺層到第二鈍化層的附著性并且減小了剝離效應(yīng)。多個(gè)鈍化層、金屬焊盤(pán)、以及聚酰亞胺層均可以經(jīng)過(guò)圖案化和蝕刻步驟，以形成期望的結(jié)構(gòu)外形。如上所述，器件300B可以經(jīng)過(guò)進(jìn)一步處理，以形成多個(gè)結(jié)構(gòu)元件，諸如觸點(diǎn) /通孔、互連金屬層、層間電介質(zhì)、鈍化層、背面處理等，以形成現(xiàn)有技術(shù)中已知的半導(dǎo)體電路。有利地，根據(jù)上述本披露形成的聚酰亞胺層根部基本防止了聚酰亞胺層在隨后的濕蝕刻和/或固化處理中剝離。而且，根據(jù)上述本披露形成的金屬焊盤(pán)可以基本防止芯片切割剝離效應(yīng)(saw peeling effect)，從而避免內(nèi)部電路器件層剝離?，F(xiàn)在結(jié)合圖1和圖3參考圖6A至圖6D，示出了根據(jù)本披露的實(shí)施例的圖4中的半導(dǎo)體器件300A在多個(gè)制造階段的橫截面圖。圖6A示出了基板402、密封環(huán)區(qū)域之上的密封環(huán)結(jié)構(gòu)412、以及密封環(huán)結(jié)構(gòu)412之上第一鈍化層414的形成。在一個(gè)實(shí)例中，可以通過(guò)高縱橫比處理(HARP)和/或高密度等離子體(HDP)CVD處理沉積第一鈍化層414?？梢允褂闷渌蓱?yīng)用處理。在一個(gè)實(shí)例中，第一鈍化層414包括電介質(zhì)，并且為氧化硅或氮化硅中之一。第一鈍化層414包括形成在密封環(huán)結(jié)構(gòu)412之上的兩個(gè)第一鈍化層孔416a、416b。第一鈍化層孔416a形成在密封環(huán)結(jié)構(gòu) 412的外側(cè)處，并且第一鈍化層孔416b形成在密封環(huán)結(jié)構(gòu)412的內(nèi)側(cè)。可以通過(guò)多種可應(yīng)用圖案化和蝕刻技術(shù)形成孔416a和416b。圖6B示出在第一鈍化層414之上和孔416a、416b中進(jìn)行以形成金屬焊盤(pán)418的金屬的沉積和蝕刻。第一鈍化層孔416a、416b鄰近密封環(huán)結(jié)構(gòu)412的上部金屬層408a，并且金屬焊盤(pán)418與上部金屬層408a直接連接。金屬焊盤(pán)418分別包括第一鈍化層孔416a 和416b之上的金屬焊盤(pán)孔420a和420b?？梢酝ㄟ^(guò)金屬的沉積技術(shù)(其在第一鈍化層孔之上形成金屬焊盤(pán)418)形成金屬焊盤(pán)孔420a、420b，或者可以通過(guò)圖案化和蝕刻技術(shù)形成金屬焊盤(pán)孔。圖6C示出第一鈍化層414和金屬焊盤(pán)418之上的第二鈍化層422的形成。第二鈍化層孔42 和424b分別形成在金屬焊盤(pán)孔420a和430b以及第一鈍化層孔416a和416b 之上。在一個(gè)實(shí)例中，第二鈍化層422包括電介質(zhì)并且為氮化硅或氧化硅中之一。在還有的另一實(shí)例中，第一鈍化層414由氧化硅或氮化硅形成，并且第二鈍化層422由氮化硅或氧化硅形成。在還有的另一實(shí)例中，第一鈍化層414和第二鈍化層422可以由相同材料構(gòu)成。 可以通過(guò)高縱橫比處理(HARP)和/或高密度等離子體(HDP) CVD處理沉積第二鈍化層422。 可以使用其他可應(yīng)用處理?？梢酝ㄟ^(guò)將鈍化層沉積形成孔42 和424b，或者可以使用多種可應(yīng)用的圖案化和蝕刻技術(shù)。圖6D示出在密封環(huán)結(jié)構(gòu)412和第二鈍化層422之上形成填充第二鈍化層孔42 和424b以形成聚酰亞胺根部430a和43ab的聚酰亞胺層426。聚酰亞胺層似6被形成為包括外部錐形邊緣428，在一個(gè)實(shí)例中，外部錐形邊緣與水平線“y”成約70度至約75度之間的角度，并且與水平線“X”成約105度至約110度之間的角度。聚酰亞胺根部430a設(shè)置在聚酰亞胺層426的外部錐形邊緣4 處。有利地，通過(guò)聚酰亞胺外部邊緣的較大垂直角度， 減小了聚酰亞胺收縮力和/或剝離效應(yīng)。在一個(gè)實(shí)例中，聚酰亞胺層似6被形成為從第二鈍化層422開(kāi)始具有約5微米至約10微米的厚度。有利地，通過(guò)減小聚酰亞胺層的厚度， 減小了聚酰亞胺收縮力和/或剝離效應(yīng)。而且，在聚酰亞胺層似6和第二鈍化層422之間的界面處形成多個(gè)聚酰亞胺根部，改善了聚酰亞胺層的附著并且減小了剝離效應(yīng)?？梢酝ㄟ^(guò)多種沉積技術(shù)形成聚酰亞胺層526。多個(gè)鈍化層、金屬焊盤(pán)、聚酰亞胺層可以經(jīng)過(guò)圖案化和蝕刻步驟，以形成所需的結(jié)構(gòu)外形。如上所述，器件300A可以經(jīng)過(guò)進(jìn)一步處理，以形成多個(gè)結(jié)構(gòu)元件，諸如觸點(diǎn)/通孔、 互連金屬層、層間電介質(zhì)、鈍化層、背面處理等，以形成現(xiàn)有技術(shù)中已知的半導(dǎo)體電路?，F(xiàn)在結(jié)合圖2和圖3參考圖7A至圖7D，示出根據(jù)本披露的實(shí)施例的圖5中的半導(dǎo)體器件300B在多個(gè)制造階段的橫截面圖。 圖7A示出具有密封環(huán)區(qū)域310和電路區(qū)域中圍繞IC芯片302的組件隔離區(qū)域304 的半導(dǎo)體基板402的形成。在一個(gè)實(shí)施例中，密封環(huán)區(qū)域310形成在電路區(qū)域周?chē)⑶颐芊猸h(huán)區(qū)域用于在其上形成密封環(huán)結(jié)構(gòu)，并且電路區(qū)域用于至少在其中形成晶體管器件。密封環(huán)結(jié)構(gòu)412形成在密封環(huán)區(qū)域310中的基板402之上。在一個(gè)實(shí)例中，密封環(huán)結(jié)構(gòu)412 可以由通過(guò)電介質(zhì)層406設(shè)置的多個(gè)堆疊的導(dǎo)電層408和通孔層410構(gòu)成，并且可以具有約5微米至約15微米之間的寬度。密封環(huán)結(jié)構(gòu)412進(jìn)一步形成為包括鄰近芯片邊緣和位置線的外部或外側(cè)以及鄰近組件隔離區(qū)304和電路區(qū)域的內(nèi)部或內(nèi)側(cè)。第一鈍化層514形成在密封環(huán)結(jié)構(gòu)412之上，在一個(gè)實(shí)例中，通過(guò)高縱橫比處理 (HARP)和/或高密度等離子體(HDP)CVD處理沉積?？梢允褂闷渌蓱?yīng)用沉積技術(shù)。在一個(gè)實(shí)例中，第一鈍化層514包括電介質(zhì)并且為氧化硅或氮化硅中之一。第一鈍化層孔516 形成在密封環(huán)結(jié)構(gòu)412之上，并且在本實(shí)施例中，第一鈍化層孔516集中地形成在密封環(huán)結(jié)構(gòu)412之上?？梢允褂脗鹘y(tǒng)圖案化和蝕刻技術(shù)形成第一鈍化層孔516。圖7B示出在第一鈍化層514之上形成金屬焊盤(pán)518，填充第一鈍化層孔516，以將金屬焊盤(pán)518連接至密封環(huán)結(jié)構(gòu)412。在一個(gè)實(shí)例中，金屬焊盤(pán)518連接至密封環(huán)結(jié)構(gòu)412 的上部金屬層408a。在一個(gè)實(shí)例中，金屬焊盤(pán)518由鋁構(gòu)成，并且密封環(huán)結(jié)構(gòu)的金屬層可以由銅構(gòu)成?？梢詰?yīng)用其他金屬。金屬焊盤(pán)孔520形成在第一鈍化層孔516之上，通過(guò)在第一鈍化層孔515之上的沉積技術(shù)形成，或者通過(guò)已知的圖案化和蝕刻技術(shù)形成。圖7C示出第二鈍化層522在密封環(huán)結(jié)構(gòu)412、第一鈍化層514、以及金屬焊盤(pán)518 之上的形成。第二鈍化層孔5M形成在金屬焊盤(pán)孔520和第一鈍化層孔516之上。在本實(shí)施例中，第二鈍化層孔5M被形成使得金屬焊盤(pán)和金屬焊盤(pán)孔520暴露。在一個(gè)實(shí)例中，第二鈍化層522包括電介質(zhì)并且為氮化硅或氧化硅中之一。在還有的另一實(shí)例中，第一鈍化層514由氧化硅或氮化硅形成，第二鈍化層522由氮化硅或氧化硅形成。在還有的另一實(shí)例中，第一鈍化層514和第二鈍化層522可以由相同材料形成。在一個(gè)實(shí)例中，可以通過(guò)高縱橫比處理(HARP)和/或高密度等離子體(HDP)CVD)處理沉積第二鈍化層522?？梢允褂闷渌蓱?yīng)用沉積技術(shù)?？梢允褂脗鹘y(tǒng)圖案化和蝕刻技術(shù)來(lái)形成第二鈍化層孔524。圖7D示出在密封環(huán)結(jié)構(gòu)412和第二鈍化層522之上形成聚酰亞胺層526，填充第二鈍化層孔5M和金屬焊盤(pán)孔520以形成與金屬焊盤(pán)518接觸的聚酰亞胺根部530。有利地，與金屬焊盤(pán)接觸的這種聚酰亞胺根部改善了聚酰亞胺層到第二鈍化層的附著并且減小了剝離效應(yīng)。多個(gè)鈍化層、金屬焊盤(pán)、以及聚酰亞胺層可以經(jīng)過(guò)圖案化和蝕刻步驟，以形成所需的結(jié)構(gòu)外形。如上所述，器件300B可以經(jīng)過(guò)進(jìn)一步處理，以形成多個(gè)特征，諸如觸點(diǎn)/通孔、 互連金屬層、層間電介質(zhì)、鈍化層、背面處理等，以形成現(xiàn)有技術(shù)中已知的半導(dǎo)體電路。本披露提供了多個(gè)不同實(shí)施例和方法、技術(shù)，并且本披露的結(jié)構(gòu)可以在CMOS圖像傳感器(CIS)背面照明(BSI)產(chǎn)品以及需要晶圓粘著處理的產(chǎn)品(諸如，微電子機(jī)械系統(tǒng) (MEMS，或微機(jī)電系統(tǒng))產(chǎn)品)中使用。而且，半導(dǎo)體器件可以被形成為具有連接至密封環(huán)結(jié)構(gòu)的前側(cè)金屬焊盤(pán)、連接至密封環(huán)結(jié)構(gòu)的背面金屬焊盤(pán)、或連接至密封環(huán)結(jié)構(gòu)的兩面金屬焊盤(pán)。本披露的更廣泛形式之一涉及半導(dǎo)體器件。該半導(dǎo)體器件包括基板，具有密封環(huán)區(qū)域和電路區(qū)域；密封環(huán)結(jié)構(gòu)，設(shè)置在密封環(huán)區(qū)域之上；第一鈍化層，設(shè)置在密封環(huán)結(jié)構(gòu)之上，第一鈍化層具有在密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；以及金屬焊盤(pán)，設(shè)置在第一鈍化層之上，金屬焊盤(pán)通過(guò)第一鈍化層孔與密封環(huán)結(jié)構(gòu)連接并且具有在第一鈍化層孔之上的金屬焊盤(pán)孔。該器件進(jìn)一步包括第二鈍化層，設(shè)置在金屬焊盤(pán)之上，第二鈍化層具有在金屬焊盤(pán)孔之上的鈍化層孔；以及聚酰亞胺層，設(shè)置在第二鈍化層之上，聚酰亞胺層填充第二鈍化層孔以在聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。本披露的更廣泛形式中的另一個(gè)涉及半導(dǎo)體器件，該半導(dǎo)體器件包括基板，具有密封環(huán)區(qū)域和電路區(qū)域；密封環(huán)結(jié)構(gòu)，設(shè)置在密封環(huán)區(qū)域之上；第一鈍化層，設(shè)置在密封環(huán)結(jié)構(gòu)之上，第一鈍化層具有在密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；以及金屬焊盤(pán)，設(shè)置在第一鈍化層之上，金屬焊盤(pán)通過(guò)第一鈍化層孔與密封環(huán)結(jié)構(gòu)連接并且具有在第一鈍化層孔之上的金屬焊盤(pán)孔。該器件進(jìn)一步包括第二鈍化層，設(shè)置在金屬焊盤(pán)之上，第二鈍化層具有使金屬焊盤(pán)孔暴露的第二鈍化層孔；以及聚酰亞胺層，設(shè)置在第二鈍化層之上，聚酰亞胺層填充第二鈍化層孔，以形成與金屬焊盤(pán)接觸的聚酰亞胺根部。本披露的更廣泛形式中的另一個(gè)涉及制造半導(dǎo)體器件的方法。該方法包括提供具有密封環(huán)區(qū)域和電路區(qū)域的基板；在密封環(huán)區(qū)域之上形成密封環(huán)結(jié)構(gòu)；在密封環(huán)結(jié)構(gòu)之上形成第一鈍化層；以及在第一鈍化層中形成密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔。該方法進(jìn)一步包括在第一鈍化層孔之上形成金屬焊盤(pán)，以使金屬焊盤(pán)連接至通過(guò)第一鈍化層孔暴露的密封環(huán)結(jié)構(gòu)；在金屬焊盤(pán)中形成第一鈍化層孔之上的金屬焊盤(pán)孔；在金屬焊盤(pán)之上形成第二鈍化層；在第二鈍化層中形成在金屬焊盤(pán)孔之上的第二鈍化層孔；以及在第二鈍化層之上形成聚酰亞胺層，聚酰亞胺層填充第二鈍化層孔，以在聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。本披露的更廣泛形式中的另一個(gè)涉及制造半導(dǎo)體器件的方法。該方法包括提供具有密封環(huán)區(qū)域和電路區(qū)域的基板；在密封環(huán)區(qū)域之上形成密封環(huán)結(jié)構(gòu)；在密封環(huán)結(jié)構(gòu)之上形成第一鈍化層；以及在第一鈍化層中形成在密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔。該方法進(jìn)一步包括在第一鈍化層孔之上形成金屬焊盤(pán)，以將金屬焊盤(pán)連接至通過(guò)第一鈍化層孔暴露的密封環(huán)結(jié)構(gòu)；在金屬焊盤(pán)中形成第一鈍化層孔之上的金屬焊盤(pán)孔；在金屬焊盤(pán)之上形成第二鈍化層，在第二鈍化層中形成使金屬焊盤(pán)孔暴露的第二鈍化層孔；以及在第二鈍化層之上形成聚酰亞胺層，聚酰亞胺層填充第二鈍化層孔和金屬焊盤(pán)孔，以形成與金屬焊盤(pán)接觸的聚酰亞胺根部。以上描述了多個(gè)實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解以下詳細(xì)描述。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，可以容易地使用本披露用作用于設(shè)計(jì)或修改用于實(shí)現(xiàn)與在此引入的實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他處理和結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域技術(shù)人員還將認(rèn)識(shí)到，這種等效結(jié)構(gòu)不脫離本披露的精神和范圍，并且在不脫離本披露的精神和范圍的情況下，他們可以作出多種修改、替換和改變。
權(quán)利要求
1.一種半導(dǎo)體器件，包括基板，具有密封環(huán)區(qū)域和電路區(qū)域； 密封環(huán)結(jié)構(gòu)，設(shè)置在所述密封環(huán)區(qū)域之上；第一鈍化層，設(shè)置在所述密封環(huán)結(jié)構(gòu)之上，所述第一鈍化層具有在所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；金屬焊盤(pán)，設(shè)置在所述第一鈍化層之上，所述金屬焊盤(pán)通過(guò)所述第一鈍化層孔與所述密封環(huán)結(jié)構(gòu)連接并且具有在所述第一鈍化層孔之上的金屬焊盤(pán)孔；第二鈍化層，設(shè)置在所述金屬焊盤(pán)之上，所述第二鈍化層具有在所述金屬焊盤(pán)孔之上的第二鈍化層孔；以及聚酰亞胺層，設(shè)置在所述第二鈍化層之上，所述聚酰亞胺層填充所述第二鈍化層孔，以在所述聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述密封環(huán)結(jié)構(gòu)由設(shè)置在所述電路區(qū)域周?chē)慕饘賹拥寞B層構(gòu)成，其中，所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)的頂部金屬層接觸，其中，所述第一鈍化層由氧化硅或氮化硅形成，所述第二鈍化層由氮化硅或氧化硅形成，或者，所述第一鈍化層和所述第二鈍化層由相同材料構(gòu)成，其中， 所述聚酰亞胺層具有約5 μ m至約10 μ m之間的厚度，其中，所述聚酰亞胺層的所述外部錐形邊緣與水平線成約70度至約75度之間的角度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括 多個(gè)第一鈍化層孔，在所述密封環(huán)結(jié)構(gòu)之上； 多個(gè)金屬焊盤(pán)孔，在所述多個(gè)第一鈍化層孔之上； 多個(gè)第二鈍化層孔，在所述多個(gè)金屬焊盤(pán)孔之上；以及多個(gè)聚酰亞胺根部，設(shè)置在所述多個(gè)金屬焊盤(pán)孔之上。
4.一種半導(dǎo)體器件，包括基板，具有密封環(huán)區(qū)域和電路區(qū)域； 密封環(huán)結(jié)構(gòu)，設(shè)置在所述密封環(huán)區(qū)域之上；第一鈍化層，設(shè)置在所述密封環(huán)結(jié)構(gòu)之上，所述第一鈍化層具有在所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；金屬焊盤(pán)，設(shè)置在所述第一鈍化層之上，所述金屬焊盤(pán)通過(guò)所述第一鈍化層孔與所述密封環(huán)結(jié)構(gòu)連接并且具有在所述第一鈍化層孔之上的金屬焊盤(pán)孔；第二鈍化層，設(shè)置在所述金屬焊盤(pán)之上，所述第二鈍化層具有使所述金屬焊盤(pán)孔暴露的第二鈍化層孔；以及聚酰亞胺層，設(shè)置在所述第二鈍化層之上，所述聚酰亞胺層填充所述第二鈍化層孔，以形成與所述金屬焊盤(pán)接觸的聚酰亞胺根部。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述密封環(huán)結(jié)構(gòu)由設(shè)置在所述電路區(qū)域周?chē)慕饘賹拥寞B層構(gòu)成，其中，所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)的頂部金屬層接觸，其中，分別地，所述第一鈍化層由氧化硅或氮化硅形成，并且所述第二鈍化層由氮化硅或氧化硅形成，或者，所述第一鈍化層和所述第二鈍化層由相同材料構(gòu)成。
6.一種制造半導(dǎo)體器件的方法，所述方法包括提供具有密封環(huán)區(qū)域和電路區(qū)域的基板； 在所述密封環(huán)區(qū)域之上形成密封環(huán)結(jié)構(gòu)； 在所述密封環(huán)結(jié)構(gòu)之上形成第一鈍化層； 在所述第一鈍化層中形成所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔； 在所述第一鈍化層孔之上形成金屬焊盤(pán)，以將所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)連接；在所述金屬焊盤(pán)中形成在所述第一鈍化層孔之上的金屬焊盤(pán)孔； 在所述金屬焊盤(pán)之上形成第二鈍化層；在所述第二鈍化層中形成在所述金屬焊盤(pán)孔之上的第二鈍化層孔；以及在所述第二鈍化層之上形成聚酰亞胺層，所述聚酰亞胺層填充所述第二鈍化層孔，以在所述聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述聚酰亞胺層被形成為具有約5μπι至約 10 μ m之間的厚度，其中，所述聚酰亞胺層被形成為使所述聚酰亞胺層的所述外部錐形邊緣與水平線成約70度至約75度之間的角度。
8.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括 在所述密封環(huán)結(jié)構(gòu)之上形成多個(gè)第一鈍化層孔；在所述多個(gè)第一鈍化層孔之上形成多個(gè)金屬焊盤(pán)孔； 在所述多個(gè)金屬焊盤(pán)孔之上形成多個(gè)第二鈍化層孔；以及形成設(shè)置在所述多個(gè)金屬焊盤(pán)孔之上的多個(gè)聚酰亞胺根部。
9.一種制造半導(dǎo)體器件的方法，所述方法包括 提供具有密封環(huán)區(qū)域和電路區(qū)域的基板； 在所述密封環(huán)區(qū)域之上形成密封環(huán)結(jié)構(gòu)； 在所述密封環(huán)結(jié)構(gòu)之上形成第一鈍化層；在所述第一鈍化層中形成在所述密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔； 在所述第一鈍化層孔之上形成金屬焊盤(pán)，以將所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)連接；在所述金屬焊盤(pán)中形成在所述第一鈍化層孔之上的金屬焊盤(pán)孔； 在所述金屬焊盤(pán)之上形成第二鈍化層；在所述第二鈍化層中形成使所述金屬焊盤(pán)孔暴露的第二鈍化層孔；以及在所述第二鈍化層之上形成聚酰亞胺層，所述聚酰亞胺層填充所述第二鈍化層孔和所述金屬焊盤(pán)孔，以形成與所述金屬焊盤(pán)接觸的聚酰亞胺根部。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述金屬焊盤(pán)與通過(guò)所述第一鈍化層孔暴露的所述密封環(huán)結(jié)構(gòu)的頂部金屬層接觸，其中，分別地，所述第一鈍化層由氧化硅或氮化硅形成，所述第二鈍化層由氮化硅或氧化硅形成。
全文摘要
本披露提供了半導(dǎo)體器件，包括基板，具有密封環(huán)區(qū)域和電路區(qū)域；密封環(huán)結(jié)構(gòu)，設(shè)置在密封環(huán)區(qū)域之上；第一鈍化層，設(shè)置在密封環(huán)結(jié)構(gòu)之上，第一鈍化層具有在密封環(huán)結(jié)構(gòu)之上的第一鈍化層孔；以及金屬焊盤(pán)，設(shè)置在第一鈍化層之上，金屬焊盤(pán)通過(guò)第一鈍化層孔與密封環(huán)結(jié)構(gòu)連接并且具有在第一鈍化層孔之上的金屬焊盤(pán)孔。該器件進(jìn)一步包括第二鈍化層，設(shè)置在金屬焊盤(pán)之上，第二鈍化層具有在金屬焊盤(pán)孔之上的第二鈍化層孔；以及聚酰亞胺層，設(shè)置在第二鈍化層之上，聚酰亞胺層填充第二鈍化層孔，以在聚酰亞胺層的外部錐形邊緣處形成聚酰亞胺根部。
文檔編號(hào)H01L21/56GK102468247SQ20111020435
公開(kāi)日2012年5月23日 申請(qǐng)日期2011年7月19日 優(yōu)先權(quán)日2010年11月3日
發(fā)明者邱志威 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司