專利名稱：半導(dǎo)體器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及一種半導(dǎo)體器件及其形成方法，更具體而言，涉及一種即使多晶硅層所包含的雜質(zhì)的濃度升高也可以使累積在多晶硅層下的絕緣層上的雜質(zhì)減少/最少化的半導(dǎo)體器件及其形成方法。
背景技術(shù)：
通常，可以使用多晶硅層作為半導(dǎo)體器件的柵圖案。例如，在NAND快閃存儲器件中，可以使用多晶硅層來形成浮柵，其中電子要被注入到所述浮柵中或電子要從所述浮柵中放電。諸如浮柵的柵圖案形成在柵絕緣層之上，所述柵絕緣層形成在半導(dǎo)體襯底上。此外，將雜質(zhì)注入到用作柵圖案的多晶硅層中，從而實現(xiàn)具有低電阻值的柵圖案。與此同時，柵圖案的面積隨著半導(dǎo)體器件尺寸的降低而降低。多晶硅層所包含的雜質(zhì)的量可能變得相對不足，并因此可能發(fā)生多晶耗盡(poly d印letion)。為了減少多晶耗盡，可以通過進一步將雜質(zhì)注入到多晶硅層中來增加多晶硅層中的雜質(zhì)濃度。然而，在這種情況下，注入到多晶硅層中的高濃度的雜質(zhì)可能擴散并因此累積在多晶硅層下的絕緣層上。其結(jié)果，半導(dǎo)體器件的可靠性可能會惡化。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及一種即使多晶硅層中的雜質(zhì)濃度升高也能夠解決雜質(zhì)累積在絕緣層上的問題的半導(dǎo)體器件及其形成方法。根據(jù)本發(fā)明的一個方面，一種形成半導(dǎo)體器件的方法包括以下步驟在半導(dǎo)體襯底之上層疊絕緣層和多晶硅層；利用等離子體法在多晶硅層中與多晶硅層表面相鄰的部位形成分散有氮(N)的區(qū)域；以及在包括分散有氮(N)的區(qū)域的多晶硅層上沉積摻雜多晶硅層。形成分散有氮(N)的區(qū)域以防止摻雜多晶硅層中的雜質(zhì)向絕緣層擴散，以及防止在多晶硅層中形成氮化物層。優(yōu)選地將形成分散有氮(N)的區(qū)域的步驟執(zhí)行3至10秒。在形成摻雜多晶硅層之后，所述方法還包括以下步驟去除摻雜多晶硅層、多晶硅層和絕緣層的一部分以暴露出半導(dǎo)體襯底；通過刻蝕暴露出的半導(dǎo)體襯底形成溝槽；以及在各個溝槽中形成隔離層。在形成隔離層之后，可以額外地向摻雜多晶硅層中注入雜質(zhì)。在額外地注入雜質(zhì)之后，可以進一步執(zhí)行快速熱處理(RTP)以便擴散和激活摻雜多晶硅層中的雜質(zhì)?？梢岳秒s質(zhì)氣體和硅源氣體來沉積摻雜多晶硅層。
根據(jù)本發(fā)明的另一方面，一種半導(dǎo)體器件包括形成在半導(dǎo)體襯底上的絕緣層； 形成在絕緣層上的多晶硅層；形成在多晶硅層中與多晶硅層表面相鄰的部位的氮(N)分散區(qū)域；以及形成在包括氮(N)分散區(qū)域的多晶硅層上的摻雜多晶硅層。氮(N)優(yōu)選地以離子狀態(tài)和原子狀態(tài)不連續(xù)地分散在氮(N)分散區(qū)域內(nèi)。多晶硅層的晶粒優(yōu)選地比摻雜多晶硅層的晶粒小。摻雜多晶硅層中是三價或五價雜質(zhì)原子。多晶硅層和摻雜多晶硅層可以用作NAND快閃存儲器的浮柵。優(yōu)選地，多晶硅層中的雜質(zhì)是比摻雜多晶硅層中的雜質(zhì)具有更低濃度的雜質(zhì)。分散有氮(N)的區(qū)域中的氮(N)的濃度隨著接近多晶硅層的表面而升高。


圖IA至圖ID是說明根據(jù)本發(fā)明的一個示例性實施例的形成半導(dǎo)體器件的方法的截面圖；以及圖2A至圖2C是說明根據(jù)本發(fā)明的另一個示例性實施例的形成半導(dǎo)體器件的方法的截面圖。
具體實施例方式下面將參照附圖詳細(xì)地描述本發(fā)明的一些示例性實施例。提供附圖是為了使本領(lǐng)域普通技術(shù)人員理解本發(fā)明的實施例的范圍。圖IA至圖ID是說明根據(jù)本發(fā)明的一個示例性實施例的形成半導(dǎo)體器件的方法的截面圖。具體而言，圖IA至圖ID是說明形成半導(dǎo)體存儲器件的浮柵的方法的截面圖。參見圖1A，在包括隔離區(qū)和有源區(qū)的半導(dǎo)體襯底101之上形成絕緣層103和多晶硅層105。絕緣層103被形成為將諸如浮柵的柵圖案絕緣。具體而言，絕緣層103被用作隧道電介質(zhì)層，電子經(jīng)過所述隧道電介質(zhì)層以使浮柵充電或釋放電子，例如，絕緣層103被用作隧道電介質(zhì)層，用于寫入操作的隧道注入和用于擦除操作的隧道釋放經(jīng)由所述隧道電介質(zhì)層而發(fā)生。可以通過沉積氧化物層或者可以通過將半導(dǎo)體襯底101氧化來形成絕緣層103。 絕緣層103可以由二氧化硅(SiO2)層形成。多晶硅層105是用于諸如浮柵的柵圖案的導(dǎo)電層。根據(jù)一個實例，多晶硅層105 被形成在絕緣層103上，并且包括第一納米尺度晶粒。在此，第一納米尺度晶粒的尺寸比隨后要形成的摻雜多晶硅層的第二納米尺度晶粒小。這是為了使每單位面積的多晶硅層105 的納米尺度晶粒的邊界一致，使得多晶硅層105被圖案化之后半導(dǎo)體器件的存儲器單元具有一致的特性。此外，多晶硅層105中的雜質(zhì)具有比隨后要形成的摻雜多晶硅層的雜質(zhì)低的濃度。由于多晶硅層105內(nèi)存在雜質(zhì)，所以多晶硅層105可以具有導(dǎo)電性，并因此多晶硅層 105可以用作浮柵。此外，多晶硅層105內(nèi)的雜質(zhì)濃度要低至絕緣層103的特性不會因雜質(zhì)向絕緣層 103擴散而降低的程度。包含低濃度雜質(zhì)的多晶硅層105可以降低出現(xiàn)摻雜多晶硅層的雜質(zhì)擴散到絕緣層103中的現(xiàn)象的可能性。
參見圖1B，通過等離子體法在多晶硅層105內(nèi)與多晶硅層105表面相鄰的部位形成分散有氮(N)的區(qū)域。分散有氮(N)的區(qū)域內(nèi)的氮(N)的濃度隨著接近多晶硅層105的表面而升高。例如，將利用等離子體法來形成分散有氮(N)的區(qū)域的工藝執(zhí)行10秒或少于 10秒，以防止在多晶硅層105中形成氮化物層。如果在多晶硅層105中形成了氮化物層，則多晶硅層105和隨后要形成的摻雜多晶硅層不能用作浮柵。此外，如果形成了氮化物層，則當(dāng)通過刻蝕多晶硅層105和后續(xù)要形成的摻雜多晶硅層來形成圖案時刻蝕工藝會執(zhí)行得不平滑，從而不能形成具有期望輪廓的圖案。為此， 可以將利用等離子體法來形成分散有氮(N)的區(qū)域的工藝執(zhí)行10秒或少于10秒，從而防止形成氮化物層。另外，可以將利用等離子體法來形成分散有氮(N)的區(qū)域的工藝執(zhí)行3秒或大于 3秒，以便減少單元特性由于氮(N)污染的原因而降低，并且降低隨后要形成的摻雜多晶硅層的雜質(zhì)擴散到多晶硅層105中的可能性。如果將利用等離子體法來形成分散有氮(N)的區(qū)域的工藝執(zhí)行3至10秒，則氮 (N)以離子狀態(tài)分散而據(jù)此形成SiNx,或者在不與硅(Si)化合的情況下以原子狀態(tài)擴散。 SiN5^P原子狀態(tài)的氮(N)不是以連續(xù)的狀態(tài)形成的，并且形成為不具有特定的物理厚度。參見圖1C，在包括分散有氮(N)的區(qū)域的多晶硅層105之上形成包含雜質(zhì)111的摻雜多晶硅層109。摻雜多晶硅層109，與多晶硅層105—起，是用作諸如浮柵的柵圖案的導(dǎo)電層。根據(jù)一個實例，摻雜多晶硅層109具有尺寸比第一納米尺度晶粒大的第二納米尺度晶粒。摻雜多晶硅層109內(nèi)的雜質(zhì)111可以包括諸如磷⑵的五價原子，或諸如硼⑶ 的三價原子。可以通過利用雜質(zhì)氣體和硅源氣體沉積摻雜多晶硅層來形成摻雜多晶硅層109。 在沉積摻雜多晶硅層的工藝中，可以利用SiH4或SiH2Cl2氣體作為硅源氣體。此外，雜質(zhì)氣體可以根據(jù)要摻雜到摻雜多晶硅層109中的雜質(zhì)111的類型而變化。例如，當(dāng)雜質(zhì)111為磷(P)時，可以使用PH3氣體作為雜質(zhì)氣體。在本發(fā)明的本示例性實施例中，可以在形成摻雜多晶硅層109之前通過執(zhí)行等離子體法而在多晶硅層105內(nèi)與摻雜多晶硅層109相鄰地形成分散有氮(N)的區(qū)域。包含高濃度的氮(N)的區(qū)域可以降低摻雜多晶硅層109內(nèi)的雜質(zhì)111擴散到分散有氮(N)的區(qū)域以下的多晶硅層105的底部并因此累積到絕緣層103上的可能性。此外， 與在摻雜多晶硅層109和多晶硅層105的界面處形成氮化物層或氧化物層的情況以及執(zhí)行 N2O退火工藝或NH3氮化工藝的情況相比，包含高濃度的氮(N)的區(qū)域可以減少雜質(zhì)111的擴散量，并因此使單元特性的變化最小化。與此同時，在形成分散有氮(N)的區(qū)域之前，多晶硅層105包含雜質(zhì)111。因此，雖然從摻雜多晶硅層109擴散到多晶硅層105底部的雜質(zhì)111的量由于分散有氮(N)的區(qū)域的原因而降低，多晶硅層105也能夠用作浮柵。參見圖1D，將摻雜多晶硅層109和多晶硅層105圖案化，并在半導(dǎo)體襯底101的隔離區(qū)中形成隔離層115。更具體而言，將多晶硅層109和多晶硅層105處于半導(dǎo)體襯底101的隔離區(qū)中的部分去除，以暴露出絕緣層103。據(jù)此，在半導(dǎo)體襯底101的有源區(qū)中形成了諸如浮柵這樣的要用作柵圖案的導(dǎo)電圖案P1。刻蝕暴露出的絕緣層103以暴露出半導(dǎo)體襯底101的隔離區(qū)，并刻蝕暴露出的半導(dǎo)體襯底101的隔離區(qū)以在半導(dǎo)體襯底101中形成溝槽113?？梢酝ㄟ^利用硬掩模圖案(未示出)作為刻蝕掩?？涛g摻雜多晶硅層109、多晶硅層105、絕緣層103和半導(dǎo)體襯底101 來形成導(dǎo)電圖案Pl和溝槽113。在形成溝槽113之后，通過填充溝槽113形成絕緣層。在此，可以在半導(dǎo)體襯底 101的有源區(qū)上形成絕緣層，例如，在摻雜多晶硅層109之上的硬掩模圖案的頂表面上形成絕緣層。為了去除半導(dǎo)體襯底101的有源區(qū)的絕緣層，可以執(zhí)行諸如化學(xué)機械拋光(CMP) 工藝。例如，可以執(zhí)行絕緣層的拋光工藝直到暴露出硬掩模的頂部為止，從而將絕緣層從半導(dǎo)體襯底101的有源區(qū)中去除。然后，通過經(jīng)由刻蝕工藝來控制絕緣層的高度而形成隔離層115。根據(jù)一個實例， 隔離層115的頂部比摻雜多晶硅層109的頂部低，但是比絕緣層103的頂部高。這是為了提高浮柵與要在隨后工藝中形成的控制柵的耦合比。在形成隔離層115之后，可以去除剩余的硬掩模圖案。如上所述，在本發(fā)明的本示例性實施例中，通過等離子體法在多晶硅層105內(nèi)與多晶硅層105表面相鄰地形成分散有氮(N)的區(qū)域。因此，可以降低雜質(zhì)111擴散到絕緣層103中的可能性。在本發(fā)明的本示例性實施例中，即使摻雜多晶硅層109中的雜質(zhì)原子的數(shù)量從 3. 0E20至4. 0E20個原子升高到3. 0E20至7. 5E20個原子或更高，仍可以降低雜質(zhì)111累積在絕緣層103上的可能性。此外，在本發(fā)明的本示例性實施例中，由于可以將摻雜多晶硅層109的雜質(zhì)111控制為具有期望的濃度，故可以降低出現(xiàn)多晶耗盡現(xiàn)象的可能性。另外，在本發(fā)明的本示例性實施例中，通過利用雜質(zhì)氣體和硅源氣體沉積摻雜硅層來形成摻雜多晶硅層109。雜質(zhì)氣體具有特定量的雜質(zhì)111，以使摻雜多晶硅層109內(nèi)的雜質(zhì)111的濃度具有目標(biāo)濃度。因此，在隨后的工藝中可以不執(zhí)行額外的離子注入工藝。如果不執(zhí)行所述離子注入工藝，可以預(yù)期得到以下效果。第一，由于可以防止多晶硅層因離子注入的影響而變?yōu)榉蔷Рp失，因此可以減少由于多晶硅層的損失所導(dǎo)致的圖案輪廓的變形。第二，由于可以省略為了在離子注入工藝之后使雜質(zhì)擴散而執(zhí)行的快速熱處理(RTP)，因此可以減少制造半導(dǎo)體器件所花費的時間。第三，可以降低離子經(jīng)由硅(Si)中的晶格之間的空間被注入到比目標(biāo)深度更深的深度的可能性。第四，在形成導(dǎo)電圖案Pl之后，不必進一步注入雜質(zhì)111。在這種情況下，可以減少由于離子注入能量的原因而導(dǎo)致的導(dǎo)電圖案Pi的輪廓變形，諸如導(dǎo)電圖案Pi傾斜。在形成導(dǎo)電圖案Pl之后，執(zhí)行已知的工藝。例如，可以通過在導(dǎo)電圖案Pl和隔離層115的表面上層疊氧化物層、氮化物層和氧化物層來形成電介質(zhì)層；以及在電介質(zhì)層之上形成用于控制柵的導(dǎo)電層。通過將用于控制柵的導(dǎo)電層、電介質(zhì)層和導(dǎo)電圖案Pi圖案化來形成半導(dǎo)體存儲器件的層疊型柵圖案。通過利用層疊型柵圖案作為掩模而將雜質(zhì)注入到位于柵圖案中每一個兩側(cè)的半導(dǎo)體襯底101中來形成半導(dǎo)體存儲器件的結(jié)。執(zhí)行用于擴散和激活形成在結(jié)中的雜質(zhì)的退火工藝。圖2A至圖2C是說明根據(jù)本發(fā)明的另一個示例性實施例的形成半導(dǎo)體器件的方法的截面圖。具體而言，圖2A至圖2C是說明形成半導(dǎo)體存儲器件的浮柵的方法的截面圖。參見圖2A，在包括隔離區(qū)和有源區(qū)的半導(dǎo)體襯底201之上形成絕緣層203和多晶硅層205。使用絕緣層203和多晶硅層205的目的可以與上述示例性實施例相同，并且可以使用與上述示例性實施例所描述的相同的方法來形成絕緣層203和多晶硅層205。此外，如上述示例性實施例所述的那樣，多晶硅層205可以具有比隨后要形成的摻雜多晶硅層的第二納米尺度晶粒更小的第一納米尺度晶粒，以使半導(dǎo)體器件的每個單元特性一致。參見圖2B，通過等離子體法在多晶硅層205中與多晶硅層205表面相鄰的部位形成分散有氮(N)的區(qū)域。分散有氮(N)的區(qū)域中的氮(N)的濃度隨著接近多晶硅層205的表面而升高。在此，由于與上述示例性實施例所描述的相同的原因，可以將利用等離子體法來形成分散有氮(N)的區(qū)域的工藝執(zhí)行3至10秒。如上述示例性實施例所述的那樣，在包括形成有氮(N)的區(qū)域的多晶硅層205之上形成包含雜質(zhì)211的摻雜多晶硅層209a。在此，摻雜多晶硅層209a中的雜質(zhì)211可以具有第一濃度。例如，摻雜多晶硅層209a中的雜質(zhì)211的原子數(shù)量可以為3. 0E20至4. 0E20 個原子。摻雜多晶硅層209a和多晶硅層205都是用作諸如浮柵的柵圖案的導(dǎo)電層。此外， 摻雜多晶硅層209a可以具有比第一納米尺度晶粒大的第二納米尺度晶粒。參見圖2C，將摻雜多晶硅層209a和多晶硅層205圖案化，并在半導(dǎo)體襯底201的隔離區(qū)中形成隔離層215。更具體而言，去除處于半導(dǎo)體襯底201的隔離區(qū)中的摻雜多晶硅層的部分和多晶硅層205的部分，以暴露出形成的絕緣層203。據(jù)此，在半導(dǎo)體襯底201的有源區(qū)中形成了要用作諸如浮柵的柵圖案的導(dǎo)電圖案P2。刻蝕暴露出的絕緣層203以暴露出半導(dǎo)體襯底201。刻蝕暴露出的半導(dǎo)體襯底201 以在半導(dǎo)體襯底201的隔離區(qū)中形成溝槽213?？梢詫?dǎo)電圖案P2和溝槽213形成為如上述示例性實施例所述的那樣。此外，可以將隔離層215形成為如上述示例性實施例所述的那樣。然而，在另一個示例性實施例中，在形成導(dǎo)電圖案P2和隔離層215之后，以導(dǎo)電圖案P2為目標(biāo)注入雜質(zhì)211以使柵圖案具有低的電阻值。在此，可以僅將雜質(zhì)211注入到摻雜多晶硅層中。如果進一步將雜質(zhì)211注入到上述的摻雜多晶硅層中，則可以形成包含雜質(zhì)211并具有比第一濃度高的第二濃度的摻雜多晶硅層209b。例如，摻雜多晶硅層209b中的雜質(zhì)211的原子數(shù)量可以為3. 0E20至7. 5E20個原子。據(jù)此，導(dǎo)電圖案P2中的每個都具有多晶硅層205和摻雜多晶硅層209b層疊的結(jié)構(gòu)。雜質(zhì)211可以包括諸如磷(P)的五價原子，或諸如硼(B)的三價原子?？梢岳秒x子注入法或等離子體離子摻雜法將雜質(zhì)211注入到導(dǎo)電圖案P2中。在離子注入法中，通過用特定的能量使離子化的雜質(zhì)加速來將離子化的雜質(zhì)注入到目標(biāo)中。 在等離子體離子摻雜法中，通過在等離子體狀態(tài)下使原子電離來摻雜原子?？梢酝ㄟ^快速熱處理(RTP)或在隨后的工藝中所產(chǎn)生的熱來擴散或激活被進一步注入的雜質(zhì)211。在形成包含雜質(zhì)211的導(dǎo)電圖案P2后，如第一示例性實施例那樣執(zhí)行已知的工藝。
如上所述，在本發(fā)明的另一個示例性實施例中，在形成摻雜多晶硅層209b之前， 利用等離子體法在摻雜多晶硅層209b之下的多晶硅層205中形成分散有氮(N)的區(qū)域。據(jù)此，可以降低摻雜多晶硅層209b中的雜質(zhì)211擴散到絕緣層203中的可能性。因此，即使雜質(zhì)211的原子數(shù)量從3. 0E20至4. 0E20個原子增加到3. 0E20至7. 5E20個原子或更高， 仍可以降低雜質(zhì)累積在絕緣層203上的可能性。此外，由于可以將摻雜多晶硅層209b中的雜質(zhì)211控制為具有期望的濃度，故可以降低發(fā)生多晶耗盡現(xiàn)象的可能性。如上所述，根據(jù)本發(fā)明的本示例性實施例，利用等離子體法在多晶硅層中與多晶硅層表面相鄰的部位形成分散有氮(N)的區(qū)域。然后，在包括分散有氮(N)的區(qū)域的多晶硅層之上形成具有高濃度雜質(zhì)的摻雜多晶硅層。分散有氮(N)的區(qū)域可以減少摻雜多晶硅層中的雜質(zhì)向多晶硅層之下的絕緣層的擴散。因此，即使包含在摻雜多晶硅層中的雜質(zhì)的量升高，也可以降低雜質(zhì)累積在多晶硅層之下的絕緣層上的可能性。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法，包括以下步驟 在半導(dǎo)體襯底之上層疊絕緣層和多晶硅層；在所述多晶硅層中與所述多晶硅層表面相鄰的部位形成分散有氮的區(qū)域；以及在包括所述分散有氮的區(qū)域的所述多晶硅層上沉積摻雜多晶硅層。
2.如權(quán)利要求1所述的方法，其中，形成所述分散有氮的區(qū)域以防止在所述多晶硅層中形成氮化物層。
3.如權(quán)利要求1所述的方法，其中，利用等離子體法來執(zhí)行形成分散有氮的區(qū)域的步馬聚ο
4.如權(quán)利要求3所述的方法，其中，將所述等離子體法執(zhí)行3至10秒。
5.如權(quán)利要求1所述的方法，還包括以下步驟 在形成所述摻雜多晶硅層之后，去除所述摻雜多晶硅層、所述多晶硅層和所述絕緣層的一部分以暴露出所述半導(dǎo)體襯底；通過刻蝕暴露出的所述半導(dǎo)體襯底來形成溝槽；以及在各個溝槽中形成隔離層。
6.如權(quán)利要求5所述的方法，還包括以下步驟在形成所述隔離層之后，額外地將雜質(zhì)注入到所述摻雜多晶硅層中。
7.如權(quán)利要求6所述的方法，還包括以下步驟在額外地注入所述雜質(zhì)之后，執(zhí)行用于擴散和激活所述摻雜多晶硅層中的雜質(zhì)的快速熱處理。
8.如權(quán)利要求1所述的方法，其中，利用雜質(zhì)氣體和硅源氣體來沉積所述摻雜多晶硅層。
9.如權(quán)利要求1所述的方法，其中，所述多晶硅層的晶粒比所述摻雜多晶硅層的晶粒
10.如權(quán)利要求1所述的方法，其中，所述摻雜多晶硅層內(nèi)包含三價或五價雜質(zhì)原子。
11.如權(quán)利要求1所述的方法，其中，所述多晶硅層和所述摻雜多晶硅層用作NAND快閃存儲器件的浮柵。
12.如權(quán)利要求1所述的方法，其中，氮的濃度隨著接近所述多晶硅層的表面而升高。
13.如權(quán)利要求1所述的方法，其中，所述多晶硅層中包含濃度比所述摻雜多晶硅層中的雜質(zhì)的濃度低的雜質(zhì)。
14.一種半導(dǎo)體器件，包括形成在半導(dǎo)體襯底上的絕緣層； 形成在所述絕緣層上的多晶硅層；形成在所述多晶硅層中與所述多晶硅層表面相鄰的部位的氮分散區(qū)域；以及形成在包括所述氮分散區(qū)域的所述多晶硅層上的摻雜多晶硅層。
15.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述氮以離子狀態(tài)和原子狀態(tài)不連續(xù)地分散在所述氮分散區(qū)域內(nèi)。
16.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述多晶硅層的晶粒比所述摻雜多晶硅層的晶粒小。
17.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述摻雜多晶硅層中包含三價或五價雜質(zhì)原子。
18.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述多晶硅層和所述摻雜多晶硅層用作 NAND快閃存儲器件的浮柵。
19.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述多晶硅層中包含濃度比所述摻雜多晶硅層中的雜質(zhì)的濃度低的雜質(zhì)。
20.如權(quán)利要求14所述的半導(dǎo)體器件，其中，所述氮分散區(qū)域中的氮的濃度隨著接近所述多晶硅層的表面而升高。
全文摘要
本發(fā)明提供一種形成半導(dǎo)體器件的方法，包括以下步驟在半導(dǎo)體襯底之上層疊絕緣層和多晶硅層；利用等離子體法在多晶硅層中鄰近多晶硅層表面的位置形成分散有氮(N)的區(qū)域；以及在包括分散有氮(N)的區(qū)域的多晶硅層上沉積摻雜多晶硅層。
文檔編號H01L21/8247GK102347229SQ20111020662
公開日2012年2月8日 申請日期2011年7月22日 優(yōu)先權(quán)日2010年7月23日
發(fā)明者高旻圣 申請人:海力士半導(dǎo)體有限公司