專利名稱：具有三維層疊封裝結(jié)構(gòu)的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及一種半導(dǎo)體設(shè)計技術(shù)，更具體而言涉及一種具有三維 (3D)層疊封裝結(jié)構(gòu)的半導(dǎo)體集成電路。
背景技術(shù)：
用于封裝半導(dǎo)體集成電路的技術(shù)已經(jīng)開發(fā)出來用以滿足對可靠的小尺寸封裝的需要。具體地，響應(yīng)于對電氣/電子設(shè)備的微型化和高性能的需求，近來已經(jīng)開發(fā)出與層疊封裝有關(guān)的各種技術(shù)。半導(dǎo)體技術(shù)領(lǐng)域的“層疊封裝”指的是具有兩個或更多個沿豎直方向?qū)盈B的芯片或封裝體的器件。通過實施層疊封裝，半導(dǎo)體存儲器件所具有的存儲容量可以是通過典型半導(dǎo)體集成工藝所獲得的存儲容量的兩倍或更多。由于層疊封裝在存儲容量、封裝密度和封裝尺寸方面的優(yōu)勢，因此加快了對層疊封裝的研發(fā)。層疊封裝可以通過先層疊半導(dǎo)體芯片然后封裝所述層疊的半導(dǎo)體芯片來形成?？蛇x地，層疊封裝可以通過首先封裝半導(dǎo)體芯片然后層疊已封裝的半導(dǎo)體芯片來形成。層疊封裝中的各個半導(dǎo)體芯片經(jīng)由金屬線或穿通芯片通孔彼此電連接。使用穿通芯片通孔的層疊封裝具有的結(jié)構(gòu)是，使得半導(dǎo)體芯片經(jīng)由形成在半導(dǎo)體襯底內(nèi)的穿通芯片通孔而沿豎直方向彼此物理連接和電連接。圖1是說明包括穿通芯片通孔的半導(dǎo)體芯片的立體圖。參見圖1，通過在半導(dǎo)體芯片A的內(nèi)部形成孔，用具有良好導(dǎo)電性的金屬、例如Cu 來填充孔以形成穿通芯片通孔B，然后將另一個半導(dǎo)體芯片A層疊在具有穿通芯片通孔B 的半導(dǎo)體芯片A的頂上，來形成層疊封裝C。多個層疊的半導(dǎo)體芯片A被封裝在封裝襯底、 例如印刷電路板(PCB)中，以形成半導(dǎo)體集成電路。通常，上述半導(dǎo)體集成電路被稱為三維 (3D)層疊封裝半導(dǎo)體集成電路。圖2是示出3D層疊封裝半導(dǎo)體集成電路的剖視圖。為了簡便起見，示出和描述的 3D層疊封裝半導(dǎo)體集成電路僅包括層疊在封裝襯底的表面上的四個半導(dǎo)體芯片。參見圖2，3D層疊封裝半導(dǎo)體集成電路(下文稱為“半導(dǎo)體集成電路”)100包括封裝襯底110、第一至第四半導(dǎo)體芯片120、130、140和150、第一至第四穿通芯片通孔120A、 130A、140A和150A以及第一至第三連接焊盤160、170和180。第一至第四半導(dǎo)體芯片120、 130,140和150沿豎直方向?qū)盈B在封裝襯底110的頂表面上。第一至第四穿通芯片通孔 120A、130A、140A和150A分別提供給第一至第四半導(dǎo)體芯片120、130、140和150。第一連接焊盤160形成在第一半導(dǎo)體芯片120與第二半導(dǎo)體芯片130之間，以將第一穿通芯片通孔120A連接于第二穿通芯片通孔130A。第二連接焊盤170形成在第二半導(dǎo)體芯片130與第三半導(dǎo)體芯片140之間，以將第二穿通芯片通孔130A連接于第三穿通芯片通孔140A。第三連接焊盤180形成在第三半導(dǎo)體芯片140與第四半導(dǎo)體芯片150之間，以將第三穿通芯片通孔140A連接于第四穿通芯片通孔150A。封裝襯底110將外部控制器(未示出)與第一半導(dǎo)體芯片120電連接。封裝襯底 110包括在封裝襯底110的底表面上并用于為連接外部控制器提供電連接的外部連接端子 102。此外，封裝襯底110包括在封裝襯底110的上表面上并用于對第一至第四半導(dǎo)體芯片 120、130、140和150提供電連接的內(nèi)部連接端子104。如此，封裝襯底110經(jīng)由外部連接端子102與外部控制器進(jìn)行信號和電力的接口以將接收的信號和電力傳送給第一半導(dǎo)體芯片102，以及經(jīng)由外部連接端子102將從第一至第四半導(dǎo)體芯片120、130、140和150接收的信號傳送給外部控制器。例如，印刷電路板(PCB)可以用作封裝襯底110。第一至第四半導(dǎo)體芯片120、130、140和150響應(yīng)于從封裝襯底110提供的信號和電力來執(zhí)行特定的操作。例如，第一至第四半導(dǎo)體芯片120、130、140和150儲存從外部控制器提供的數(shù)據(jù)，或者將儲存的數(shù)據(jù)提供給外部控制器。摻雜了 P型雜質(zhì)的P型襯底可以用作第一至第四半導(dǎo)體芯片120、130、140和150。此時，用于特定操作的若干個電路被設(shè)置在形成于P型襯底上表面的有源層上。第一至第四穿通芯片通孔120A、130A、140A和150A與各種信號和電力相接口，并且所述第一至第四穿通芯片通孔120A、130A、140A和150A是使用具有良好導(dǎo)電性的金屬、 例如Cu、Al等來實現(xiàn)的。第一至第四穿通芯片通孔120A、130A、140A和150A可以是穿通硅通孔(TSV)。在下文中，為了簡便起見，將描述用于與電力(例如，電源電壓信號、接地電壓信號等)接口的第一至第四穿通芯片通孔120A、130A、140A和150A。第一至第三連接焊盤160、170和180可以分別包括凸塊焊盤(bump pad)。下面將詳細(xì)描述半導(dǎo)體集成電路100。半導(dǎo)體集成電路100具有與以半導(dǎo)體芯片-連接焊盤-半導(dǎo)體芯片為順序的連接配置和結(jié)構(gòu)相似的連接配置和相似的結(jié)構(gòu)。因此， 為了簡便起見，將僅描述半導(dǎo)體集成電路100的Wl部分。在放大的Wl部分中，第三半導(dǎo)體芯片140包括多個第三穿通芯片通孔140A，且第四半導(dǎo)體芯片150包括多個第四穿通芯片通孔150A。多個第三連接焊盤180布置在第三半導(dǎo)體芯片140與第四半導(dǎo)體芯片150之間，以將第三穿通芯片通孔140A連接于各個第四穿通芯片通孔150A。多個第三隔離層140B分別包圍所述多個第三穿通芯片通孔140A的各個周圍。多個第四隔離層150B分別包圍所述多個第四穿通芯片通孔150A的各個周圍。所述多個第三隔離層140B防止所述多個第三穿通芯片通孔140A與第三半導(dǎo)體芯片140之間電連接。所述多個第四隔離層150B防止所述多個第四穿通芯片通孔150A與第四半導(dǎo)體芯片150之間電連接。由于所述多個第三連接焊盤180的緣故，第三半導(dǎo)體芯片140與第四半導(dǎo)體芯片150之間形成了開口 S。通常以聚合物來填充開口 S。如上所述，半導(dǎo)體集成電路100經(jīng)由第一至第四穿通芯片通孔120A、130A、140A和 150A來供電。因此，由于改善的帶寬的緣故，可以減少功耗和信號延遲且可以提高操作性能。然而，半導(dǎo)體集成電路100可能具有下述不足。第一至第四穿通芯片通孔120A、130A、140A和150A應(yīng)當(dāng)分別被提供給第一至第四半導(dǎo)體芯片120、130、140和150。結(jié)果，第一至第四半導(dǎo)體芯片120、130、140和150可能在尺寸上有所增加，且考慮到半導(dǎo)體集成電路朝高集成發(fā)展的趨勢，這種在尺寸上的增加可能是不期望的。為了解決這種情況，可以去除布置在第一至第四半導(dǎo)體芯片120、130、140 和150的有源層上的各種電路之中的不必要的電路。例如，可以去除包括在半導(dǎo)體芯片的外圍區(qū)中的存儲電容器(reservoir capacitor)，以減小半導(dǎo)體芯片的尺寸。然而，這種方案使得經(jīng)由第一至第四穿通芯片通孔120A、130A、140A和150A提供的電力不穩(wěn)定。另外， 這可能導(dǎo)致第一至第四半導(dǎo)體芯片120、130、140和150故障并且影響半導(dǎo)體集成電路100 的操作可靠性。

發(fā)明內(nèi)容
本發(fā)明的示例性實施例涉及一種能夠減小集成電路的尺寸并且穩(wěn)定地提供電力的集成電路。根據(jù)本發(fā)明的一個示例性實施例，一種集成電路包括第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片包括沿豎直方向插入的用于第一電壓的多個第一穿通芯片通孔和用于第二電壓的多個第二穿通芯片通孔；層疊在第一半導(dǎo)體芯片之上的第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片包括所述多個第一穿通芯片通孔和所述多個第二穿通芯片通孔；多個第一連接焊盤，所述多個第一連接焊盤被配置為通過耦接相應(yīng)的第一穿通芯片通孔而將第一半導(dǎo)體芯片與第二半導(dǎo)體芯片耦接；多個第二連接焊盤，所述多個第二連接焊盤被配置為通過耦接相應(yīng)的第二穿通芯片通孔而將第一半導(dǎo)體芯片和第二半導(dǎo)體芯片耦接；第一導(dǎo)線，所述第一導(dǎo)線被配置為將所述多個第一連接焊盤彼此耦接；第二導(dǎo)線，所述第二導(dǎo)線被配置為將所述多個第二連接焊盤彼此耦接；以及隔離層，所述隔離層插入在第一導(dǎo)線和第二導(dǎo)線之間。根據(jù)本發(fā)明的另一個示例性實施例，一種集成電路包括半導(dǎo)體芯片，所述半導(dǎo)體芯片摻雜了第一導(dǎo)電類型雜質(zhì)，且被配置為接收第一電壓；第二穿通芯片通孔，所述第二穿通芯片通孔沿豎直方向插在半導(dǎo)體芯片中，且被配置為接收第二電壓；以及摻雜區(qū)，所述摻雜區(qū)布置在半導(dǎo)體芯片的底部，與第二穿通芯片通孔相耦接，并且被摻雜了與第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)。根據(jù)本發(fā)明的又一個示例性實施例，一種集成電路包括第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片摻雜了第一導(dǎo)電類型雜質(zhì)，且被配置為接收第一電壓；第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片層疊在第一半導(dǎo)體芯片上，被摻雜了第一導(dǎo)電類型雜質(zhì)，且被配置為接收第一電壓；多個第一穿通芯片通孔和多個第二穿通芯片通孔，所述多個第一穿通芯片通孔和所述多個第二穿通芯片通孔沿豎直方向插在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中，且被配置為接收第二電壓；第一摻雜區(qū)，所述第一摻雜區(qū)布置在第一半導(dǎo)體芯片的底部，與所述多個第二穿通芯片通孔相耦接，且被摻雜了與第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)；第二摻雜區(qū)，所述第二摻雜區(qū)布置在第二半導(dǎo)體芯片的底部，與沿豎直方向插入第二半導(dǎo)體芯片中的所述多個第二穿通芯片通孔相耦接，且被摻雜了第二導(dǎo)電類型雜質(zhì)；多個第一連接焊盤，所述多個第一連接焊盤被配置為通過耦接相應(yīng)的第一穿通芯片通孔而將第一半導(dǎo)體芯片與第二半導(dǎo)體芯片耦接；多個第二連接焊盤，所述多個第二連接焊盤被配置為通過耦接相應(yīng)的第二穿通芯片通孔而將第一半導(dǎo)體芯片與第二半導(dǎo)體芯片耦接；第一導(dǎo)線，所述第一導(dǎo)線被配置為將所述多個第一連接焊盤彼此耦接；第二導(dǎo)線，所述第二導(dǎo)線被配置為將所述多個第二連接焊盤彼此耦接；以及隔離層，所述隔離層插在第一導(dǎo)線與第二導(dǎo)線之間。


圖1是示出包括穿通芯片通孔的半導(dǎo)體芯片的立體圖。圖2是3D層疊封裝半導(dǎo)體集成電路的剖視圖。圖3圖示根據(jù)本發(fā)明的第一示例性實施例的集成電路的剖視圖。圖4是說明具有圖3所示的第三高電壓線和低電壓線的結(jié)構(gòu)的一個實例的圖。圖5圖示根據(jù)本發(fā)明的第二示例性實施例的集成電路的剖視圖。圖6圖示根據(jù)本發(fā)明的第三示例性實施例的集成電路的剖視圖。
具體實施例方式下面將參照附圖更加詳細(xì)地描述本發(fā)明的示例性實施例。然而，本發(fā)明可以用不同的方式來實施，并且不應(yīng)當(dāng)理解為限于本文所描述的實施例。確切地說，提供這些實施例使得對于本領(lǐng)域技術(shù)人員而言，本說明書將是清楚且完整的，并且將充分傳達(dá)本發(fā)明的范圍。在整個說明書中，在本發(fā)明的各幅附圖和各個實施例中相同的附圖標(biāo)記涉及相同的部件。附圖并非按比例繪制，且在一些實例中，為了清楚地圖示出實施例的特征，對比例進(jìn)行了放大。在以下的描述中，將針對集成電路包括層疊在封裝襯底上的四個半導(dǎo)體芯片的情況來描述示例性的實施例。此外，為了簡便起見，將針對穿通芯片通孔僅進(jìn)行電力的接口 / 傳送的情況來描述示例性實施例，盡管應(yīng)當(dāng)理解的是穿通芯片通孔也可以對其它信號進(jìn)行
接口 /傳送。圖3圖示根據(jù)本發(fā)明的第一示例性實施例的集成電路的剖視圖。參見圖3，集成電路200包括與外部控制器(未示出)相耦接的封裝襯底210。第一至第四半導(dǎo)體芯片220、230、240和250層疊在封裝襯底210的頂表面之上。多個第一至第四穿通芯片通孔220A、230A、MOA和250A分別被提供給第一至第四半導(dǎo)體芯片220、230、 240和250。多個第一至第三連接焊盤沈0、270和280分別被設(shè)置在所述半導(dǎo)體芯片之間， 并且連接第一至第四穿通芯片通孔220A、230A、M0A和250A。第一至第三低電壓線^2A、 294A和被設(shè)置為與第一至第三連接焊盤沈0、270和280相連接，并且與相應(yīng)的低電壓連接焊盤相耦接。第一至第三高電壓線^2B、294B和被設(shè)置為與第一至第三連接焊盤260、270和280相連接，并且與高電壓連接焊盤相耦接。封裝襯底210將外部控制器(未示出)與第一半導(dǎo)體芯片220耦接。封裝襯底210 包括在封裝襯底210的底表面上并，用于向外部控制器提供電連接的外部連接端子202。此外，封裝襯底210包括在封裝襯底210的頂表面上與第一穿通芯片通孔220A連接并用于向第一至第四半導(dǎo)體芯片220、230、240和250提供電連接的內(nèi)部連接端子204。如此，經(jīng)由外部連接端子202從外部控制器向給封裝襯底210供電，以將所提供的電力傳送給第一至第四半導(dǎo)體芯片220、230、240和250。例如，可以使用印刷電路板(PCB)作為封裝襯底210。第一至第四半導(dǎo)體芯片220、230、240和250響應(yīng)于經(jīng)由封裝襯底210提供的外部電力來執(zhí)行特定的操作。例如，第一至第四半導(dǎo)體芯片220、230、240和250儲存從外部控制器提供的數(shù)據(jù)，或者將儲存的數(shù)據(jù)提供給外部控制器。摻雜了 P型雜質(zhì)的P型襯底可以用作第一至第四半導(dǎo)體芯片220、230、240和250。此時，用于執(zhí)行特定操作的若干個電路被設(shè)置在形成于P型襯底上表面的有源層上。第一至第四穿通芯片通孔220A、230A、M0A和250A接收電力，并且所述第一至第四穿通芯片通孔220A、230A、M0A和250A是利用具有高導(dǎo)電率的金屬、例如Cu、Al等來實現(xiàn)的。第一至第四穿通芯片通孔220A、230A、M0A和250A可以是穿通硅通孔(TSV)。第一至第三連接焊盤260、270和280可以分別包括凸塊焊盤。第一至第三低電壓線^2A、294A和以及第一至第三高電壓線^2B、294B和可以分別包括金屬線。下面將詳細(xì)描述半導(dǎo)體集成電路200。半導(dǎo)體集成電路200具有與以半導(dǎo)體芯片-連接焊盤-半導(dǎo)體芯片為順序的連接配置和結(jié)構(gòu)相似的連接配置和相似的結(jié)構(gòu)。因此， 為了簡便起見，將僅描述半導(dǎo)體集成電路200的W2部分。在放大的W2部分中，多個第三穿通芯片通孔MOA中的每個沿豎直方向提供給第三半導(dǎo)體芯片240。所述多個第三穿通芯片通孔240A包括用于低電壓的多個第三穿通芯片通孔242A和用于高電壓的多個第三穿通芯片通孔M4A。多個第三隔離層MOB分別包圍所述多個第三穿通芯片通孔MOA的各個周圍。所述多個第三隔離層MOB防止所述多個第三穿通芯片通孔MOA與第三半導(dǎo)體芯片MO電耦接。 多個第四穿通芯片通孔250A中的每個沿豎直方向提供給第四半導(dǎo)體芯片250。所述多個第四穿通芯片通孔250A包括用于低電壓的多個第四穿通芯片通孔252A和用于高電壓的多個第四穿通芯片通孔254A。第四穿通芯片通孔252A和第四穿通芯片通孔254A沿水平方向交替地設(shè)置。多個第四隔離層250B分別包圍所述多個第四穿通芯片通孔250A的各個周圍。所述多個第四隔離層250B防止所述多個第四穿通芯片通孔250A與第四半導(dǎo)體芯片250電耦接。所述多個第三連接焊盤280包括用于低電壓的多個第三連接焊盤282和用于高電壓的多個第三連接焊盤觀4。所述多個第三低電壓連接焊盤282將所述多個第三低電壓穿通芯片通孔M2A連接于所述多個第四低電壓穿通芯片通孔252A。所述多個第三高電壓連接焊盤284將所述多個第三高電壓穿通芯片通孔M4A連接于所述多個第四高電壓穿通芯片通孔254A。第三低電壓線將所述多個第三低電壓連接焊盤282彼此連接。第三高電壓線將所述多個第三高電壓連接焊盤284彼此連接。第三低電壓線與第三高電壓線平行地設(shè)置。由于這種連接的緣故，在第三低電壓線和第三高電壓線之間可以形成寄生電容。附圖標(biāo)記298表示隔離層，所述隔離層將第三低電壓線和第三高電壓線分別連接到所述多個第三連接焊盤觀0中的相應(yīng)的連接焊盤。第三半導(dǎo)體芯片240與第四半導(dǎo)體芯片250之間形成有開口 S1、S2和S3。開口 Sl形成在第三半導(dǎo)體芯片240與第三高電壓線之間。開口 S2形成在第三高電壓線與第三低電壓線
之間。開口 S3形成在第三低電壓線與第四半導(dǎo)體芯片250之間。在開口 Sl和 S3中，形成聚合物層。在開口 S2中，形成隔離層。也就是說，聚合物層形成在第三半導(dǎo)體芯片240與第三高電壓線之間，且形成在第三低電壓線與第四半導(dǎo)體芯片250之間。第三高電壓線與第三低電壓線四6々之間形成隔離層。隔離層可以包括具有高介電常數(shù)的氧化物，以增強(qiáng)寄生電容的特性。如上所述，根據(jù)本發(fā)明的第一示例性實施例的半導(dǎo)體集成電路包括第一至第三低電壓線^2A、294A和^6A，第一至第三高電壓線^2B、294B和^6B，以及第一至第三低電壓線^2A、294A和與第一至第三高電壓線^2B、294B和之間的隔離層。第一至第三低電壓線^2A、294A和和第一至第三高電壓線^2B、294B和分別平行地設(shè)置在兩個半導(dǎo)體芯片220與230、230與MO以及240與250之間。第一至第三低電壓線 292A.294A和由低電壓、例如接地電壓VSS偏置。第一至第三高電壓線^2B、294B和 296B由高電壓、例如電源電壓VDD偏置。因此，在第一至第三低電壓線^2A、294A*
與第一至第三高電壓線^2B、294B和之間形成寄生電容。由于寄生電容的緣故，能夠穩(wěn)定經(jīng)由第一至第四穿通芯片通孔220A、230A、M0A和250A提供的電力。換言之，由于寄生電容起到設(shè)置在第一至第四半導(dǎo)體芯片220、230、240和250的有源層上的存儲電容的作用，因此，可以減少設(shè)置在半導(dǎo)體芯片的有源層上的存儲電容的數(shù)量。相應(yīng)地，第一實施例的半導(dǎo)體集成電路不僅能夠借助于寄生電容器來穩(wěn)定電力，而且還能夠借助于減少的存儲電容來降低半導(dǎo)體芯片的尺寸。另外，第一示例性實施例的半導(dǎo)體集成電路可以增強(qiáng)電源網(wǎng)格(power mesh)且因而對噪聲具有健壯性，這是因為第一至第三低電壓線^2A、294A和 296A和第一至第三高電壓線^2B、294B和與相應(yīng)的第一至第三連接焊盤沈0、270和 280連接。雖然第一實施例描述的是低電壓線與高電壓線設(shè)置在彼此不同的層中，即沿著彼此的豎直方向設(shè)置，但是也可以將低電壓線和高電壓線設(shè)置在同一層中，如圖4所示。圖4是說明圖3所示的第三高電壓線和第三低電壓線的布置結(jié)構(gòu)的另一個實例的平面圖。如圖4所示，多個低電壓連接焊盤252A’和多個高電壓連接焊盤252B’沿一個方向布置。在這種情況下，所述多個低電壓連接焊盤252A’和所述多個高電壓連接焊盤252B’ 可以布置在同一層中。也就是說，可以沿水平方向連續(xù)地布置相同的連接焊盤252A’或 254A，。此時，圖3所示的隔離層298不是必需的，因為低電壓線^6A，和高電壓線296B， 可以與同一層中的各個連接焊盤相連接。類似地，在由低電壓例如接地電壓VSS所偏置的低電壓線^6A’與由高電壓例如電源電壓VDD所偏置的高電壓線^6B’之間可以形成寄生電容Cpa。借助于寄生電容，可以穩(wěn)定地保持電源供應(yīng)。另外，借助于低電壓線^^’和高電壓線^6B’的布置，可以增強(qiáng)電源網(wǎng)格。圖5圖示根據(jù)本發(fā)明的第二示例性實施例的集成電路的剖視圖。參見圖5，集成電路300包括與外部控制器(未示出)相耦接的封裝襯底310。第一至第四半導(dǎo)體芯片320、330、340和350層疊在封裝襯底310的上表面之上。多個第一至第四穿通芯片通孔320A、330A、;340A和350A分別被提供給第一至第四半導(dǎo)體芯片320、330、 340和350。多個第一至第三連接焊盤360、370和380分別被布置在所述半導(dǎo)體芯片之間， 并且連接所述多個第一至第四穿通芯片通孔320A、330A、;340A和350A。封裝襯底310耦合在外部控制器(未示出)與第一半導(dǎo)體芯片320之間。封裝襯底310包括在封裝襯底310的底表面上并用于向外部控制器提供電連接的外部連接端子 302。此外，封裝襯底310包括在封裝襯底310的上表面上與第一穿通芯片通孔320A連接并用于向第一至第四半導(dǎo)體芯片320、330、340和350提供電連接的內(nèi)部連接端子304。如此，封裝襯底310經(jīng)由外部連接端子302從外部控制器接收電力，以將提供的電力傳送給第
10一至第四半導(dǎo)體芯片320、330、340和350。例如，印刷電路板(PCB)可以用作封裝襯底310。第一至第四半導(dǎo)體芯片320、330、340和350響應(yīng)于經(jīng)由封裝襯底310提供的外部電力來執(zhí)行特定的操作。例如，第一至第四半導(dǎo)體芯片320、330、340和350儲存從外部控制器提供的數(shù)據(jù)，或者將儲存的數(shù)據(jù)提供給外部控制器。由P型雜質(zhì)摻雜的P型襯底可以用作第一至第四半導(dǎo)體芯片320、330、340和350。此時，用于特定操作的若干個電路被布置在形成于P型襯底上表面的有源層上。由N型雜質(zhì)摻雜的第一至第四摻雜區(qū)320C、330C、 340C和350C形成在第一至第四半導(dǎo)體芯片320、330、340和350的底表面上。第一至第四穿通芯片通孔320A、330A、;340A和;350A接口 /傳送電力，并且所述第一至第四穿通芯片通孔320A、330A、340A和350A由具有高導(dǎo)電率的金屬，例如Cu、Al等來實現(xiàn)。第一至第四穿通芯片通孔320A、330A、340A和350A可以是穿通硅通孔(TSV)。第一至第三連接焊盤260、270和280可以分別包括凸塊焊盤。下面將詳細(xì)描述半導(dǎo)體集成電路300。半導(dǎo)體集成電路300的第一至第四半導(dǎo)體芯片320、330、340和350具有相同的結(jié)構(gòu)。為了簡便起見，將僅描述第四半導(dǎo)體芯片350 的W3部分。在放大的W3部分中，由N型雜質(zhì)摻雜的第四摻雜區(qū)350C形成在由P型雜質(zhì)摻雜的第四半導(dǎo)體芯片350的底表面上。為了快速的電力傳輸，第四摻雜區(qū)350C摻雜了高濃度的N型雜質(zhì)。第四穿通芯片通孔350A沿豎直方向提供給第四半導(dǎo)體芯片350和第四摻雜區(qū) 350C。第四穿通芯片通孔350A包括第四低電壓穿通芯片通孔352A和第四高電壓穿通芯片通孔!BMA。多個第四隔離膜350B分別包圍所述多個第四穿通芯片通孔350A的各個周圍。所述多個第四隔離膜350B之中的包圍第四低電壓穿通芯片通孔352A的一些隔離膜使第四低電壓穿通芯片通孔352A與第四半導(dǎo)體芯片350和第四摻雜區(qū)350C隔離。相反地，所述多個第四隔離膜350B之中的包圍第四高電壓穿通芯片通孔354A的其它的隔離膜使第四高電壓穿通芯片通孔354A僅與第四半導(dǎo)體芯片350隔離。換言之，所述多個第四隔離膜350B之中的包圍第四高電壓穿通芯片通孔354A的其它的隔離膜不形成在第四高電壓穿通芯片通孔 354A與第四摻雜區(qū)350C之間。由于第四高電壓穿通芯片通孔354A與第四摻雜區(qū)350C相連接，因此第四摻雜區(qū)350C由高電壓、例如電源電壓VDD偏置。一般地，由P型雜質(zhì)摻雜的第四半導(dǎo)體芯片350由低電壓、例如接地電壓VSS偏置。因此，可以由第四半導(dǎo)體芯片350 與第四摻雜區(qū)350C之間的PN結(jié)形成寄生電容，并且所述寄生電容可以在高電壓VDD與低電壓VSS之間具有顯著的耗盡電容值。如上所述，根據(jù)第二示例性實施例的半導(dǎo)體集成電路包括第一至第四半導(dǎo)體芯片 320,330,340和350，以及分別形成在第一至第四半導(dǎo)體芯片320、330、340和350的底表面上的第一至第四摻雜區(qū)320C、330C、;340C和!350C。第一至第四半導(dǎo)體芯片320、330、340和 350摻雜了 P型雜質(zhì)并且由低電壓VSS偏置。第一至第四摻雜區(qū)320C、330C、340C和350C 由高電壓VDD偏置。因此，第一至第四半導(dǎo)體芯片320、330、340和350與第一至第四摻雜區(qū)320C、330C、340C和350C之間形成寄生電容。由于寄生電容的緣故，可以穩(wěn)定經(jīng)由第一至第四穿通芯片通孔320A、330A、340A和350A提供的電力。換言之，由于寄生電容起到設(shè)置在第一至第四半導(dǎo)體芯片320、330、340和350的有源層上的存儲電容的作用，因此可以減少設(shè)置在半導(dǎo)體芯片的有源層上的存儲電容的數(shù)量。相應(yīng)地，第二實施例的半導(dǎo)體集成電路不僅能夠借助于寄生電容來穩(wěn)定電力，而且還能夠借助于減少的存儲電容來降低半導(dǎo)體芯片的尺寸。另外，第二個示例性實施例的半導(dǎo)體集成電路可以增強(qiáng)電源網(wǎng)格且因而對噪聲具有健壯性，這是因為第一至第四摻雜區(qū)320C、330C、340C和350C與所述多個高電壓穿通芯片通孔、例如354A連接。圖6圖示根據(jù)本發(fā)明的第三示例性實施例的集成電路的剖視圖。第三實施例合并了第一示例性實施例和第二示例性實施例。參見圖6，布置了第一至第三連接焊盤460、470和480，且第一至第四半導(dǎo)體芯片 420、430、440和450之間分別形成了開口 Si、S2和S3。第一至第三連接焊盤460、470和 480之間和第一至第四半導(dǎo)體芯片420、430、440和450之間的開放區(qū)域中分別形成了開口 S1，、S2，和S3，。在開放區(qū)域中，平行地布置了第一至第三低電壓線492A、494B和496A以及第一至第三高電壓線492B、494B和496B。例如，開口 Si，形成在第三半導(dǎo)體芯片440與高電壓線496B之間。開口 S2，形成在高電壓線496B與低電壓線496A之間。開口 S3，形成在低電壓線496A與第四半導(dǎo)體芯片450之間。第一至第三低電壓線492A、494A和496A與多個第一至第四低電壓穿通芯片通孔、例如452A相連接。第一至第三高電壓線492B、494B 和496B與多個第一至第四高電壓穿通芯片通孔、例如454A相連接。第一至第四摻雜區(qū)420C、430C、440C和450C形成在第一至第四半導(dǎo)體芯片420、 430,440和450的底表面上。第一至第四摻雜區(qū)420C、430C、440C和450C與所述多個第一至第四穿通芯片通孔(例如，454A)相連接，由此由高電壓、例如電源電壓VDD偏置。如上所述，根據(jù)第三示例性實施例的半導(dǎo)體集成電路包括第一至第三低電壓線 492A、494A和496A和第一至第三高電壓線492B、494B和496B。第一至第三低電壓線492A、 494A和496A由低電壓、例如接地電壓VSS偏置。第一至第三高電壓線492B、494B和496B 由高電壓、例如電源電壓VDD偏置。因此，第一至第三低電壓線492A、494A和496A與第一至第三高電壓線492B、494B和496B之間形成寄生電容。另外，根據(jù)第三示例性實施例的半導(dǎo)體集成電路包括第一至第四半導(dǎo)體芯片420、 430,440和450，以及分別形成在半導(dǎo)體芯片420、430、440和450的底表面上的第一至第四摻雜區(qū)420C、430C、440C和450C。第一至第四半導(dǎo)體芯片420、430、440和450摻雜了 P型雜質(zhì)，并且由低電壓VSS偏置。第一至第四摻雜區(qū)420C、430C、440C和450C由高電壓VDD 偏置。因此，第一至第四半導(dǎo)體芯片420、430、440和450與第一至第四摻雜區(qū)420C、430C、 440C和450C之間形成寄生電容。由于寄生電容的緣故，可以穩(wěn)定經(jīng)由第一至第四穿通芯片通孔420A、430A、440A 和450A接口的電力。換言之，由于寄生電容起到設(shè)置在第一至第四半導(dǎo)體芯片420、430、 440和450的有源層上的存儲電容的作用，因此，可以減少設(shè)置在半導(dǎo)體芯片的有源層上的存儲電容的數(shù)量。相應(yīng)地，第三示例性實施例的半導(dǎo)體集成電路不僅能夠借助于寄生電容使得電力穩(wěn)定，而且還能夠借助于減少的存儲電容來降低半導(dǎo)體芯片的尺寸。另外，第三個示例性實施例的半導(dǎo)體集成電路可以增強(qiáng)電源網(wǎng)格且因而對噪聲具有健壯性，這是因為它包括第一至第三低電壓線492A、494A和496A、第一至第三高電壓線492B、494B和496B、以及第一至第四摻雜區(qū)420C、430C、440C和450C。如上所述，本發(fā)明的示例性實施例可以通過為存儲電容提供寄生電容且由此減少設(shè)置在有源層上的所需存儲電容的數(shù)量來降低半導(dǎo)體集成電路的尺寸。此外，本發(fā)明的示例性實施例可以借助于寄生電容來穩(wěn)定電力且增加半導(dǎo)體集成電路的操作可靠性。另外， 本發(fā)明的示例性實施例可以利用用于提供寄生電容的結(jié)構(gòu)、例如低電壓線和高電壓線以及摻雜區(qū)來增強(qiáng)電源網(wǎng)格，由此對噪聲具有健壯性且提高半導(dǎo)體集成電路的操作可靠性。
雖然已經(jīng)參照具體的實施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將清楚的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的前提下可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種集成電路，包括第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片包括沿豎直方向插入的用于第一電壓的多個第一穿通芯片通孔和用于第二電壓的多個第二穿通芯片通孔；層疊在所述第一半導(dǎo)體芯片之上的第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片包括所述多個第一穿通芯片通孔和所述多個第二穿通芯片通孔；多個第一連接焊盤，所述多個第一連接焊盤被配置為通過耦接相應(yīng)的第一穿通芯片通孔而將所述第一半導(dǎo)體芯片耦接于所述第二半導(dǎo)體芯片；多個第二連接焊盤，所述多個第二連接焊盤被配置為通過耦接相應(yīng)的第二穿通芯片通孔而將所述第一半導(dǎo)體芯片耦接于所述第二半導(dǎo)體芯片；第一導(dǎo)線，所述第一導(dǎo)線被配置為將所述多個第一連接焊盤彼此耦接； 第二導(dǎo)線，所述第二導(dǎo)線被配置為將所述多個第二連接焊盤彼此耦接；以及隔離層，所述隔離層插在所述第一導(dǎo)線與所述第二導(dǎo)線之間。
2.如權(quán)利要求1所述的集成電路，其中，所述第一導(dǎo)線和所述第二導(dǎo)線平行地布置。
3.如權(quán)利要求2所述的集成電路，其中，所述第一導(dǎo)線和所述第二導(dǎo)線布置在彼此不同的層中。
4.如權(quán)利要求3所述的集成電路，還包括第一隔離膜，所述第一隔離膜布置在所述多個第二連接焊盤中與所述第一導(dǎo)線相耦接的部分上；以及第二隔離膜，所述第二隔離膜布置在所述多個第一連接焊盤中與所述第二導(dǎo)線相耦接的部分上。
5.如權(quán)利要求3所述的集成電路，還包括聚合物層，所述聚合物層插在所述第一導(dǎo)線與所述第一半導(dǎo)體芯片之間，以及所述第二導(dǎo)線與所述第二半導(dǎo)體芯片之間。
6.如權(quán)利要求2所述的集成電路，其中，所述第一導(dǎo)線和所述第二導(dǎo)線布置在同一層中。
7.如權(quán)利要求6所述的集成電路，還包括聚合物層，所述聚合物層插在所述第一導(dǎo)線與所述第一半導(dǎo)體芯片之間，以及所述第二導(dǎo)線與所述第二半導(dǎo)體芯片之間。
8.如權(quán)利要求1所述的集成電路，其中，所述第一電壓包括接地電壓，且所述第二電壓包括電源電壓。
9.如權(quán)利要求1所述的集成電路，其中，所述多個第一穿通芯片通孔和所述第二穿通芯片通孔是穿通硅通孔。
10.一種集成電路，包括半導(dǎo)體芯片，所述半導(dǎo)體芯片摻雜了第一導(dǎo)電類型雜質(zhì)且由第一電壓偏置； 第二穿通芯片通孔，所述第二穿通芯片通孔沿豎直方向插在所述第一半導(dǎo)體芯片中， 且被配置為接收第二電壓；以及摻雜區(qū)，所述摻雜區(qū)布置在所述半導(dǎo)體芯片的底部，與所述第二穿通芯片通孔相耦接， 且被摻雜了與所述第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)。
11.如權(quán)利要求10所述的集成電路，還包括第一隔離膜，所述第一隔離膜布置在除所述摻雜區(qū)域之外的所述半導(dǎo)體芯片與所述第二穿通芯片通孔之間。
12.如權(quán)利要求11所述的集成電路，還包括第一穿通芯片通孔，所述第一穿通芯片通孔沿豎直方向插在包括所述摻雜區(qū)的所述半導(dǎo)體芯片中，且被配置為接收所述第一電壓；以及第二隔離膜，所述第二隔離膜布置在包括所述摻雜區(qū)的半導(dǎo)體芯片與所述第一穿通芯片通孔之間。
13.如權(quán)利要求10所述的集成電路，其中，所述第一導(dǎo)電類型雜質(zhì)包括P型雜質(zhì)，且所述第二導(dǎo)電雜質(zhì)包括N型雜質(zhì)。
14.如權(quán)利要求10所述的集成電路，其中，所述第一電壓包括接地電壓，且所述第二電壓包括電源電壓。
15.如權(quán)利要求10所述的集成電路，其中，所述第一穿通芯片通孔和所述第二穿通芯片通孔是穿通硅通孔。
16.一種集成電路，包括第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片摻雜了第一導(dǎo)電類型雜質(zhì)，且被配置為接收第一電壓；第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片層疊在所述第一半導(dǎo)體芯片之上，被摻雜了所述第一導(dǎo)電類型雜質(zhì)，且被配置為接收所述第一電壓；多個第一穿通芯片通孔和多個第二穿通芯片通孔，所述多個第一穿通芯片通孔和所述多個第二穿通芯片通孔沿豎直方向插在所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片中，且被配置為接收第二電壓；第一摻雜區(qū)，所述第一摻雜區(qū)布置在第一半導(dǎo)體芯片的底部，與所述多個第二穿通芯片通孔相耦接，且被摻雜了與所述第一導(dǎo)電類型雜質(zhì)不同的第二導(dǎo)電類型雜質(zhì)；第二摻雜區(qū)，所述第二摻雜區(qū)布置在第二半導(dǎo)體芯片的底部，與沿豎直方向插在所述第二半導(dǎo)體芯片中的所述多個第二穿通芯片通孔相耦接，且被摻雜了第二導(dǎo)電類型雜質(zhì)；多個第一連接焊盤，所述多個第一連接焊盤被配置為通過耦接相應(yīng)的第一穿通芯片通孔而將所述第一半導(dǎo)體芯片耦接于所述第二半導(dǎo)體芯片；多個第二連接焊盤，所述多個第二連接焊盤被配置為通過耦接相應(yīng)的第二穿通芯片通孔而將所述第一半導(dǎo)體芯片耦接于所述第二半導(dǎo)體芯片；第一導(dǎo)線，所述第一導(dǎo)線被配置為將所述多個第一連接焊盤彼此耦接； 第二導(dǎo)線，所述第二導(dǎo)線被配置為將所述多個第二連接焊盤彼此耦接；以及隔離層，所述隔離層插在所述第一導(dǎo)線與所述第二導(dǎo)線之間。
17.如權(quán)利要求16所述的集成電路，還包括第一隔離膜，所述第一隔離膜插在除所述第一摻雜區(qū)之外的所述第一半導(dǎo)體芯片與插在所述第一半導(dǎo)體芯片中的所述多個第二穿通芯片通孔之間；以及第二隔離膜，所述第二隔離膜插在除所述第二摻雜區(qū)之外的所述第二半導(dǎo)體芯片與插在所述第二半導(dǎo)體芯片中的所述多個第二穿通芯片通孔之間。
18.如權(quán)利要求17所述的集成電路，還包括第三隔離膜，所述第三隔離膜布置在包括所述第一摻雜區(qū)的所述第一半導(dǎo)體芯片與插在所述第一半導(dǎo)體芯片中的所述多個第一穿通芯片通孔之間；以及第四隔離膜，所述第四隔離膜布置在包括所述第二摻雜區(qū)的所述第二半導(dǎo)體芯片與插在所述第二半導(dǎo)體芯片中的所述多個第一穿通芯片通孔之間。
19.如權(quán)利要求16所述的集成電路，其中，所述第一導(dǎo)電類型雜質(zhì)包括P型雜質(zhì)，且所述第二導(dǎo)電類型雜質(zhì)包括N型雜質(zhì)。
20.如權(quán)利要求16所述的集成電路，其中，所述第一導(dǎo)線和所述第二導(dǎo)線平行地布置。
21.如權(quán)利要求17所述的集成電路，其中，所述第一導(dǎo)線和所述第二導(dǎo)線布置在彼此不同的層中。
22.如權(quán)利要求21所述的集成電路，還包括第五隔離膜，所述第五隔離膜布置在所述多個第二連接焊盤中與所述第一導(dǎo)線相耦接的部分上；以及第六隔離膜，所述第六隔離膜布置在所述多個第一連接焊盤中與所述第二導(dǎo)線相耦接的部分上。
23.如權(quán)利要求21所述的集成電路，還包括聚合物層，所述聚合物層插在所述第一導(dǎo)線與所述第一半導(dǎo)體芯片之間，以及所述第二導(dǎo)線與所述第二半導(dǎo)體芯片之間。
24.如權(quán)利要求17所述的集成電路，其中，所述第一導(dǎo)線和所述第二導(dǎo)線布置在同一層中。
25.如權(quán)利要求M所述的集成電路，還包括聚合物層，所述聚合物層插在所述第一導(dǎo)電層與所述第一半導(dǎo)體芯片之間，以及所述第二導(dǎo)線與所述第二半導(dǎo)體芯片之間。
26.如權(quán)利要求16所述的集成電路，其中，所述第一電壓是接地電壓，且所述第二電壓是電源電壓。
27.如權(quán)利要求16所述的集成電路，其中，所述多個第一穿通芯片通孔和所述多個第二穿通芯片通孔是穿通硅通孔。
全文摘要
本發(fā)明公開了一種集成電路，包括第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片包括沿豎直方向插入的用于第一電壓的多個第一穿通芯片通孔和用于第二電壓的多個第二穿通芯片通孔。第二半導(dǎo)體芯片層疊在第一半導(dǎo)體芯片之上，并包括所述多個第一穿通芯片通孔和所述多個第二穿通芯片通孔。多個第一連接焊盤被配置為通過耦接相應(yīng)的第一穿通芯片通孔而將第一半導(dǎo)體芯片與第二半導(dǎo)體芯片耦接；多個第二連接焊盤被配置為通過耦接相應(yīng)的第二穿通芯片通孔而將第一半導(dǎo)體芯片與第二半導(dǎo)體芯片耦接。第一導(dǎo)線被配置為將所述多個第一連接焊盤彼此耦接，第二導(dǎo)線被配置為將所述多個第二連接焊盤彼此相耦接。隔離層插入第一導(dǎo)線與第二導(dǎo)線之間。
文檔編號H01L23/538GK102569255SQ20111021034
公開日2012年7月11日 申請日期2011年7月26日 優(yōu)先權(quán)日2010年12月17日
發(fā)明者李康設(shè) 申請人:海力士半導(dǎo)體有限公司