專(zhuān)利名稱(chēng)：內(nèi)存裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種內(nèi)存裝置的制造方法，特別涉及一種避免位線(xiàn)-位線(xiàn)短路的內(nèi)存裝置的制造方法。
背景技術(shù)：
在制作動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)的過(guò)程中，需要形成許多接觸孔，包括位線(xiàn)接觸孔、基板接觸孔與門(mén)極接觸孔。接著，通過(guò)這些接觸孔形成與汲極、基板與門(mén)極接觸的導(dǎo)線(xiàn)。在IlOnm的制程技術(shù)中，一個(gè)位線(xiàn)接觸孔的寬度大約為140nm到160nm,位線(xiàn)的節(jié)距(pitch)為220nm。因此，隨著制程的微型化，每個(gè)位線(xiàn)或位線(xiàn)接觸孔的距離很短，容易形成短路而造成漏電。舉例來(lái)說(shuō)，在使用化學(xué)機(jī)械研磨技術(shù)后所產(chǎn)生擦痕(scratch)、多晶硅層中的細(xì)脈(stringer)、或是位線(xiàn)接觸孔的偏移都可能會(huì)造成漏電。這些細(xì)脈在不同的地 方形成，會(huì)造成不同形式的漏電，包含位線(xiàn)到位線(xiàn)的漏電、位線(xiàn)接觸孔到位線(xiàn)接觸孔的漏電及位線(xiàn)到位線(xiàn)接觸孔的漏電。圖I及圖2顯示了傳統(tǒng)內(nèi)存裝置的制造方法。請(qǐng)參照?qǐng)D1，在基板10上形成多個(gè)閘極結(jié)構(gòu)12。該閘極結(jié)構(gòu)包含氮覆蓋層14、閘極導(dǎo)體16、閘極介電層20、以及間隙壁18，其中兩相鄰閘極結(jié)構(gòu)12被間隙22所分離。接著，在該基10之上坦覆地形成多晶硅層24以填入該間隙22。請(qǐng)參照?qǐng)D2，化學(xué)機(jī)械研磨(CMP)制程用來(lái)將形成于該閘極結(jié)構(gòu)12之上的該多晶硅層24移除，形成多晶硅插塞26。然而，形成于該閘極結(jié)構(gòu)12之上的該多晶硅層不容易被化學(xué)機(jī)械研磨所完全移除，使得多晶硅殘留在該閘極結(jié)構(gòu)12之上。因此，會(huì)發(fā)生多晶硅細(xì)脈(stringer)，使得后續(xù)形成的導(dǎo)電層與該多晶硅插塞26接觸，導(dǎo)致位線(xiàn)-位線(xiàn)短路。為了避免多晶硅細(xì)脈發(fā)生，已知移除該閘極結(jié)構(gòu)12之上的多晶硅層24的方法是經(jīng)由過(guò)化學(xué)機(jī)械研磨(over CMP)制程。雖然由多晶硅細(xì)脈所引起的位線(xiàn)-位線(xiàn)短路可以通過(guò)上述方法避免，但是該過(guò)化學(xué)機(jī)械研磨制程同樣會(huì)將一部份的該氮覆蓋層14 (薄化該氮覆蓋層)移除，導(dǎo)致在后續(xù)蝕刻制程后會(huì)露出該閘極導(dǎo)體16。因此，使得后續(xù)形成的導(dǎo)電層易與該多晶硅插塞26接觸，導(dǎo)致字符線(xiàn)-位線(xiàn)短路。基于上述，目前業(yè)界亟需一種內(nèi)存裝置的制造方法，來(lái)避免已知技術(shù)所造成的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明提供一種內(nèi)存裝置的制造方法，包含提供形成于基板上的多個(gè)閘極結(jié)構(gòu)，該閘極結(jié)構(gòu)包含配置于該閘極結(jié)構(gòu)的上表面的覆蓋層，且每?jī)上噜忛l極結(jié)構(gòu)被間隙所分隔；在該基板之上坦覆地形成多晶硅層以填滿(mǎn)該間隙；對(duì)該多晶硅層進(jìn)行平坦化制程，形成多晶硅插塞；以及，在該平坦化制程后進(jìn)行氧化制程，將一部份該多晶硅插塞以及位于該閘極結(jié)構(gòu)上的殘留多晶硅層轉(zhuǎn)換成氧化硅。根據(jù)本發(fā)明另一實(shí)施例，本發(fā)明所述的內(nèi)存裝置的制造方法，可包含以下步驟提供形成于基板上的多個(gè)閘極結(jié)構(gòu)，其中該閘極結(jié)構(gòu)包含配置于該閘極結(jié)構(gòu)的上表面的覆蓋層，且每?jī)上噜忛l極結(jié)構(gòu)被間隙所分隔；在該基板之上坦覆地形成多晶硅層以填滿(mǎn)該間隙；對(duì)該多晶硅層進(jìn)行平坦化制程，形成多晶硅插塞；在該平坦化制程后進(jìn)行氧化制程，將一部份該多晶硅插塞以及位于該閘極結(jié)構(gòu)上的殘留多晶硅層轉(zhuǎn)換成氧化硅；在該基板上形成氧化層；在該氧化層上形成圖形化光阻層，露出直接位于該多晶硅插塞之上的該氧化層的上表面；利用該圖形化光阻層作為罩幕蝕刻該氧化層，以露出該多晶硅插塞的該上表面；以及，形成導(dǎo)電層與該多晶硅插塞達(dá)到電性連結(jié)。以下通過(guò)數(shù)個(gè)實(shí)施例及比較實(shí)施例，以更進(jìn)一步說(shuō)明本發(fā)明的方法、特征及優(yōu)點(diǎn)，但并非用來(lái)限制本發(fā)明，本發(fā)明的范圍應(yīng)以權(quán)利要求書(shū)所限定的范圍為準(zhǔn)。


圖I及圖2圖為一系列剖面結(jié)構(gòu)圖，用以說(shuō)明傳統(tǒng)內(nèi)存裝置的制造方法；以及 圖3-10圖為一系列剖面結(jié)構(gòu)圖，顯示本發(fā)明實(shí)施例所述的內(nèi)存裝置的制造方法。主要組件符號(hào)說(shuō)明已知技術(shù)10 基板；12 閘極結(jié)構(gòu)；14 氮覆蓋層；16 閘極導(dǎo)體；18 間隙壁；20 閘極介電層；22 間隙；24 多晶硅層；以及26 多晶硅插塞。本發(fā)明實(shí)施例100 基板；102 閘極結(jié)構(gòu)；104 覆蓋層；106 閘極導(dǎo)體；108 間隙壁；110 閘極介電層；112 間隙；113 多晶硅層；114 氧化硅；115 多晶硅插塞；116 氧化層；118 光阻層；120 圖形化介電層；以及122 導(dǎo)電層。
具體實(shí)施例方式圖3-10為一系列剖面結(jié)構(gòu)圖，顯示本發(fā)明實(shí)施例所述的內(nèi)存裝置的制造方法。首先，請(qǐng)參照?qǐng)D3，提供基板100，多個(gè)閘極結(jié)構(gòu)102形成于該基板100之上。該基板100可為包含有不同單元已成于其上的基板，為了簡(jiǎn)化圖示，在此以平整基板表示。該閘極結(jié)構(gòu)102可包含配置于該基板100之上的閘極介電層110、配置于該閘極介電層110之上的閘極導(dǎo)體106、配置于該閘極導(dǎo)體106之上的覆蓋層104、以及覆蓋該氮覆蓋層104以及該閘極導(dǎo)體106的側(cè)壁的間隙壁108。該覆蓋層104以及該間隙壁108可同時(shí)為氮化硅層。此外，該兩相鄰閘極結(jié)構(gòu)102由間隙112所分隔。接著，請(qǐng)參照?qǐng)D4，多晶硅層113坦覆性形成于該基板100之上，以填滿(mǎn)該間隙112。接著，請(qǐng)參照?qǐng)D5，對(duì)形成于該閘極結(jié)構(gòu)102之上的該多晶硅層112進(jìn)行平坦化制程(例如一化學(xué)機(jī)械研磨(CMP))并以該覆蓋層104作為停止層，留下多晶硅插塞115。值得 注意的是，由于沒(méi)有使用過(guò)化學(xué)機(jī)械研磨(over CMP)制程來(lái)移除位于該閘極結(jié)構(gòu)102之上的該多晶硅層112，因此該覆蓋層104不會(huì)被該化學(xué)機(jī)械研磨制程所傷害。由于該覆蓋層104具有充份的厚度，可避免該閘極導(dǎo)體106與后續(xù)形成的導(dǎo)電層誤接觸，從而避免導(dǎo)致短路。接著，請(qǐng)參照?qǐng)D6，為了消除該多晶硅細(xì)脈的問(wèn)題，本發(fā)明的技術(shù)特征在于在進(jìn)行該平坦化制程之后，對(duì)殘留于該閘極結(jié)構(gòu)之上的多晶硅層進(jìn)行氧化制程，以將殘留多晶硅層轉(zhuǎn)換成氧化硅。因此，可確保沒(méi)有殘留多晶硅層位于該閘極結(jié)構(gòu)之上(移除多晶硅細(xì)脈)。此外，在該氧化制程中，該多晶硅插塞115的上部份還可以被轉(zhuǎn)換成該氧化硅114。因此，當(dāng)后續(xù)形成導(dǎo)電層(用來(lái)與對(duì)應(yīng)的多晶硅插塞115電性連結(jié))時(shí)，不會(huì)造成位線(xiàn)-位線(xiàn)短路。接著，請(qǐng)參照?qǐng)D7，氧化層116可以進(jìn)一步形成于該基板100以確保該覆蓋層104在后續(xù)蝕刻制程中不會(huì)被損傷。接著，請(qǐng)參照?qǐng)D8，將圖形化光阻層118形成于該氧化層116，露出該氧化層116的上表面，該露出的氧化層116直接位于該多晶娃插塞115之上。接著，請(qǐng)參照第圖9，以該圖形化光阻層作為罩幕對(duì)該氧化層進(jìn)行蝕刻制程，露出該多晶硅插塞115。由于該覆蓋層104并未在該平坦化制程時(shí)被移除，該閘極導(dǎo)體106可以被該覆蓋層104完全覆蓋，且在蝕刻制程后仍不會(huì)有閘極導(dǎo)體106外露出來(lái)。接著，請(qǐng)參照?qǐng)D10，移除該光阻層118，并在該結(jié)構(gòu)之上形成圖形化介電層120。最后，請(qǐng)參照?qǐng)D10，形成導(dǎo)電層122與該多晶硅插塞115達(dá)到電性連結(jié)。值得注意的是，本發(fā)明在該化學(xué)機(jī)械研磨制程中確保該覆蓋層104不被移除，因此該覆蓋層104具有足夠的厚度，可避免位線(xiàn)-位線(xiàn)短路的發(fā)生。雖然本發(fā)明已公開(kāi)了上述的較佳實(shí)施，但本發(fā)明并不限于此，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明的精神和范圍的情況下，可對(duì)本發(fā)明作些許更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求書(shū)所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種內(nèi)存裝置的制造方法，其特征在于 提供形成于基板上的多個(gè)閘極結(jié)構(gòu)，所述閘極結(jié)構(gòu)包含配置于所述閘極結(jié)構(gòu)的上表面上的覆蓋層，且每?jī)蓚€(gè)相鄰閘極結(jié)構(gòu)被間隙所分隔； 在所述基板上坦覆地形成多晶硅層以填滿(mǎn)所述間隙； 對(duì)所述多晶硅層進(jìn)行平坦化制程，形成多晶硅插塞；以及 在所述平坦化制程后進(jìn)行氧化制程，將一部份所述多晶硅插塞以及位于所述閘極結(jié)構(gòu)上的殘留多晶硅層轉(zhuǎn)換成氧化硅。
2.根據(jù)權(quán)利要求I所述的內(nèi)存裝置的制造方法，其特征在于所述閘極結(jié)構(gòu)還包含配置于所述覆蓋層之上的閘極導(dǎo)體。
3.根據(jù)權(quán)利要求2所述的內(nèi)存裝置的制造方法，其特征在于所述閘極結(jié)構(gòu)還包含間隙壁，覆蓋所述閘極導(dǎo)體的側(cè)壁。
4.根據(jù)權(quán)利要求I所述的內(nèi)存裝置的制造方法，其特征在于在進(jìn)行所述平坦化制程時(shí)并沒(méi)有移除所述覆蓋層。
5.根據(jù)權(quán)利要求I所述的內(nèi)存裝置的制造方法，其特征在于所述覆蓋層為氮覆蓋層。
6.根據(jù)權(quán)利要求I所述的內(nèi)存裝置的制造方法，其特征在于在進(jìn)行所述氧化制程后，還包含 在所述基板之上形成氧化層。
7.根據(jù)權(quán)利要求I所述的內(nèi)存裝置的制造方法，其特征在于所述平坦化制程包含化學(xué)機(jī)械研磨制程。
8.根據(jù)權(quán)利要求6所述的內(nèi)存裝置的制造方法，其特征在于 在所述氧化層上形成圖形化光阻層，露出直接位于所述多晶硅插塞之上的所述氧化層的上表面。
9.根據(jù)權(quán)利要求8所述的內(nèi)存裝置的制造方法，其特征在于 利用所述圖形化光阻層作為罩幕來(lái)蝕刻所述氧化層，露出所述多晶硅插塞的上表面。
10.根據(jù)權(quán)利要求6所述的內(nèi)存裝置的制造方法，其特征在于所述氧化層包含氧化硅層。
11.根據(jù)權(quán)利要求8所述的內(nèi)存裝置的制造方法，其特征在于 形成導(dǎo)電層與所述多晶硅插塞達(dá)到電性連結(jié)。
12.—種內(nèi)存裝置的制造方法，其特征在于 提供形成于基板上的多個(gè)閘極結(jié)構(gòu)，所述閘極結(jié)構(gòu)包含配置于所述閘極結(jié)構(gòu)的上表面上的覆蓋層，且每?jī)蓚€(gè)相鄰閘極結(jié)構(gòu)被間隙所分隔； 在所述基板之上坦覆地形成多晶硅層以填滿(mǎn)所述間隙； 對(duì)所述多晶硅層進(jìn)行平坦化制程，形成多晶硅插塞； 在所述平坦化制程后進(jìn)行氧化制程，將一部份所述多晶硅插塞以及位于所述閘極結(jié)構(gòu)上的殘留多晶硅層轉(zhuǎn)換成氧化硅； 在所述基板之上形成氧化層； 在所述氧化層上形成圖形化光阻層，露出直接位于所述多晶硅插塞之上的所述氧化層的上表面； 利用所述圖形化光阻層作為罩幕蝕刻所述氧化層，以露出所述多晶硅插塞的所述上表面；以及 形成導(dǎo)電層與所述多晶硅插塞達(dá)到電性連結(jié)。
13.根據(jù)權(quán)利要求12所述的內(nèi)存裝置的制造方法，其特征在于所述閘極結(jié)構(gòu)還包含配置于所述覆蓋層之上的閘極導(dǎo)體。
14.根據(jù)權(quán)利要求13所述的內(nèi)存裝置的制造方法，其特征在于所述閘極結(jié)構(gòu)還包含間隙壁，覆蓋所述閘極導(dǎo)體的側(cè)壁。
15.根據(jù)權(quán)利要求12所述的內(nèi)存裝置的制造方法，其特征在于進(jìn)行所述平坦化制程時(shí)并未移除所述覆蓋層。
16.根據(jù)權(quán)利要求12所述的內(nèi)存裝置的制造方法，其特征在于所述覆蓋層為氮覆蓋層。
17.根據(jù)權(quán)利要求12所述的內(nèi)存裝置的制造方法，其特征在于所述平坦化制程包含化學(xué)機(jī)械研磨制程。
全文摘要
本發(fā)明公開(kāi)了一種內(nèi)存裝置的制造方法。該內(nèi)存裝置的制造方法包含提供形成于基板上的多個(gè)閘極結(jié)構(gòu)，該閘極結(jié)構(gòu)包含配置于該閘極結(jié)構(gòu)的上表面上的覆蓋層，且每?jī)蓚€(gè)相鄰閘極結(jié)構(gòu)被間隙所分隔；在該基板上坦覆地形成多晶硅層以填滿(mǎn)該間隙；對(duì)該多晶硅層進(jìn)行平坦化制程，形成多晶硅插塞；以及在該平坦化制程后進(jìn)行氧化制程，將一部份該多晶硅插塞以及位于該閘極結(jié)構(gòu)上的殘留多晶硅層轉(zhuǎn)換成氧化硅。
文檔編號(hào)H01L21/8242GK102800625SQ20111021233
公開(kāi)日2012年11月28日 申請(qǐng)日期2011年7月21日 優(yōu)先權(quán)日2011年5月24日
發(fā)明者許平, 陳逸男, 劉獻(xiàn)文 申請(qǐng)人:南亞科技股份有限公司