專利名稱：Nmos晶體管及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，更具體的，本發(fā)明涉及一種能提高載流子遷移率的NMOS晶體管及其形成方法。
背景技術(shù)：
眾所周知，應(yīng)力可以改變硅材料的能隙和載流子遷移率。隨著硅材料壓阻效應(yīng)(Piezoresistance Effect)的深入研究,業(yè)界逐漸認(rèn)識(shí)到,可以利用應(yīng)力增加MOS器件的載流子遷移率，即應(yīng)變娃技術(shù)(Strained Silicon)。公開(kāi)號(hào)為US2007/0196992A1的美國(guó)專利文獻(xiàn)公開(kāi)了一種具有鍺硅和碳化硅源/漏區(qū)的應(yīng)變硅CMOS晶體管，請(qǐng)參考圖1，包括半導(dǎo)體襯底10，所述半導(dǎo)體襯底10包括待形 成NMOS晶體管的區(qū)域A和待形成PMOS晶體管的區(qū)域B，利用淺溝槽隔離結(jié)構(gòu)15將相鄰的區(qū)域A和區(qū)域B隔開(kāi)；位于所述半導(dǎo)體襯底區(qū)域A表面的柵極結(jié)構(gòu)20，所述柵極結(jié)構(gòu)20包括位于所述半導(dǎo)體襯底區(qū)域A表面的柵氧化層21、位于所述柵氧化層21表面的柵電極22、位于所述柵氧化層21和柵電極22側(cè)壁表面的側(cè)墻23，位于所述柵極結(jié)構(gòu)20兩側(cè)的半導(dǎo)體襯底10內(nèi)的類矩形結(jié)構(gòu)的源/漏區(qū)25 ;位于所述半導(dǎo)體襯底區(qū)域B表面的柵極結(jié)構(gòu)30，所述柵極結(jié)構(gòu)30包括位于所述半導(dǎo)體襯底區(qū)域B表面的柵氧化層31、位于所述柵氧化層31表面的柵電極32、位于所述柵氧化層31和柵電極32側(cè)壁表面的側(cè)墻33，位于所述柵極結(jié)構(gòu)30兩側(cè)的半導(dǎo)體襯底10內(nèi)的類矩形結(jié)構(gòu)的源/漏區(qū)35 ;其中所述半導(dǎo)體襯底區(qū)域A的源/漏區(qū)的材料為原位形成的碳化硅(SiC)，所述半導(dǎo)體襯底區(qū)域B的源/漏區(qū)的材料為原位形成的鍺娃(SiGe)。對(duì)于NMOS晶體管而言，填充源/漏區(qū)25的材料是碳化硅，其晶格常數(shù)小于半導(dǎo)體襯底的晶格常數(shù)，對(duì)所述源/漏區(qū)25之間的溝道產(chǎn)生拉伸應(yīng)力(Tensile Stress)，提高電子的遷移率。然而現(xiàn)有技術(shù)中晶體管的源/漏區(qū)為類矩形結(jié)構(gòu)，對(duì)柵極結(jié)構(gòu)下方的溝道區(qū)產(chǎn)生的應(yīng)力有限，載流子的遷移率的提高較小，晶體管的性能提高有限，因此業(yè)界需要能產(chǎn)生更大應(yīng)力的MOS器件。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種能提高電子遷移率的NMOS晶體管及其形成方法，通過(guò)改變?cè)?漏區(qū)的形狀，增強(qiáng)了 NMOS晶體管溝道區(qū)的拉伸應(yīng)力，提高了電子在溝道區(qū)中的遷移率，提高了晶體管的電學(xué)性能。為解決上述問(wèn)題，本發(fā)明提供了一種NMOS晶體管，包括半導(dǎo)體襯底；位于所述半導(dǎo)體襯底表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的源/漏區(qū)，所述源/漏區(qū)包括位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第一碳化硅應(yīng)力層和位于所述第一碳化硅應(yīng)力層底部且與所述第一碳化硅應(yīng)力層接觸的第二碳化硅應(yīng)力層，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出?？蛇x的，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出的距離范圍為IOnm 40nm,所述第一碳化娃應(yīng)力層的深度范圍為IOnm 40nm?？蛇x的，所述第二碳化硅應(yīng)力層的深度范圍為30nm lOOnm。可選的，所述第一碳化硅應(yīng)力層和第二碳化硅應(yīng)力層的碳元素的摩爾百分比范圍為 O. 5% 20%。可選的，所述源/漏區(qū)與半導(dǎo)體襯底之間形成有與半導(dǎo)體襯底的材料相同的緩沖
層。 可選的，所述緩沖層的厚度范圍為3nm 10nm?？蛇x的，所述源/漏區(qū)表面形成有第二硅層。本發(fā)明實(shí)施例還提供了一種NMOS晶體管的形成方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏區(qū)，所述源/漏區(qū)包括位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第一碳化硅應(yīng)力層和位于所述第一碳化硅應(yīng)力層底部且與所述第一碳化硅應(yīng)力層接觸的第二碳化硅應(yīng)力層，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出?？蛇x的，形成所述源/漏區(qū)的步驟包括利用濕法刻蝕在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一開(kāi)口，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出；利用干法刻蝕在所述第一開(kāi)口下方的半導(dǎo)體襯底內(nèi)形成第二開(kāi)口 ；在所述第二開(kāi)口內(nèi)填充碳化硅形成第二碳化硅應(yīng)力層，在所述第一開(kāi)口內(nèi)填充碳化娃形成第一碳化娃應(yīng)力層，并對(duì)所述第二碳化娃應(yīng)力層、第一碳化娃應(yīng)力層進(jìn)行離子摻雜，形成源/漏區(qū)。可選的，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出的距離范圍為IOnm 40nm，所述第一開(kāi)口的深度范圍為IOnm 40nm?？蛇x的，所述第二開(kāi)口的深度范圍為30nm lOOnm?？蛇x的，所述第一碳化硅應(yīng)力層、第二碳化硅應(yīng)力層的碳元素的摩爾百分比范圍為 0. 5% 20%?？蛇x的，在對(duì)所述第一開(kāi)口、第二開(kāi)口內(nèi)形成碳化硅應(yīng)力層之前，對(duì)所述第二開(kāi)口底部的半導(dǎo)體襯底進(jìn)行碳離子摻雜?？蛇x的，在對(duì)所述第一開(kāi)口、第二開(kāi)口內(nèi)形成碳化硅應(yīng)力層之前，在所述第一開(kāi)口、第二開(kāi)口內(nèi)壁表面形成一層與所述半導(dǎo)體襯底的材料相同的緩沖層。可選的，所述緩沖層的厚度范圍為3nm 10nm?？蛇x的，在所述源/漏區(qū)表面形成第二硅層?？蛇x的，形成所述源/漏區(qū)的步驟包括利用濕法刻蝕在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一開(kāi)口，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出；
對(duì)所述第一開(kāi)口下方的半導(dǎo)體襯底進(jìn)行碳離子摻雜，形成第二碳化硅應(yīng)力層；在所述第一開(kāi)口內(nèi)填充滿碳化硅形成第一碳化硅應(yīng)力層，并對(duì)所述第二碳化硅應(yīng)力層、第一碳化硅應(yīng)力層進(jìn)行離子摻雜，形成源/漏區(qū)。可選的，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出的距離范圍為IOnm 40nm，所述第一開(kāi)口的深度范圍為IOnm 40nm?？蛇x的，第二碳化硅應(yīng)力層的深度范圍為30nm lOOnm?？蛇x的，所述第一碳化硅應(yīng)力層、第二碳化硅應(yīng)力層的碳元素的摩爾百分比范圍為 O. 5% 20%?？蛇x的，在對(duì)所述第一開(kāi)口進(jìn)行填充之前，在所述第一開(kāi)口半導(dǎo)體襯底內(nèi)壁表面形成一層與所述半導(dǎo)體襯底的材料相同的緩沖層。
可選的，所述緩沖層的厚度范圍為3nm 10nm?？蛇x的，在所述源/漏區(qū)表面形成第二硅層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明實(shí)施例中的NMOS晶體管的源/漏區(qū)材料為碳化硅，所述源/漏區(qū)包括第一碳化硅應(yīng)力層和第二碳化硅應(yīng)力層，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出，將更有效地拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率，且位于所述第一碳化硅應(yīng)力層底部且與所述第一碳化硅應(yīng)力層接觸的第二碳化硅應(yīng)力層的深度范圍為30nm IOOnm,大深度的第二碳化娃應(yīng)力層可以產(chǎn)生較大的拉伸應(yīng)力，進(jìn)一步的拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率。進(jìn)一步的，在所述半導(dǎo)體襯底和源/漏區(qū)之間外延形成有一層與所述半導(dǎo)體襯底材料相同的緩沖層，由于所述緩沖層表面較為光滑，在所述緩沖層表面外延形成的碳化硅的缺陷較少。進(jìn)一步的，在所述源/漏區(qū)表面形成有第二硅層，由于退火處理會(huì)降低所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力，所述源/漏區(qū)表面的第二硅層可以抑制因退火造成的所述源/漏區(qū)拉伸應(yīng)力的退化。


圖I為現(xiàn)有技術(shù)的應(yīng)變娃CMOS晶體管的結(jié)構(gòu)不意圖；圖2為本發(fā)明第一實(shí)施例的NMOS晶體管形成方法的流程示意圖；圖3至圖8為本發(fā)明第一實(shí)施例的NMOS晶體管形成方法的剖面結(jié)構(gòu)示意圖；圖9、圖10為本發(fā)明第一實(shí)施例的NMOS晶體管與現(xiàn)有技術(shù)的NMOS晶體管的測(cè)試結(jié)果圖；圖11為本發(fā)明第二實(shí)施例的NMOS晶體管形成方法的流程示意圖；圖12至圖14為本發(fā)明第二實(shí)施例的NMOS晶體管形成方法的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式由于現(xiàn)有技術(shù)中晶體管的源/漏區(qū)為類矩形結(jié)構(gòu)，對(duì)柵極結(jié)構(gòu)下方的溝道區(qū)產(chǎn)生的應(yīng)力有限，載流子的遷移率的提高較小，晶體管的性能提高有限，發(fā)明人經(jīng)過(guò)研究提出了一種NMOS晶體管，具體包括半導(dǎo)體襯底；位于所述半導(dǎo)體襯底表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的源/漏區(qū)，所述源/漏區(qū)包括位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第一碳化娃應(yīng)力層和位于所述第一碳化娃應(yīng)力層底部且與所述第一碳化娃應(yīng)力層接觸的第二碳化硅應(yīng)力層，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出。由于所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出，也就是伸入到NMOS晶體管柵極結(jié)構(gòu)下方的溝道區(qū)內(nèi)，使得本發(fā)明實(shí)施例的所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力比類矩形結(jié)構(gòu)的源/漏區(qū)產(chǎn)生的拉伸應(yīng)力更大，所述溝道區(qū)的晶格間距更大，電子的遷移率變得更大。且所述第二碳化硅應(yīng)力層位于所述第一碳化硅應(yīng)力層底部且與所述第一碳化硅應(yīng)力層接觸，大深度的第二碳化硅應(yīng)力層可以產(chǎn)生較大的拉伸應(yīng)力，進(jìn)一步的拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施方式
的限制。第一實(shí)施例請(qǐng)參考圖2，為本發(fā)明第一實(shí)施例的NMOS晶體管形成方法的流程示意圖，具體包括步驟S101，提供半導(dǎo)體襯底；步驟S102，在所述半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)；步驟S103，利用濕法刻蝕在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一開(kāi)口，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出；步驟S104，利用干法刻蝕在所述第一開(kāi)口下方的半導(dǎo)體襯底內(nèi)形成第二開(kāi)口 ；步驟S105，在所述第二開(kāi)口內(nèi)填充碳化硅形成第二碳化硅應(yīng)力層，在所述第一開(kāi)口內(nèi)填充碳化娃形成第一碳化娃應(yīng)力層，并對(duì)所述第二碳化娃應(yīng)力層、第一碳化娃應(yīng)力層進(jìn)行離子摻雜，形成源/漏區(qū)。圖3至圖8為本發(fā)明第一實(shí)施例的NMOS晶體管形成方法的剖面結(jié)構(gòu)示意圖。請(qǐng)參考圖3，提供半導(dǎo)體襯底100。所述半導(dǎo)體襯底100為硅襯底、硅鍺襯底、絕緣體上硅(SOI)襯底其中的一種。在本實(shí)施例中，所述半導(dǎo)體襯底100為硅襯底。所述半導(dǎo)體襯底100內(nèi)還形成有淺溝槽隔離結(jié)構(gòu)150，在所述淺溝槽隔離結(jié)構(gòu)150之間的半導(dǎo)體襯底100表面形成有氧化層110，所述淺溝槽隔離結(jié)構(gòu)150位于相鄰的器件之間。在本實(shí)施例中，所述淺溝槽隔離結(jié)構(gòu)150的材料為氧化硅。所述淺溝槽隔離結(jié)構(gòu)150和氧化層110的形成方法包括在相鄰的MOS晶體管之間的半導(dǎo)體襯底100內(nèi)形成溝槽(未圖示)，在所述半導(dǎo)體襯底100表面和所述溝槽表面形成氧化層110，在所述溝槽之間的氧化層110表面形成氮化硅層(未圖示)，在所述溝槽和氮化硅層表面利用化學(xué)氣相沉積形成氧化硅層，以所述氮化硅層為拋光阻擋層，對(duì)所述氧化硅層進(jìn)行化學(xué)機(jī)械拋光，直到暴露出所述氮化硅層，去除所述氮化硅層，在所述溝槽內(nèi)形成淺溝槽隔離結(jié)構(gòu)150。請(qǐng)參考圖4，在所述半導(dǎo)體襯底100表面形成柵極結(jié)構(gòu)200。所述柵極結(jié)構(gòu)200包括位于所述半導(dǎo)體襯底100表面的柵氧化層210、位于所述柵氧化層210表面的柵電極220、位于所述柵氧化層210部分表面和柵電極220側(cè)壁表面的側(cè)墻230。所述柵氧化層210可以通過(guò)刻蝕所述氧化層110 (請(qǐng)參考圖3)形成，也可以通過(guò)去除所述氧化層110，再在所述半導(dǎo)體襯底110表面通過(guò)沉積工藝形成柵氧化層210。在本實(shí)施例中，所述柵氧化層210通過(guò)刻蝕所述氧化層110形成。所述柵電極220的材料為多晶硅或摻雜的多晶硅，所述側(cè)墻230的材料可以是氧化硅、氮化硅或是二者的疊層結(jié)構(gòu)。在其他實(shí)施例中，所述側(cè)墻230位于柵氧化層和柵電極的側(cè)壁表面。由于所述柵極結(jié)構(gòu)的形成方法為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不再贅述。依舊參考圖4，在所述氧化層110(請(qǐng)參考圖3)和淺溝槽隔離結(jié)構(gòu)150表面形成掩膜層410，具體包括在所述氧化層110和淺溝槽隔離結(jié)構(gòu)150表面形成介質(zhì)層，在所述介質(zhì)層表面形成光刻膠層，對(duì)所述光刻膠層進(jìn)行曝光顯影，形成圖形化的光刻膠層420，以所述圖形化的光刻膠層420為掩膜，對(duì)所述介質(zhì)層和氧化層110進(jìn)行干法刻蝕，直到暴露出所述半導(dǎo)體襯底100表面，形成圖形化的掩膜層410。所述圖形化的掩膜層410是為后續(xù)的濕法刻蝕提供掩膜。所述掩膜層410的材料為氧化硅、氮化硅、氮氧化硅或其中幾種的疊層結(jié)構(gòu)?？涛g后的氧化層110包括柵氧化層210和位于所述掩膜層410和半導(dǎo)體襯底之間的氧化層120。 請(qǐng)參考圖5，利用濕法刻蝕在所述柵極結(jié)構(gòu)200兩側(cè)的半導(dǎo)體襯底100內(nèi)形成第一開(kāi)口 310，所述第一開(kāi)口 310向柵極結(jié)構(gòu)200的一側(cè)突出。所述濕法刻蝕工藝是利用所述圖形化的掩膜層410和柵極結(jié)構(gòu)200為掩膜進(jìn)行刻蝕，所述圖形化的掩膜層410和柵極結(jié)構(gòu)200形成的開(kāi)口部分暴露出所述半導(dǎo)體襯底100，利用所述開(kāi)口部分濕法刻蝕所述半導(dǎo)體襯底100，形成第一開(kāi)口 310。濕法刻蝕形成所述第一開(kāi)口 310的具體工藝包括利用濕法刻蝕溶液對(duì)所述開(kāi)口部分暴露出的半導(dǎo)體襯底100進(jìn)行刻蝕，由于濕法刻蝕為各向同性的，在對(duì)所述半導(dǎo)體襯底100進(jìn)行縱向刻蝕的同時(shí)也在進(jìn)行橫向刻蝕，所述柵極結(jié)構(gòu)200下方溝道區(qū)的兩端也有部分半導(dǎo)體襯底被刻蝕掉，使得最終形成的第一開(kāi)口 310向柵極結(jié)構(gòu)200的一側(cè)突出。在本實(shí)施例中，所述濕法刻蝕溶液為濃氫氧化鉀溶液，采用的工藝為浸泡或者噴射方式，最終形成的第一開(kāi)口的深度范圍為IOnm 40nm。由于濕法刻蝕是各向同性的，所述第一開(kāi)口 310向柵極結(jié)構(gòu)200的一側(cè)突出的距離范圍也為IOnm 40nm。在本實(shí)施例中，所述掩膜層410邊緣與淺溝槽隔離結(jié)構(gòu)150之間還有一定距離，所述第一開(kāi)口 310不僅向柵極結(jié)構(gòu)200的一側(cè)突出還向淺溝槽隔離結(jié)構(gòu)150的一側(cè)突出。在其他實(shí)施例中，當(dāng)所述掩膜層410的邊緣位于所述淺溝槽隔離結(jié)構(gòu)150的表面，所述第一開(kāi)口 310僅向柵極結(jié)構(gòu)200的一側(cè)突出。請(qǐng)參考圖6，利用干法刻蝕在所述第一開(kāi)口 310下方的半導(dǎo)體襯底100內(nèi)形成第二開(kāi)口 320。形成所述第二開(kāi)口 320的方法為以所述柵極結(jié)構(gòu)200的側(cè)墻230和光刻膠層420、掩膜層410為掩膜，對(duì)所述第一開(kāi)口 310下方的半導(dǎo)體襯底100進(jìn)行干法刻蝕，形成所述第二開(kāi)口 320。所述第二開(kāi)口 320的深度范圍為30nm lOOnm，所述第二開(kāi)口 320的寬度取決于所述柵極結(jié)構(gòu)200的側(cè)墻230和掩膜層410之間的距離。請(qǐng)參考圖7，在外延形成碳化硅之前，在所述第一開(kāi)口 310、第二開(kāi)口 320內(nèi)壁表面外延形成一層與所述半導(dǎo)體襯底的材料相同的緩沖層330，所述緩沖層的厚度范圍為3nm 10nm。在本實(shí)施例中，由于半導(dǎo)體襯底為娃襯底,所述緩沖層為第一娃層。由于所述第一開(kāi)口 310是利用濕法刻蝕形成，所述第二開(kāi)口 320是利用干法刻蝕形成，所述第一開(kāi)口310、第二開(kāi)口 320內(nèi)壁會(huì)比較粗糙，直接在所述內(nèi)壁表面外延形成的碳化硅會(huì)產(chǎn)生很多缺陷，且在高溫退火后，所述缺陷會(huì)降低所述源/漏區(qū)的應(yīng)力作用，影響器件的電學(xué)性能。因此先在所述第一開(kāi)口 310、第二開(kāi)口 320內(nèi)壁表面外延形成第一硅層，由于外延形成的第一娃層具有較為光滑的表面，在所述第一娃層表面外延形成的碳化娃缺陷較少。請(qǐng)參考圖8，在所述第二開(kāi)口 320 (請(qǐng)參考圖7)內(nèi)填充碳化硅形成第二碳化硅應(yīng)力層350，在所述第一開(kāi)口 310(請(qǐng)參考圖7)內(nèi)填充碳化硅形成第一碳化硅應(yīng)力層340，并對(duì)所述第二碳化硅應(yīng)力層350、第一碳化硅應(yīng)力層340進(jìn)行離子摻雜，形成源/漏區(qū)300。所述碳化硅的形成方法為外延生長(zhǎng)，如氣相外延生長(zhǎng)或固相外延生長(zhǎng)等，所述碳化硅材料的碳元素的摩爾百分比范圍為O. 5% 20%。在本實(shí)施例中，所述碳化硅的形成 工藝為在500°C 575°C的溫度下，利用硅烷、四甲基硅烷、磷化氫反應(yīng)氣體在所述第一開(kāi)口 310、第二開(kāi)口 320內(nèi)利用低壓化學(xué)氣相沉積(LPCVD)外延形成碳化硅，使得形成的碳化硅填充滿所述第一開(kāi)口 310、第二開(kāi)口 320，形成源/漏區(qū)300。所述第一開(kāi)口 310填充滿碳化硅形成第一碳化硅應(yīng)力層340，所述第二開(kāi)口 320填充滿碳化娃形成第二碳化娃應(yīng)力層350,所述第一碳化娃應(yīng)力層340向柵極結(jié)構(gòu)200 —側(cè)突出，所述第二碳化硅應(yīng)力層350位于所述第一碳化硅應(yīng)力層340底部且與所述第一碳化硅應(yīng)力層340接觸。在本實(shí)施例中，利用磷化氫反應(yīng)氣體可使形成的碳化硅原位摻雜有磷離子。在其他實(shí)施例中，所述N型雜質(zhì)(磷離子或砷離子)摻雜的工藝可以通過(guò)將N型雜質(zhì)離子注入到所述碳化硅中的方式完成。在形成碳化硅源/漏區(qū)之后，除去所述光刻膠層420和掩膜層410。除去所述光刻膠層和掩膜層的方法為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不再贅述。在所述第一開(kāi)口、第二開(kāi)口內(nèi)形成碳化硅之后，對(duì)所述源/漏區(qū)進(jìn)行退火處理，使得雜質(zhì)離子被激活，并使得由碳化硅外延引起的缺陷得到修復(fù)。所述退火工藝為高溫烘烤或快速熱退火(RTA)，所述退火的溫度范圍為800°C 1100°C，退火時(shí)間為IOS 30min。在所述第一開(kāi)口、第二開(kāi)口內(nèi)形成碳化硅之前，還可以對(duì)所述第二開(kāi)口底部的半導(dǎo)體襯底進(jìn)行碳離子注入，使得所述第二開(kāi)口底部的半導(dǎo)體襯底變成碳化硅，后續(xù)在第二開(kāi)口內(nèi)利用外延工藝形成碳化娃時(shí)，在所述碳化娃上外延形成的第二碳化娃應(yīng)力層的缺陷就會(huì)比較少。但由于對(duì)所述源/漏區(qū)進(jìn)行退火處理會(huì)降低所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力，為了阻止因退火處理造成拉伸應(yīng)力的降低，在進(jìn)行退火處理之前，還可以在所述源/漏區(qū)表面形成第二硅層，所述源/漏區(qū)表面的第二硅層可以抑制因退火造成的源/漏區(qū)拉伸應(yīng)力的退化。在其他實(shí)施例中，當(dāng)所述源/漏區(qū)的N型雜質(zhì)是通過(guò)離子注入的方式摻雜到所述碳化硅中時(shí)，所述第二硅層能保護(hù)所述源/漏區(qū)，防止源/漏區(qū)的上表面形態(tài)損傷。且當(dāng)所述源/漏區(qū)表面形成導(dǎo)電插塞時(shí)，需要在所述源/漏區(qū)表面形成金屬硅化物，利用第二硅層和在所述第二娃層表面形成的金屬層發(fā)生反應(yīng)生成金屬娃化物，所述金屬娃化物的表面電阻比利用碳化硅與所述金屬層發(fā)生反應(yīng)生成的金屬硅化物的表面電阻要小。
至此，本發(fā)明第一實(shí)施例的NMOS晶體管的剖面結(jié)構(gòu)示意圖請(qǐng)參考圖8，包括半導(dǎo)體襯底100 ;位于所述半導(dǎo)體襯底100表面的柵極結(jié)構(gòu)200，所述柵極結(jié)構(gòu)200包括位于所述半導(dǎo)體襯底100表面的柵氧化層210、位于所述柵氧化層210表面的柵電極220、位于所述柵氧化層210部分表面和柵電極220側(cè)壁表面的側(cè)墻230 ;位于所述柵極結(jié)構(gòu)200兩側(cè)的半導(dǎo)體襯底100內(nèi)的源/漏區(qū)300，所述源/漏區(qū)300包括位于所述柵極結(jié)構(gòu)200兩側(cè)的半導(dǎo)體襯底100內(nèi)的第一碳化娃應(yīng)力層340和位于所述第一碳化娃應(yīng)力層340底部且與所述第一碳化硅應(yīng)力層340接觸的第二碳化硅應(yīng)力層350，所述第一碳化硅應(yīng)力層340向柵極結(jié)構(gòu)200的一側(cè)突出。其中，所述第一碳化娃應(yīng)力層340的深度范圍為IOnm 40nm,所述第一碳化娃應(yīng)力層340向柵極結(jié)構(gòu)200的一側(cè)突出的距離范圍也為IOnm 40nm，所述第二碳化硅應(yīng)力層350的深度范圍為30nm lOOnm。
所述第一碳化硅應(yīng)力層340向柵極結(jié)構(gòu)200 —側(cè)的突出部分與柵極結(jié)構(gòu)200的柵氧化層210接觸，且所述第一碳化硅應(yīng)力層340'的突出部分位于晶體管的溝道區(qū)兩側(cè)并伸入到柵極結(jié)構(gòu)的下方，將更有效地拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率。所述第一碳化硅應(yīng)力層340和第二碳化硅應(yīng)力層350的碳元素的摩爾百分比的范圍為O. 5% 20%。在所述半導(dǎo)體襯底100和源/漏區(qū)300之間，還形成有一層與所述半導(dǎo)體襯底100材料相同的緩沖層330，所述緩沖層330的厚度范圍為3nm 10nm。在本實(shí)施例中，所述半導(dǎo)體襯底為娃襯底，所述緩沖層為第一娃層，所述第一娃層的厚度范圍為3nm 10nm。由于外延形成的第一娃層表面光滑，在所述第一娃層表面外延形成的碳化娃的缺陷較少。在其他實(shí)施例中，在所述位于所述第二碳化硅應(yīng)力層350底部且與第二碳化硅應(yīng)力層350接觸的半導(dǎo)體襯底內(nèi)形成有碳化娃,在所述碳化娃表面外延形成的第二碳化娃應(yīng)力層350的缺陷就較少。在其他實(shí)施例中，在所述源/漏區(qū)表面形成有第二硅層，由于退火處理會(huì)降低所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力，所述源/漏區(qū)表面的第二硅層可以抑制因退火造成的源/漏區(qū)拉伸應(yīng)力的退化。且當(dāng)所述源/漏區(qū)的N型雜質(zhì)是通過(guò)離子注入的方式摻雜到所述源/漏區(qū)時(shí)，所述第二硅層能保護(hù)所述源/漏區(qū)，防止所述源/漏區(qū)的上表面形態(tài)損傷。且當(dāng)所述源/漏區(qū)表面形成導(dǎo)電插塞時(shí)，需要在所述源/漏區(qū)表面形成金屬硅化物，利用第二硅層和所述第二娃層表面形成的金屬層發(fā)生反應(yīng)生成金屬娃化物，所述金屬娃化物的表面電阻比利用碳化硅與所述金屬層發(fā)生反應(yīng)生成的金屬硅化物的表面電阻要小。請(qǐng)參考圖9，為本發(fā)明實(shí)施例的碳化硅源/漏區(qū)和類矩形結(jié)構(gòu)的碳化硅源/漏區(qū)對(duì)溝道區(qū)中心位置的晶格結(jié)構(gòu)產(chǎn)生的拉伸應(yīng)力的一個(gè)測(cè)試結(jié)果圖。所述橫坐標(biāo)表示位于溝道區(qū)中心位置的晶格到半導(dǎo)體襯底表面的距離，所述縱坐標(biāo)為對(duì)溝道區(qū)中心位置的晶格產(chǎn)生的拉伸應(yīng)力，其中負(fù)號(hào)表示為拉伸應(yīng)力。虛線表示現(xiàn)有技術(shù)的類矩形結(jié)構(gòu)的碳化硅源/漏區(qū)對(duì)溝道區(qū)中心位置的晶格結(jié)構(gòu)產(chǎn)生的拉伸應(yīng)力，實(shí)線表示本發(fā)明實(shí)施例的碳化硅源/漏區(qū)對(duì)溝道區(qū)中心位置的晶格結(jié)構(gòu)產(chǎn)生的拉伸應(yīng)力。通過(guò)圖9可以非常直觀的看出，在靠近半導(dǎo)體襯底表面的溝道區(qū)，本發(fā)明實(shí)施例的碳化硅源/漏區(qū)產(chǎn)生的拉伸應(yīng)力比類矩形結(jié)構(gòu)的碳化硅源/漏區(qū)產(chǎn)生的拉伸應(yīng)力多了 4E+9Pa。本發(fā)明實(shí)施例可以大幅拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)。請(qǐng)參考圖10，為本發(fā)明實(shí)施例形成NMOS晶體管和具有類矩形結(jié)構(gòu)的碳化硅源/漏區(qū)的NMOS晶體管的測(cè)試結(jié)果圖?？v坐標(biāo)為漏電流ID0FF，橫坐標(biāo)為飽和電流IDSAT。虛線表示現(xiàn)有技術(shù)的具有類矩形結(jié)構(gòu)的碳化硅源/漏區(qū)的NMOS晶體管，實(shí)線表示本發(fā)明實(shí)施例形成NMOS晶體管。通過(guò)圖10可以非常直觀的看出，當(dāng)漏電流一定時(shí)，本發(fā)明實(shí)施例形成的NMOS晶體管的飽和電流比現(xiàn)有技術(shù)形成的NMOS晶體管的飽和電流要大10%左右，從而提高了器件的電學(xué)性能。本發(fā)明實(shí)施例中的NMOS晶體管的源/漏區(qū)材料為碳化硅，所述源/漏區(qū)包括第一碳化硅應(yīng)力層和第二碳化硅應(yīng)力層，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出，將更有效地拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率，且位于所述第一碳化硅應(yīng)力層底部且與所述第一碳化硅應(yīng)力層接觸的第二碳化硅應(yīng)力層的深度范圍為30nm IOOnm,大深度的第二碳化娃應(yīng)力層可以產(chǎn)生較大的拉伸應(yīng)力，進(jìn)一步的拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率。 進(jìn)一步的，在所述半導(dǎo)體襯底和源/漏區(qū)之間外延形成有一層與所述半導(dǎo)體襯底材料相同的緩沖層，由于所述緩沖層表面較為光滑，在所述緩沖層表面外延形成的碳化硅的缺陷較少。進(jìn)一步的，在所述源/漏區(qū)表面形成有第二硅層，由于退火處理會(huì)降低所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力，所述源/漏區(qū)表面的第二硅層可以抑制因退火造成的所述源/漏區(qū)拉伸應(yīng)力的退化。第二實(shí)施例請(qǐng)參考圖11，為本發(fā)明第二實(shí)施例的NMOS晶體管形成方法的流程示意圖，具體包括步驟S201，提供半導(dǎo)體襯底；步驟S202，在所述半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)；步驟S203，利用濕法刻蝕在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一開(kāi)口，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出；步驟S204，對(duì)所述第一開(kāi)口下方的半導(dǎo)體襯底進(jìn)行碳離子摻雜，形成第二碳化硅應(yīng)力層；步驟S205，在所述第一開(kāi)口內(nèi)填充滿碳化硅形成第一碳化硅應(yīng)力層，并對(duì)所述第二碳化硅應(yīng)力層、第一碳化硅應(yīng)力層進(jìn)行離子摻雜，形成源/漏區(qū)。圖12至圖14為本發(fā)明第二實(shí)施例的NMOS晶體管形成方法的剖面結(jié)構(gòu)示意圖。首先請(qǐng)參考圖3至圖5，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100表面形成柵極結(jié)構(gòu)200，在所述氧化層112和淺溝槽隔離結(jié)構(gòu)150表面形成掩膜層410，用濕法刻蝕在所述柵極結(jié)構(gòu)200兩側(cè)的半導(dǎo)體襯底100內(nèi)形成第一開(kāi)口 310，所述第一開(kāi)口 310向柵極結(jié)構(gòu)200的一側(cè)突出。形成所述半導(dǎo)體結(jié)構(gòu)的材料和具體方法請(qǐng)參考第一實(shí)施例，在此不再贅述。在本實(shí)施例中，所述半導(dǎo)體襯底100為硅襯底。所述第一開(kāi)口的深度范圍為IOnm 40nm。所述第一開(kāi)口 310向柵極結(jié)構(gòu)200的一側(cè)突出的距離范圍也為IOnm 40nm。請(qǐng)參考圖12，對(duì)所述第一開(kāi)口 310下方的半導(dǎo)體襯底100進(jìn)行碳離子摻雜，形成第二碳化硅應(yīng)力層350'。所述碳離子摻雜的方法包括以所述柵極結(jié)構(gòu)200的側(cè)墻230和光刻膠層420、掩膜層410為掩膜，對(duì)所述第一開(kāi)口 310下方的半導(dǎo)體襯底100進(jìn)行碳離子、磷離子注入，形成碳化硅區(qū)域。所述碳離子注入的深度范圍為30nm lOOnm，所述碳離子注入的寬度取決于所述柵極結(jié)構(gòu)200的側(cè)墻230和掩膜層410之間的距離。所述第二碳化硅應(yīng)力層350'的碳元素的摩爾百分比為O. 5% 20%。在本實(shí)施例中，所述磷離子與碳離子是同時(shí)離子注入到所述硅襯底中，所述第二碳化硅應(yīng)力層350'成為后續(xù)形成的源/漏區(qū)的一部分。在其他實(shí)施例中，所述N型雜質(zhì)(磷離子、砷離子)是在第一開(kāi)口填充滿碳化硅后利用離子注入的方式摻雜到所述第二碳化硅應(yīng)力層350'中。在進(jìn)行碳離子注入后，對(duì)所述半導(dǎo)體襯底進(jìn)行退火處理，使得注入的離子激活并修復(fù)離子注入造成的第二碳化硅應(yīng)力層上表面形態(tài)損傷。在其他實(shí)施例中，所述退火處理 可以在形成所述源/漏區(qū)后進(jìn)行。請(qǐng)參考圖13，在外延形成碳化硅之前，可以在所述第一開(kāi)口 310的半導(dǎo)體襯底內(nèi)壁表面外延形成一層與所述半導(dǎo)體襯底的材料相同的緩沖層330'，所述緩沖層的厚度范圍為3nm 10nm。在本實(shí)施例中，所述緩沖層為第一硅層。由于所述第一開(kāi)口 310是利用濕法刻蝕形成，所述第一開(kāi)口 310內(nèi)壁會(huì)比較粗糙，直接在所述半導(dǎo)體襯底內(nèi)壁表面外延形成的碳化硅會(huì)有很多缺陷，影響器件的電學(xué)性能，因此先在所述第一開(kāi)口 310半導(dǎo)體襯底內(nèi)壁表面外延形成第一娃層，由于外延形成的第一娃層具有較為光滑的表面，在所述第一娃層表面外延形成的碳化娃缺陷較少。請(qǐng)參考圖14，在所述第一開(kāi)口 310 (請(qǐng)參考圖13)內(nèi)填充滿碳化硅形成第一碳化硅應(yīng)力層340'，并對(duì)所述第二碳化硅應(yīng)力層350'、第一碳化硅應(yīng)力層340'進(jìn)行離子摻雜，形成源/漏區(qū)300'。所述碳化硅的形成方法為外延生長(zhǎng)，如氣相外延生長(zhǎng)或固相外延生長(zhǎng)等，所述碳化硅材料的碳元素的摩爾百分比范圍為O. 5% 20%。在本實(shí)施例中，所述碳化硅的形成工藝為在500°C 575°C的溫度下，利用硅烷、四甲基硅烷、磷化氫反應(yīng)氣體在所述第一開(kāi)口 310內(nèi)利用低壓化學(xué)氣相沉積(LPCVD)外延形成碳化硅，使得形成的碳化硅填充滿所述第一開(kāi)口 310,形成第一碳化娃應(yīng)力層340'。所述第一碳化娃應(yīng)力層340'和第二碳化娃應(yīng)力層350'構(gòu)成源/漏區(qū)300'。其中，所述第一開(kāi)口 310底部的緩沖層330'由于碳離子的擴(kuò)散作用構(gòu)成了源/漏區(qū)300'的一部分。所述第一開(kāi)口 310填充碳化硅形成第一碳化硅應(yīng)力層340'，所述碳離子注入到所述第一開(kāi)口底部的半導(dǎo)體襯底形成第二碳化硅應(yīng)力層350'，所述第一碳化硅應(yīng)力層340'向柵極結(jié)構(gòu)200 —側(cè)突出，所述第二碳化硅應(yīng)力層350'位于所述第一碳化硅應(yīng)力層340'底部且與所述第一碳化硅應(yīng)力層340'接觸。在本實(shí)施例中，利用所述磷化氫反應(yīng)氣體可使形成的第一碳化硅應(yīng)力層340'原位摻雜有磷離子。在其他實(shí)施例中，所述N型雜質(zhì)(磷離子或砷離子)摻雜的工藝可以通過(guò)將N型雜質(zhì)離子注入到第一碳化硅應(yīng)力層340'中。在形成碳化硅源/漏區(qū)之后，除去所述光刻膠層420和掩膜層410，除去所述光刻膠層和掩膜層的方法為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不再贅述。
在所述第一開(kāi)口內(nèi)形成碳化硅之后，對(duì)所述第一碳化硅應(yīng)力層進(jìn)行退火處理，使得雜質(zhì)離子被激活，并使得由碳化硅外延引起的缺陷得到修復(fù)。所述退火工藝為高溫烘烤或快速熱退火(RTA)，所述退火的溫度范圍為800°C 1100°C，退火時(shí)間為IOS 30min。但所述退火處理會(huì)降低所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力，為了阻止因退火處理造成拉伸應(yīng)力的降低，在進(jìn)行退火處理之前，還可以在所述源/漏區(qū)表面形成第二硅層，所述源/漏區(qū)表面的第二硅層可以抑制因退火造成的所述源/漏區(qū)拉伸應(yīng)力的退化。且當(dāng)所述源/漏區(qū)的N型雜質(zhì)是通過(guò)離子注入的方式摻雜到所述源/漏區(qū)時(shí)，所述第二硅層能保護(hù)所述源/漏區(qū)，防止所述源/漏區(qū)的上表面形態(tài)損傷。且當(dāng)所述源/漏區(qū)表面形成導(dǎo)電插塞時(shí)，需要在所述源/漏區(qū)表面形成金屬硅化物，利用第二硅層和所述第二硅層表面形成的金屬層發(fā)生反應(yīng)生成金屬硅化物，所述金屬硅化物的表面電阻比利用碳化硅與所述金屬層發(fā)生反應(yīng)生成的金屬硅化物的表面電阻要小。至此，本發(fā)明第二實(shí)施例的NMOS晶體管的剖面結(jié)構(gòu)示意圖請(qǐng)參考圖14，包括半導(dǎo)體襯底100 ;位于所述半導(dǎo)體襯底100表面的柵極結(jié)構(gòu)200，所述柵極結(jié)構(gòu)200包括位于所述半導(dǎo)體襯底100表面的柵氧化層210、位于所述柵氧化層210表面的柵電極220、位于 所述柵氧化層210部分表面和柵電極220側(cè)壁表面的側(cè)墻230 ;位于所述柵極結(jié)構(gòu)200兩側(cè)的半導(dǎo)體襯底100內(nèi)的源/漏區(qū)300'，所述源/漏區(qū)300'包括位于所述柵極結(jié)構(gòu)200兩側(cè)的半導(dǎo)體襯底100內(nèi)的第一碳化娃應(yīng)力層340'和位于所述第一碳化娃應(yīng)力層340'底部且與所述第一碳化硅應(yīng)力層340'接觸的第二碳化硅應(yīng)力層350'，所述第一碳化硅應(yīng)力層340'向柵極結(jié)構(gòu)200的一側(cè)突出。其中，所述第一碳化娃應(yīng)力層340'的深度范圍為IOnm 40nm,所述第一碳化娃應(yīng)力層340'向柵極結(jié)構(gòu)200的一側(cè)突出的距離范圍也為IOnm 40nm,所述第二碳化娃應(yīng)力層350'的深度范圍為30nm lOOnm。所述第一碳化硅應(yīng)力層340'向柵極結(jié)構(gòu)200 —側(cè)的突出部分與柵極結(jié)構(gòu)200的柵氧化層210接觸，且所述第一碳化硅應(yīng)力層340，的突出部分位于晶體管的溝道區(qū)兩側(cè)并伸入到柵極結(jié)構(gòu)的下方，將更有效地拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率。所述第一碳化硅應(yīng)力層340'、第二碳化硅應(yīng)力層350'中碳元素的摩爾百分比的范圍為O. 5% 20%。在所述半導(dǎo)體襯底100和第一碳化硅應(yīng)力層340'之間，還形成有一層與所述半導(dǎo)體襯底100材料相同的緩沖層330'，所述緩沖層330'的厚度范圍為3nm 10nm。在本實(shí)施例中，所述半導(dǎo)體襯底為娃襯底，所述緩沖層為第一娃層。由于外延形成的第一娃層表面光滑，在所述第一娃層表面外延形成的碳化娃的缺陷較少。在其他實(shí)施例中，在所述源/漏區(qū)表面形成有第二硅層，由于退火處理會(huì)降低所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力，所述源/漏區(qū)表面的第二硅層可以抑制因退火造成的源/漏區(qū)拉伸應(yīng)力的退化。且當(dāng)所述源/漏區(qū)的N型雜質(zhì)是通過(guò)離子注入的方式摻雜到所述源/漏區(qū)時(shí)，所述第二硅層能保護(hù)所述源/漏區(qū)，防止所述源/漏區(qū)的上表面形態(tài)損傷。且當(dāng)所述源/漏區(qū)表面形成導(dǎo)電插塞時(shí)，需要在所述源/漏區(qū)表面形成金屬硅化物，利用第二硅層和所述第二娃層表面形成的金屬層發(fā)生反應(yīng)生成金屬娃化物，所述金屬娃化物的表面電阻比利用碳化硅與所述金屬層發(fā)生反應(yīng)生成的金屬硅化物的表面電阻要小。
本發(fā)明實(shí)施例中的NMOS晶體管的源/漏區(qū)材料為碳化硅，所述源/漏區(qū)包括第一碳化娃應(yīng)力層和第二碳化娃應(yīng)力層，通過(guò)在所述第一開(kāi)口填充碳化娃形成第一碳化娃應(yīng)力層，通過(guò)將所述碳離子注入到所述第一開(kāi)口底部的半導(dǎo)體襯底形成第二碳化硅應(yīng)力層，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出，將更有效地拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率，且位于所述第一碳化硅應(yīng)力層底部且與所述第一碳化硅應(yīng)力層接觸的第二碳化硅應(yīng)力層的深度范圍為30nm lOOnm，大深度的第二碳化硅應(yīng)力層可以產(chǎn)生較大的拉伸應(yīng)力，進(jìn)一步的拉伸所述柵極結(jié)構(gòu)下方的溝道區(qū)的晶格結(jié)構(gòu)，提高電子在溝道區(qū)的遷移率。
·
進(jìn)一步的，在所述半導(dǎo)體襯底和源/漏區(qū)之間外延形成有一層與所述半導(dǎo)體襯底材料相同的緩沖層，由于所述緩沖層表面較為光滑，在所述緩沖層表面外延形成的碳化硅的缺陷較少。進(jìn)一步的，在所述源/漏區(qū)表面形成有第二硅層，由于退火處理會(huì)降低所述源/漏區(qū)產(chǎn)生的拉伸應(yīng)力，所述源/漏區(qū)表面的第二硅層可以抑制因退火造成的所述源/漏區(qū)拉伸應(yīng)力的退化。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種NMOS晶體管，其特征在于，包括 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底表面的柵極結(jié)構(gòu)； 位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的源/漏區(qū)，所述源/漏區(qū)包括位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第一碳化娃應(yīng)力層和位于所述第一碳化娃應(yīng)力層底部且與所述第一碳化娃應(yīng)力層接觸的第二碳化娃應(yīng)力層，所述第一碳化娃應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出。
2.如權(quán)利要求I所述的NMOS晶體管，其特征在于，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出的距離范圍為IOnm 40nm,所述第一碳化娃應(yīng)力層的深度范圍為IOnm 40nmo
3.如權(quán)利要求I所述的NMOS晶體管，其特征在于，所述第二碳化硅應(yīng)力層的深度范圍為 30nm lOOnm。
4.如權(quán)利要求I所述的NMOS晶體管，其特征在于，所述第一碳化硅應(yīng)力層和第二碳化硅應(yīng)力層的碳元素的摩爾百分比范圍為O. 5% 20%。
5.如權(quán)利要求I所述的NMOS晶體管，其特征在于，所述源/漏區(qū)與半導(dǎo)體襯底之間形成有與半導(dǎo)體襯底的材料相同的緩沖層。
6.如權(quán)利要求5所述的NMOS晶體管，其特征在于，所述緩沖層的厚度范圍為3nm IOnm0
7.如權(quán)利要求I所述的NMOS晶體管，其特征在于，所述源/漏區(qū)表面形成有第二硅層。
8.—種NMOS晶體管的形成方法，其特征在于，包括 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底表面形成柵極結(jié)構(gòu)； 在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏區(qū)，所述源/漏區(qū)包括位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第一碳化娃應(yīng)力層和位于所述第一碳化娃應(yīng)力層底部且與所述第一碳化娃應(yīng)力層接觸的第二碳化娃應(yīng)力層，所述第一碳化娃應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出。
9.如權(quán)利要求8所述的NMOS晶體管的形成方法，其特征在于，形成所述源/漏區(qū)的步驟包括 利用濕法刻蝕在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一開(kāi)口，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出； 利用干法刻蝕在所述第一開(kāi)口下方的半導(dǎo)體襯底內(nèi)形成第二開(kāi)口； 在所述第二開(kāi)口內(nèi)填充碳化硅形成第二碳化硅應(yīng)力層，在所述第一開(kāi)口內(nèi)填充碳化硅形成第一碳化硅應(yīng)力層，并對(duì)所述第二碳化硅應(yīng)力層、第一碳化硅應(yīng)力層進(jìn)行離子摻雜，形成源/漏區(qū)。
10.如權(quán)利要求9所述的NMOS晶體管的形成方法，其特征在于，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出的距離范圍為IOnm 40nm,所述第一開(kāi)口的深度范圍為IOnm 40nm。
11.如權(quán)利要求9所述的NMOS晶體管的形成方法，其特征在于，所述第二開(kāi)口的深度范圍為 30nm lOOnm。
12.如權(quán)利要求9所述的NMOS晶體管的形成方法，其特征在于，所述第一碳化硅應(yīng)力層、第二碳化硅應(yīng)力層的碳元素的摩爾百分比范圍為O. 5% 20%。
13.如權(quán)利要求9所述的NMOS晶體管的形成方法，其特征在于，在對(duì)所述第一開(kāi)口、第二開(kāi)口內(nèi)形成碳化硅應(yīng)力層之前，對(duì)所述第二開(kāi)口底部的半導(dǎo)體襯底進(jìn)行碳離子摻雜。
14.如權(quán)利要求9所述的NMOS晶體管的形成方法，其特征在于，在對(duì)所述第一開(kāi)口、第二開(kāi)口內(nèi)形成碳化硅應(yīng)力層之前，在所述第一開(kāi)口、第二開(kāi)口內(nèi)壁表面形成一層與所述半導(dǎo)體襯底的材料相同的緩沖層。
15.如權(quán)利要求14所述的NMOS晶體管的形成方法，其特征在于，所述緩沖層的厚度范圍為3nm 10nm。
16.如權(quán)利要求9所述的NMOS晶體管的形成方法，其特征在于，在所述源/漏區(qū)表面形成第二硅層。
17.如權(quán)利要求8所述的NMOS晶體管的形成方法，其特征在于，形成所述源/漏區(qū)的步驟包括 利用濕法刻蝕在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成第一開(kāi)口，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出； 對(duì)所述第一開(kāi)口下方的半導(dǎo)體襯底進(jìn)行碳離子摻雜，形成第二碳化硅應(yīng)力層； 在所述第一開(kāi)口內(nèi)填充滿碳化娃形成第一碳化娃應(yīng)力層，并對(duì)所述第二碳化娃應(yīng)力層、第一碳化硅應(yīng)力層進(jìn)行離子摻雜，形成源/漏區(qū)。
18.如權(quán)利要求17所述的NMOS晶體管的形成方法，其特征在于，所述第一開(kāi)口向柵極結(jié)構(gòu)的一側(cè)突出的距離范圍為IOnm 40nm,所述第一開(kāi)口的深度范圍為IOnm 40nm。
19.如權(quán)利要求17所述的NMOS晶體管的形成方法，其特征在于，第二碳化硅應(yīng)力層的深度范圍為30nm lOOnm。
20.如權(quán)利要求17所述的NMOS晶體管的形成方法，其特征在于，所述第一碳化硅應(yīng)力層、第二碳化硅應(yīng)力層的碳元素的摩爾百分比范圍為O. 5% 20%。
21.如權(quán)利要求17所述的NMOS晶體管的形成方法，其特征在于，在對(duì)所述第一開(kāi)口進(jìn)行填充之前，在所述第一開(kāi)口半導(dǎo)體襯底內(nèi)壁表面形成一層與所述半導(dǎo)體襯底的材料相同的緩沖層。
22.如權(quán)利要求21所述的NMOS晶體管的形成方法，其特征在于，所述緩沖層的厚度范圍為3nm 10nm。
23.如權(quán)利要求17所述的NMOS晶體管的形成方法，其特征在于，在所述源/漏區(qū)表面形成第二硅層。
全文摘要
一種NMOS晶體管及其形成方法，所述NMOS晶體管包括半導(dǎo)體襯底；位于所述半導(dǎo)體襯底表面的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的源/漏區(qū)，所述源/漏區(qū)包括位于所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)的第一碳化硅應(yīng)力層和位于所述第一碳化硅應(yīng)力層底部且與所述第一碳化硅應(yīng)力層接觸的第二碳化硅應(yīng)力層，所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出。由于所述第一碳化硅應(yīng)力層向柵極結(jié)構(gòu)的一側(cè)突出，且所述第二碳化硅應(yīng)力層深度較大，使得所述NMOS晶體管的源/漏區(qū)產(chǎn)生的拉伸應(yīng)力更大，所述NMOS晶體管的溝道區(qū)的晶格間距更大，電子的遷移率變得更大。
文檔編號(hào)H01L29/78GK102931233SQ201110226348
公開(kāi)日2013年2月13日 申請(qǐng)日期2011年8月8日 優(yōu)先權(quán)日2011年8月8日
發(fā)明者趙猛, 三重野文健 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司