專利名稱：半導體器件結構及其制作方法
技術領域：
本發(fā)明涉及半導體領域，更具體地，涉及一種帶有鰭的半導體器件結構及其制作方法，其中能夠高質(zhì)量地形成柵電極圖案。
背景技術：
隨著集成密度的日益提高，鰭式晶體管結構如FinFET(鰭式場效應晶體管)由于其良好的電學性能、可擴展性以及與常規(guī)制造工藝的兼容性而倍受關注。圖I中示出了示例FinFET的透視圖。如圖I所示，該FinFET包括體Si半導體襯底101 ;在體Si半導體襯底101上形成的鰭102 ;與鰭102相交的柵電極103，柵電極103與鰭102之間設有柵介質(zhì)層104;以及隔離區(qū)(如SiO2) 105。在該FinFET中，在柵電極103的控制下，在鰭102中具體地在鰭102的三個側壁(圖中左、右側壁以及頂壁)中產(chǎn)生導電溝道，如圖I中箭頭所·示。也即，鰭102位于柵電極103之下的部分充當溝道區(qū)，源極區(qū)、漏極區(qū)則分別位于溝道區(qū)兩側。在圖I的示例中，F(xiàn)inFET形成于體半導體襯底上，但是FinFET也可以形成于其他形式的襯底如SOI (絕緣體上半導體)襯底上。另外，圖I所示的FET由于在鰭102的三個側壁上均能產(chǎn)生溝道，從而也稱作3柵FET。例如，通過在鰭102的頂壁與柵電極103之間設置隔離層(例如氮化物)來形成2柵FET，此時在鰭102的頂壁上不會產(chǎn)生溝道。另外，為了增強驅動能力以提供更高性能，可以將多個鰭連接在一起形成同一器件。參見圖2，三個鰭102a、102b、102c受相同柵電極103的控制，且它們可以連接到相同的源極和漏極(圖中未示出)，從而圖2所示的該FinFET的電流驅動能力大大增加。圖2中其余標記與圖I中相同。圖3示出了實際制造的FinFET中鰭102與柵電極103的形貌的照片。但是，隨著器件特征尺寸的日益縮小，要為鰭式晶體管形成柵電極變得越來越困難。另一方面，根據(jù)常規(guī)工藝，要在柵電極以及源、漏區(qū)上形成接觸部，需要先刻蝕接觸孔，然后在接觸孔中填充導電材料如金屬。這種接觸部形成工藝在鰭式晶體管中是非常困難的。有鑒于此，需要提供一種新穎的帶有鰭的半導體器件結構及其制作方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導體器件結構及其制作方法，以克服上述現(xiàn)有技術中的問題。根據(jù)本發(fā)明的一個方面，提供了一種制作半導體器件結構的方法，包括提供半導體襯底；在半導體襯底上沿第一方向形成鰭；在半導體襯底上沿與第一方向交叉的第二方向形成柵極線，所述柵極線經(jīng)由柵介質(zhì)層與鰭相交；繞所述柵極線形成電介質(zhì)側墻；繞所述電介質(zhì)側墻的外側形成導電側墻；以及在預定區(qū)域處，實現(xiàn)器件間電隔離，被隔離的柵極線部分形成相應單元器件的柵電極，被隔離的導電側墻部分形成相應單元器件的接觸部。
根據(jù)本發(fā)明的另一方面，提供了一種半導體器件結構，包括半導體襯底；在半導體襯底上形成的多個單元器件，每一單元器件包括沿第一方向延伸的鰭；沿與第一方向交叉的第二方向延伸的柵電極，所述柵電極經(jīng)由柵介質(zhì)層與鰭相交；在所述柵電極兩側形成的電介質(zhì)側墻；以及在所述電介質(zhì)側墻的外側形成的導電側墻，所述導電側墻用于所述單元器件的接觸部，其中，沿第二方向相鄰的單元器件各自的柵電極、電介質(zhì)側墻和導電側墻分別由沿第二方向延伸的同一柵極線、同一電介質(zhì)側墻層和同一導電側墻層形成，所述柵極線在所述相鄰的單元器件之間的預定區(qū)域中包括第一電隔離部，所述導電側墻層在所述相鄰的單元器件之間的預定區(qū)域中包括第二電隔離部，所述電介質(zhì)側墻層僅在所述柵極線外側延伸。 在本發(fā)明中，在形成了電介質(zhì)側墻以及導電側墻之后，再進行各器件之間的電隔離操作例如切斷或氧化。因此，電介質(zhì)和導電側墻的側墻材料沒有延伸進入相鄰的單元器件的相對柵電極端面之間，從而不會如現(xiàn)有技術中那樣由于切口處存在側墻材料而出現(xiàn)孔洞等缺陷，并因為可以減少器件間的最小電隔離距離從而可以增加器件的集成度，降低集成電路的制造成本。與現(xiàn)有技術中通過刻蝕接觸孔并以導電材料填充接觸孔來形成接觸部不同，根據(jù)本發(fā)明的實施例，以側墻的方式來形成接觸部，避免了常規(guī)技術中形成接觸孔的困難。此夕卜，根據(jù)本發(fā)明的實施例形成的接觸部，以側墻的方式形成在電介質(zhì)側墻外側，從而自對準于源/漏區(qū)，并因此可以充當半導體器件的源/漏區(qū)與外部之間電連接的接觸部。另外，在本發(fā)明中，通過平坦化處理，可以使得導電側墻(下接觸部)與柵堆疊具有相同的聞度。因此，有利于后續(xù)電連接等工藝的進行。


通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中圖I示出了示例FinFET的透視圖；圖2示出了實際制造的FinFET中鰭與柵電極的形貌的照片；圖3示出了常規(guī)工藝中FinFET的鰭的形成，其中(a)為頂視圖，(b)為沿(a)中A-A'線的截面圖；圖4示出了在圖3所示的結構上形成柵介質(zhì)層和柵電極層之后得到的結構；圖5-7示出了常規(guī)工藝中FinFET的柵堆疊構圖，其中(a)為頂視圖，(b)為沿(a)中A-A'線的截面圖；圖8示出了常規(guī)工藝中最終形成的柵電極以及繞柵電極形成的柵側墻；圖9-12示出了根據(jù)本發(fā)明第一實施例的半導體器件結構的制作流程，其中(a)為頂視圖，(b)為沿(a)中A-A'線的截面圖；圖13-16示出了根據(jù)本發(fā)明第二實施例的半導體器件結構的制作流程，其中(a)為頂視圖，(b)為沿(a)中A-A'線的截面具體實施例方式以下，通過附圖中示出的具體實施例來描述本發(fā)明。但是應該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據(jù)實際所需可以另外設計具有不同形狀、大小、相對位置的區(qū)域/層。在描述本發(fā)明的實施例之前，先簡要介紹常規(guī)工藝中FinFET柵堆疊的形成方法。如圖3所示，首先在半導體襯底上形成鰭。在圖3所示的示例中，半導體襯底為SOI襯底，包括兩個Si層200和202以及嵌于它們之間的SiO2層201。通過以構圖的硬掩膜層203 (如Si3N4)為掩膜，對Si層202進行刻蝕，形成鰭。盡管在該示例中半導體襯底包 括Si且構成鰭的半導體材料也包括Si，但是本領域技術人員能夠理解，半導體襯底和/或鰭可以包括任意合適的半導體材料，如Ge、GaN、InP等。在以下的描述中，同樣以SOI襯底為例，但是本發(fā)明不限于此。硬掩膜層203可以去除，這樣隨后制造的柵電極能夠經(jīng)由柵介質(zhì)層與鰭202的三個側壁相接觸，從而形成3柵(Tri-Gate)FET。當然，硬掩膜層203也可以保留，這樣隨后制造的柵電極經(jīng)由柵介質(zhì)層只與鰭202的兩個側壁相接觸(頂壁上由于存在硬掩膜層203從而不受柵電極的控制而產(chǎn)生溝道)，從而形成2柵FET。下文均以3柵FET為例進行描述。但是本領域技術人員應當理解，本發(fā)明同樣可以適用于2柵FET以及其他帶有鰭的半導體器件結構。接下來，如圖4所示，在形成有鰭的半導體襯底上依次形成柵介質(zhì)層203 (如，高k柵介質(zhì)層)和柵電極層204 (如,金屬柵電極層)。然后，對柵介質(zhì)層203和柵電極層204進行構圖，以形成最終的柵堆疊。具體地，參見圖5(a)，其中以頂視圖示出了半導體襯底，該半導體襯底上如圖4所示形成有鰭202的圖案(注意，圖4中示出了圖5(a)中所示結構的一部分，故兩者看起來不一樣)，并且形成有柵介質(zhì)層203和柵電極層204。但是，為清楚起見，該頂視圖中并沒有示出柵介質(zhì)層203和柵電極層204 (以下各頂視圖中同樣如此)。在該結構上，通過涂覆光刻膠并利用掩模進行曝光，然后顯影，獲得與將要形成的柵極線圖案相對應的光刻膠線形圖案205。圖案205中各線段是沿同一方向彼此平行印制的，它們具有相同或相近的間距和關鍵尺寸。在圖5(b)中，為例方便起見，僅示出了沿A-A'線的兩條線段205。以下各截面圖中同樣如此。然后，如圖6所示，通過利用切斷掩模進行再次曝光并顯影，在線形圖案205上形成切口 206。從而，使得圖案205中與各單元器件相對應的柵極圖案彼此斷開。最后，利用形成有切口 206的光刻膠圖案205，進行刻蝕，并最終形成與該圖案相對應的柵堆疊。圖7中示出了刻蝕后形成的柵電極204。在此需要指出的是，在圖7所示的示例中，并未刻蝕柵介質(zhì)層203。但是本領域技術人員應當理解，在刻蝕柵電極層204之后可以進一步刻蝕柵介質(zhì)層203。當然，也可以在如圖5所示印制線性圖案205之后先進行一次刻蝕，得到平行的柵極線；然后再利用切斷掩膜，進行第二刻蝕，在平行的柵極線中形成切口。在以上過程中，將用于形成柵極圖案的一次曝光分成了兩次來實現(xiàn)一次曝光線形圖案205 ;另一次曝光切口 206。從而可以降低對光刻的要求，改進光刻中對線寬的控制。此外，可以消除許多鄰近效應。但是，隨著器件特征尺寸的縮小，上述常規(guī)工藝遇到了越來越多的問題。根據(jù)這種常規(guī)工藝，在形成切口后，需對器件形成電介質(zhì)側墻等工藝。參見圖8，其中示出了環(huán)繞柵電極204形成電介質(zhì)側墻207(在圖8中，為簡單起見，最上側的柵電極端部和最下側的柵電極端部處并沒有示出側墻；但是需要指出的是，如果某一柵電極204終止于這些位置，那么這些位置處同樣形成有側墻207，即，側墻207是圍繞柵電極204形成的)。由于柵極圖案中存在切口 206，從而側墻材料也會進入該切口 206內(nèi)。這樣，柵極線中的切口會對電介質(zhì)側墻的形貌造成影響。比如，柵極線中的切口如果太小(相鄰柵電極相 對端面間的距離太小)，電介質(zhì)會在切口處形成孔洞(void)。這種孔洞可能會在后續(xù)工藝中形成器件間的短路等。另外，電介質(zhì)側墻材料在切口處的形貌也會對后續(xù)的CMP工藝要求造成巨大影響。因此，這種常規(guī)工藝要求非常精確的(柵電極)端到端間隔。而這種要求，使得光學鄰近修正(Optical Proximity Correction, 0PC)的難度變大。而且，切斷掩膜的設計變得具有挑戰(zhàn)性。特別是，近年來為了使用高k柵介質(zhì)/金屬柵的結構而采用替代柵工藝。而替代柵工藝使得這種線形和切斷(line-and-cut)方法更加復雜。另外，在常規(guī)工藝中，柵極以及源/漏極的接觸部是通過形成層間電介質(zhì)層、在層間電介質(zhì)層中刻蝕接觸孔、并以導電材料填充接觸孔的方法來形成的。但是，在極小的柵極以及源/漏極上刻蝕與之對準的接觸孔是一項非常困難的任務。而且，柵極與源/漏極的高度不同，從而它們之上的接觸孔的刻蝕深度也不一樣，這也造成了接觸部形成的困難。本發(fā)明正是針對現(xiàn)有技術中的這些問題提出的。(第一實施例)以下將參照附圖9 12來描述本發(fā)明的第一實施例。根據(jù)本發(fā)明的實施例，在如以上參照圖5所述印制光刻膠線形圖案之后，并不立即使用切斷掩模來形成切口圖案，而是直接利用線形圖案來刻蝕柵電極層，以形成平行的柵極線。具體地，如圖9所示，在SOI襯底(包括兩個Si層1000、1002以及嵌于它們之間的SiO2層1001)上形成鰭1002之后，依次形成柵介質(zhì)層1003和柵電極層1004。然后，印制與將要形成的柵極線圖案相對應的光刻膠線形圖案，光刻膠線形圖案中各線段是沿同一方向彼此平行印制的(參見以上結合圖5的描述)。這些平行線段可以具有不同的間距和/或不同的寬度。在形成了線形圖案之后，并不立即使用切斷掩模來形成切口圖案，而是直接利用線形圖案來刻蝕柵電極層，以形成平行的柵極線1004。在此，還刻蝕了柵介質(zhì)層1003，從而柵介質(zhì)層1003僅位于柵極線1004之下，參見圖9 (b)。柵介質(zhì)層1003例如可以是普通的介質(zhì)材料SiO2，或者是高k柵介質(zhì)材料，如Η 2、HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, A1203、La203、ZrO2, LaAlO 中任一種或其組合，或者是其他材料。柵電極層1004例如可以包括多晶硅或金屬材料如Ti、Co、Ni、Al、W或其合金或金
屬氮化物等。
在形成了柵極線1004之后，可以按照常規(guī)工藝來進行處理，以形成半導體器件結構如晶體管結構。例如，可以進行離子注入(進行摻雜以便形成源/漏等)、側墻形成、硅化、雙應力襯層集成等。在此，需要指出的是，這些形成半導體器件的具體工藝(如離子注入、硅化等)，與本發(fā)明的主旨并無直接關聯(lián)，在此不進行詳細描述。它們可以采用現(xiàn)有技術來實現(xiàn)，也可以采用將來發(fā)展的技術來實現(xiàn)，這并不影響本發(fā)明。以下，主要描述根據(jù)本發(fā)明的側墻形成。具體地，如圖10所示，繞柵極線1004形成電介質(zhì)側墻層1005。例如，可以通過在整個半導體器件結構上淀積一層或多層電介質(zhì)材料，例如Si02、Si3N4, SiON或其他材料，或者這些材料的組合，再通過反應離子刻蝕形成電介質(zhì)側墻層1005。由于柵極線1004中并沒有形成開口，因此除了柵極線1004在圖中豎直方向上的末端處，電介質(zhì)側墻層1005形成于柵極線1004沿圖中水平方向的兩側。S卩，電介質(zhì)側墻層1005僅在柵極線1004的外側延伸。 另外，如果之前在柵極線刻蝕步驟中并沒有刻蝕柵介質(zhì)層的話，在形成側墻層1005之后，則可沿側墻層進行刻蝕，使得位于側墻層之外的柵介質(zhì)層1003被去除。優(yōu)選地，為了更好地形成到器件源/漏區(qū)的接觸，如圖11所示，繞如上所述形成的電介質(zhì)側墻層1005外側，以導電材料來形成導電側墻層1006。同樣地，由于柵極線1004中并沒有形成開口，因此除了柵極線1004在圖中豎直方向上的末端處，導電側墻層1006形成于電介質(zhì)側墻層1005沿圖中水平方向的外側。當然，電介質(zhì)側墻層與導電側墻層也可以形成在器件突出鰭的兩側，圖中并未示出。在形成器件的過程中，可以根據(jù)器件的需要選擇地去除器件突出鰭兩側的電介質(zhì)側墻層和導電側墻層。例如，導電側墻層1006可以通過如下方式來形成。在半導體襯底上保形淀積一層導電材料，如金屬、金屬氮化物、碳等；然后對所淀積的導電材料層進行選擇性刻蝕，從而去除其與襯底表面平行的部分，僅保留其與襯底表面垂直的部分，并因此得到導電側墻層1006。當然，本領域技術人員也可以想到其他方式來形成導電側墻層1006以及上述的電介質(zhì)側墻層1005。從圖11(b)可以看出，導電側墻層1006自對準于柵堆疊兩側的鰭區(qū)域，從而可以用作源/漏區(qū)與外部電連接的接觸部。接下來，可以在得到的結構上形成層間電介質(zhì)層1007(參見圖12)。這種層間電介質(zhì)層通?？梢园ǖ锶鏢i3N4。在本發(fā)明中，優(yōu)選地，為了進一步改善器件性能，層間電介質(zhì)層由帶有應力的電介質(zhì)材料制成。例如，對于NFET，層間電介質(zhì)層可以由帶有拉應力的電介質(zhì)材料制成；對于PFET,層間電介質(zhì)層可以由帶有壓應力的電介質(zhì)材料制成。隨后，如圖12所示，按照設計將如上所述形成的柵極線1004、電介質(zhì)側墻層1005以及導電側墻層1006，在預定區(qū)域處切斷，以實現(xiàn)各單元器件之間的電隔離(圖12(a)中為清楚起見，沒有示出所形成的層間電介質(zhì)層)。通常來說，在鰭1002之間的無源區(qū)域(field)上方進行切斷，切口的寬度(沿圖中豎直方向)一般為l-10nm。這種切斷例如可以利用切斷掩模，通過反應離子刻蝕或激光切割刻蝕等方法來實現(xiàn)。例如，如果使用刻蝕方法，首先在襯底上涂覆光刻膠，并通過切斷掩模來對光刻膠進行構圖，使得與將要形成的切口相對應的預定區(qū)域暴露在外。然后，將暴露在外的這些柵極線1004、繞其形成的電介質(zhì)側墻層1005以及導電側墻層1006切斷，形成切口 1008。結果切斷的柵極線1004形成電隔離的柵電極；切斷的電介質(zhì)側墻層形成電隔離的電介質(zhì)側墻；切斷的導電側墻層1006形成電隔離的導電側墻，這種導電側墻構成相應器件的接觸部。切口 1008隨后可以被另外的層間電介質(zhì)層填充。這里需要指出的是，由于電介質(zhì)側墻層1005并不導電，不會妨礙單元器件之間的電隔離，因此可以在上述切斷過程中并不切斷電介質(zhì)側墻層1005。例如，在通過反應離子刻蝕來進行切斷的情況下，可以進行選擇性刻蝕，使得刻蝕基本上不會影響電介質(zhì)側墻層1005?；蛘撸谝陨咸幚碇胁⒉徽嬲袛?，而是可以通過向切口位置例如注入氧，來使得柵極線1004中的半導體材料(例如，Si)以及導電側墻層1006中的導電材料(例如，金屬)氧化，從而形成絕緣的氧化物。結果，通過生成的氧化物，使得切口位置兩端的柵極線1004彼此電隔離(等效于“切斷”的效果)從而形成電隔離的柵電極，切口位置兩端的導電偵技嗇層1006彼此電隔離(等效于“切斷”的效果)從而形成電隔離的導電側墻即電隔離的接觸部。當然，注入的元素不限于氧，本領域技術人員也可以根據(jù)所使用的柵極線1004和導電側墻層1006的材料，適當選擇注入的氣體或化學物質(zhì)，使它們發(fā)生反應從而生成絕緣 材料，并因此實現(xiàn)電隔離。這樣，就基本上完成了根據(jù)本發(fā)明的半導體器件結構的制作。需要指出的是，在上述實施例中，先形成層間電介質(zhì)層1007，然后再進行柵極線和導電側墻層(以及可選的電介質(zhì)側墻層)的“切斷”或者說“隔離”(這種情況下，切口可以由隨后形成的其他層間電介質(zhì)層填充)。但是，也可以先進行柵極線和導電側墻層(以及可選的電介質(zhì)側墻層)的“切斷”或者說“隔離”，然后再形成層間電介質(zhì)層1007(這種情況下，切口被層間電介質(zhì)層1007填充)。圖12(b)示出了通過上述方法制作得到的半導體器件結構的截面圖。在圖12(b)中，所示的結構已經(jīng)進行了平坦化處理例如CMP(化學機械拋光)，以露出柵電極1004、電介質(zhì)側墻1005和導電側墻1006的頂部，從而使得柵堆疊(包括柵電極1004、電介質(zhì)側墻1005)和接觸部頂部基本上齊平，這有助于隨后的電連接工藝。這種平坦化處理例如可以在形成層間電介質(zhì)層1007之后立即進行，或者也可以在上述“切斷”或者“隔離”之后再進行。如圖12所示，該半導體器件結構多個單元器件，每一單元器件包括在半導體襯底上形成的沿第一方向(圖中水平方向)延伸的鰭1002 ;沿與第一方向交叉的第二方向(圖中豎直方向)延伸的柵電極1004，所述柵電極1004經(jīng)由柵介質(zhì)層1003與鰭1002相交；在柵電極兩側形成的電介質(zhì)側墻1005 ;以及在電介質(zhì)側墻1005外側形成的導電側墻1006，所述導電側墻1006用于單元器件的接觸部。優(yōu)選地，第一方向與第二方向正交。該結構中，沿柵寬的方向(即，所述第二方向)，相鄰單元器件各自所含的彼此相對的柵電極、電介質(zhì)側墻和導電側墻分別由沿第二方向延伸的同一柵極線、同一電介質(zhì)側墻層和同一導電側墻層形成。柵極線在預定區(qū)域處包含第一電隔離部，導電側墻層在預定區(qū)域處包含第二電隔離部，從而使得相鄰單元器件彼此電隔離。導電側墻層中的第二電隔離部可以與柵極線中的第一電隔離部相同。這種電隔離部可以包括通過刻蝕形成的切口，或者由柵極線材料、導電側墻材料轉變而來的絕緣材料(例如，上述通過在切口位置注入氧而形成的氧化物)。切口中可以填充有電介質(zhì)材料，例如在先切斷再形成層間電介質(zhì)層1007的情況下，切口中可以填充有層間電介質(zhì)層1007的材料，或者在先形成層間電介質(zhì)層1007再進行切斷的過程中，切口中可以填充有隨后形成的層間電介質(zhì)層的材料。在本發(fā)明中，側墻層(電介質(zhì)側墻層和導電側墻層)在柵極線外側延伸，從而在預定區(qū)域處，相對的柵電極端面之間并不存在(電介質(zhì)和導電)側墻材料，這與常規(guī)技術中環(huán)繞柵電極四周形成側墻從而相對柵電極端面之間會存在側墻材料的情況不同。(第二實施例)本發(fā)明的方法還可以與替代柵工藝相兼容。以下，將參照附圖13 16來描述本發(fā)明的第二實施例，在該實施例中結合了替代柵極工藝，即，首先形成犧牲柵極線，并后繼代之以替代柵極線。以下，將著重描述第二實施例與第一實施例的不同之處，對于相同的處理則不再重復。附圖中相同的標記表示相同的部件。
如圖13所示，同第一實施例中一樣，在半導體襯底上形成鰭1002并依次淀積犧牲柵介質(zhì)層1003和犧牲柵電極層1004之后，先通過印制平行的柵極線圖案并進行刻蝕，形成犧牲柵極線1004，犧牲柵極線1004 —般是由多晶硅形成。接下來的處理與第一實施例中相同。例如，如圖14所示，可以繞犧牲柵極線1004形成電介質(zhì)側墻層1005(由于犧牲柵極線1004中并沒有形成開口，因此除了犧牲柵極線1004在圖中豎直方向上的末端處，電介質(zhì)側墻層1005形成于犧牲柵極線1004沿圖中水平方向的兩側)。另外，可以繞電介質(zhì)側墻層1005外側形成導電側墻層1006。該導電側墻層1006如上所述可以用作源/漏區(qū)與外部電連接的接觸部。接下來，可以在得到的結構上形成層間電介質(zhì)層1007 (參見圖12)，并平坦化，露出柵極線部分。這種層間電介質(zhì)層通?？梢园ǖ锶鏢i3N4。在本發(fā)明中，優(yōu)選地，為了進一步改善器件性能，層間電介質(zhì)層由帶有應力的電介質(zhì)材料制成。例如，對于NFET，層間電介質(zhì)層可以由帶有拉應力的電介質(zhì)材料制成；對于PFET，層間電介質(zhì)層可以由帶有壓應力的電介質(zhì)材料制成。接著，如圖15所示，例如通過刻蝕等方法去除犧牲柵極線1004和犧牲柵介質(zhì)層1003，從而在電介質(zhì)側墻層1005之間形成開口 1004'。然后，如圖16所示，在開口 1004'中形成替代柵介質(zhì)層1003'(例如，高k柵介質(zhì)層)和替代柵極線1004"(例如，金屬柵電極)。本領域技術人員可以設計出多種方法來實現(xiàn)這種柵極線替代過程。優(yōu)選地，在形成替代柵極線1004"之后，可以進行平坦化處理例如CMP，以使得柵極線1004"與導電側墻1006具有相同的高度。這有利于后續(xù)的處理。接下來，同第一實施例中一樣，利用切斷掩膜在預定區(qū)域實現(xiàn)單元器件之間的電隔離(參見圖12)。具體地，例如可以通過在預定區(qū)域切斷替代柵極線1004"和導電側墻層1006以及可選的電介質(zhì)側墻層1005，來實現(xiàn)所述電隔離；或者，可以通過在預定區(qū)域進行氧注入，使得柵極線1004"中的材料(例如，金屬柵電極材料)以及導電側墻層1006中的導電材料(例如，金屬)氧化，從而形成絕緣的氧化物，來實現(xiàn)所述電隔離。這里需要指出的是，盡管在以上描述的實施例中，先進行替代柵處理，然后再進行切斷處理。但是本發(fā)明不限于此。也可以在進行切斷處理之后，再進行替代柵極處理。例如，可以在形成導電側墻層1006之后，立即進行隔離處理，形成電隔離的柵電極以及電隔離的接觸部，接著進行替代柵處理，形成柵極。總之，本發(fā)明的各實施例中的各個步驟的順序并不局限于上述實施例所述。
對于本發(fā)明的實施例，單元器件之間的電隔離(例如，切斷或者氧化)可以在形成導電側墻之后的任何時候進行，最終完成半導體器件結構的前道工藝。也即，電隔離步驟可以在導電側墻形成之后，制作器件間的金屬互連之前。在本發(fā)明的第二實施例中，電介質(zhì)側墻層和導電側墻層均為“I”型側墻，不同于第一實施例中的“D”型側墻?！癐”型側墻的好處在于，形成的高度與柵堆疊一致。形成I型側墻后，可以不需要平坦化處理。本領域普通技術人員知道多種形成I型側墻的方法，在此不詳細描述。同樣，I型側墻也可以適用于第一實施例。如上所述，在根據(jù)本發(fā)明的實施例中，在襯底上印制平行線形圖案之后，并不是如現(xiàn)有技術中那樣立即利用切斷掩模來實現(xiàn)器件間電隔離，而是首先利用所印制的平行線形圖案進行刻蝕，以得到柵極線，并繼續(xù)形成半導體器件結構。最后，利用切斷掩模，進行器件間電隔離，例如通過切斷或者氧化等。因此，根據(jù)本發(fā)明，在最后再切斷或隔離柵極圖案，從而可以使相對柵電極的頂端之間的距離更為緊密。
優(yōu)選地，在切斷柵極線之前，可以繞柵極線兩側的電介質(zhì)側墻層，以側墻的形式形成自對準的源/漏接觸部。此外，在本發(fā)明中，由于在形成電介質(zhì)側墻層以及導電側墻層之后再進行電隔離以使各器件之間相互隔離。因此，在相鄰單元器件的相對柵電極端面之間不會存在側墻材料，從而不會如現(xiàn)有技術中那樣出現(xiàn)孔洞等缺陷。另外，各單元器件之間的導電側墻(接觸部)通過切口或者隔離部完全斷開，從而實現(xiàn)了各器件之間的良好電絕緣。而且，與現(xiàn)有技術中通過刻蝕接觸孔并以導電材料填充接觸孔來形成接觸部不同，根據(jù)本發(fā)明的實施例，以側墻的方式來形成接觸部，避免了常規(guī)技術中形成接觸孔的困難。并且，這種側墻形式的接觸部自對準于源/漏區(qū)，大大簡化了工藝。而根據(jù)常規(guī)工藝，則無法以導電側墻的形式來形成這種自對準接觸部。這是因為在常規(guī)工藝中，先形成切口，然后再進行側墻形成工藝。這樣，在形成側墻，特別是在形成導電側墻時，導電材料會進入切口中，從而可能使彼此相對的柵極各自的導電側墻不能完全隔離，并因此使得相應的器件彼此電接觸。此外，本發(fā)明與替代柵工藝相兼容，從而實現(xiàn)多種工藝選擇。另外，在本發(fā)明中，例如可以通過平坦化處理，使得導電側墻(接觸部)與柵極堆疊具有相同的高度。因此，有利于后續(xù)工藝的進行。盡管以上分別描述了本發(fā)明的不同實施例，但是這并不意味著這些實施例中的有益措施不能有利地組合使用。在以上的描述中，對于各層的構圖、刻蝕等技術細節(jié)并沒有做出詳細的說明。但是本領域技術人員應當理解，可以通過現(xiàn)有技術中的各種手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結構，本領域技術人員還可以設計出與以上描述的方法并不完全相同的方法。以上參照本發(fā)明的實施例對本發(fā)明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權利要求及其等價物限定。不脫離本發(fā)明的范圍，本領域技術人員可以做出多種替代和修改，這些替代和修改都應落在本發(fā)明的范圍之內(nèi)。
權利要求
1.一種制作半導體器件結構的方法，包括 提供半導體襯底； 在半導體襯底上沿第一方向形成鰭； 在半導體襯底上沿與第一方向交叉的第二方向形成柵極線，所述柵極線經(jīng)由柵介質(zhì)層與鰭相交； 繞所述柵極線形成電介質(zhì)側墻； 繞所述電介質(zhì)側墻的外側形成導電側墻；以及 在預定區(qū)域處，實現(xiàn)器件間電隔離，被隔離的柵極線部分形成相應單元器件的柵電極，被隔離的導電側墻部分形成相應單元器件的接觸部。
2.根據(jù)權利要求I所述的方法，其中，通過在預定區(qū)域處切斷所述柵極線和導電側墻，來實現(xiàn)器件間電隔離。
3.根據(jù)權利要求2所述的方法，其中，還在預定區(qū)域處切斷電介質(zhì)側墻。
4.根據(jù)權利要求I所述的方法，其中，通過使所述柵極線和導電側墻在預定區(qū)域處的部分轉變?yōu)榻^緣材料，來實現(xiàn)器件間電隔離。
5.根據(jù)權利要求4所述的方法，其中，通過向預定區(qū)域處注入氧，使得所述柵極線和導電側墻在預定區(qū)域處的部分轉變?yōu)榻^緣氧化物，來實現(xiàn)器件間電隔離。
6.根據(jù)權利要求I所述的方法，其中，在形成所述導電側墻之后，以及完成所述半導體器件結構的金屬互連之前，進行器件間電隔離。
7.根據(jù)權利要求I所述的方法，其中，在進行電隔離的步驟之前，所述方法進一步包括 進行平坦化處理，使得所述柵極線、電介質(zhì)側墻和導電側墻的頂部露出。
8.根據(jù)權利要求I所述的方法，其中，在所述導電側墻形成之后且在進行器件間電隔離之前，所述方法進一步包括 將所述柵極線去除以在所述電介質(zhì)側墻內(nèi)側形成開口 ；以及 在所述開口內(nèi)形成替代柵極線。
9.一種半導體器件結構，包括 半導體襯底； 在半導體襯底上形成的多個單元器件，每一單元器件包括 沿第一方向延伸的鰭； 沿與第一方向交叉的第二方向延伸的柵電極，所述柵電極經(jīng)由柵介質(zhì)層與鰭相交； 在所述柵電極兩側形成的電介質(zhì)側墻；以及 在所述電介質(zhì)側墻的外側形成的導電側墻，所述導電側墻用于所述單元器件的接觸部， 其中，沿第二方向相鄰的單元器件各自的柵電極、電介質(zhì)側墻和導電側墻分別由沿第二方向延伸的同一柵極線、同一電介質(zhì)側墻層和同一導電側墻層形成，所述柵極線在所述相鄰的單元器件之間的預定區(qū)域中包括第一電隔離部，所述導電側墻層在所述相鄰的單元器件之間的預定區(qū)域中包括第二電隔離部，所述電介質(zhì)側墻層僅在所述柵極線外側延伸。
10.如權利要求9所述的半導體器件結構，其中，所述第一和第二電隔離部分別包括預定區(qū)域處所述柵極線和導電側墻層中的切口，所述切口中填充有電介質(zhì)材料。
11.如權利要求10所述的半導體器件結構，其中，所述切口還延伸貫穿所述電介質(zhì)側墻層。
12.如權利要求9所述的半導體器件結構，其中，所述第一電隔離部包括由預定區(qū)域處所述柵極線的材料轉變而來的絕緣材料。
13.如權利要求9所述的半導體器件結構，其中，所述第二電隔離部包括由預定區(qū)域處所述導電側墻層的材料轉變而來的絕緣材料。
14.如權利要求12或13所述的半導體器件結構，其中，所述絕緣材料包括氧化物。
15.根據(jù)權利要求9所述的半導體器件結構，其中，各單元器件的柵電極、電介質(zhì)側墻和導電側墻的頂部相齊。
16.根據(jù)權利要求9所述的半導體器件結構，其中，所述單元器件包括鰭式場效應晶體管。
全文摘要
本發(fā)明公開了一種半導體器件結構及其制作方法。該半導體器件結構制作方法包括提供半導體襯底；在半導體襯底上沿第一方向形成鰭；在半導體襯底上沿與第一方向交叉的第二方向形成柵極線，所述柵極線經(jīng)由柵介質(zhì)層與鰭相交；繞所述柵極線形成電介質(zhì)側墻；繞所述電介質(zhì)側墻的外側形成導電側墻；以及在預定區(qū)域處，實現(xiàn)器件間電隔離，被隔離的柵極線部分形成相應單元器件的柵電極，被隔離的導電側墻部分形成相應單元器件的接觸部。
文檔編號H01L21/336GK102956483SQ20111024093
公開日2013年3月6日 申請日期2011年8月22日 優(yōu)先權日2011年8月22日
發(fā)明者鐘匯才, 羅軍, 梁擎擎, 朱慧瓏 申請人:中國科學院微電子研究所