專利名稱：電子束投射裝置、處理基板及制造電子束投射裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子束投射裝置及其方法。
背景技術(shù)：
半導(dǎo)體集成電路(IC)工業(yè)已經(jīng)歷過快速成長。在集成電路沿革的過程，當(dāng)幾何尺寸(例如可用制造工藝建構(gòu)的最小組件(或線) )降低時(shí)，功能性密度(亦即單位芯片面積上的互連裝置的數(shù)目)增加。這種制造工藝的尺寸微縮通常通過增加制造效率以及降低相關(guān)成本產(chǎn)生效益，但同時(shí)也增加制造IC的復(fù)雜度，且為使這些發(fā)展得以具體實(shí)現(xiàn)，IC制造工藝領(lǐng)域的技術(shù)發(fā)展需要同步進(jìn)行。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種電子束投射裝置。電子束投射裝置包括基板，基板具有多個(gè)芯片。每個(gè)芯片包括芯片架構(gòu)。芯片架構(gòu)具有壓電薄膜部分，以及設(shè)置于壓電薄膜部分上方的尖端。電子束投射裝置可能還包括電耦接壓電薄膜部分的第一偏移特征。壓電薄膜部分及第一偏壓特征被組態(tài)以至于當(dāng)?shù)谝黄珘禾卣鞲淖兪┘拥綁弘姳∧げ糠值牡谝黄珘簳r(shí)尖端的一位置被調(diào)整。電子束投射裝置還包括電耦接尖端的第二偏壓特征，尖端及第二偏壓特征被組態(tài)以至于尖端通過第二偏壓特征根據(jù)施加到尖端的第二偏壓處理另一基板。第一偏壓特征及第二偏壓特征包括鋁及銅其中一種?；蹇赡馨ü?。在范例中，尖端包括設(shè)置于壓電薄膜部分上方的第一部分以及設(shè)置于第一部分上方的第二部分。第一部分包括半導(dǎo)體材料，例如硅。第二部分包括導(dǎo)電材料，例如鉬。在范例中尖端具有大約5nm到IOnm的彎曲半徑。尖端具有小于或等于大約O. Olnm2的尖端面積。多個(gè)芯片通過淺溝槽(STI)絕緣特征彼此隔離。在另一實(shí)施例中，本發(fā)明提供一種以電子束投射裝置處理基板的方法。方法可能包括提供第一基板在第二基板上，其中第一基板具有多個(gè)芯片，每個(gè)芯片包括壓電部分及耦接壓電部分的尖端；施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實(shí)施程序于第二基板；以及施加第二偏壓到每一芯片的尖端，以至于程序被實(shí)施于第二基板。方法可能還包括在程序?qū)嵤┑降诙宓钠陂g變化第一偏壓到每一芯片的壓電部分。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實(shí)施程序于第二基板包括控制每一尖端在X、y及Z方向的位移。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實(shí)施程序于第二基板包括實(shí)施光刻程序于第二基板。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實(shí)施程序于第二基板包括實(shí)施氧化程序于第二基板。施加第一偏壓到每一芯片的壓電部分，以至于每一尖端被定位實(shí)施程序于第二基板可能包括實(shí)施測(cè)量程序及檢驗(yàn)程序其中一個(gè)于第二基板。在另一范例，本發(fā)明提供一種制造電子束投射裝置的方法。范例的方法包括形成多個(gè)壓電特征于基板上；以及形成多個(gè)尖端于多個(gè)壓電特征上。方法可能還包括形成多個(gè)第一偏壓特征，以至于每一壓電特征電耦接多個(gè)第一偏壓特征的一個(gè)。方法可能還包括形成多個(gè)第二偏壓特征，以至于每ー尖端電耦接多個(gè)第二偏壓特征的ー個(gè)。本發(fā)明的實(shí)施例可降低エ藝時(shí)間及成本。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖I為ー俯視圖是依據(jù)本公開的實(shí)施例顯示使用多尖端處理元件基板的裝置；
圖2為一透視圖是依據(jù)本公開的實(shí)施例顯示圖I的裝置的一部分；圖3為一透視圖是依據(jù)本公開的實(shí)施例顯示圖I的裝置的ー芯片部位；圖4為一透視圖是依據(jù)本公開的實(shí)施例顯示使用具有多尖端的裝置實(shí)施制造エ藝于元件基板上；圖5為一透視圖是依據(jù)本公開的實(shí)施例顯示使用具有多尖端的裝置實(shí)施另一制造エ藝于元件基板上；以及圖6為一流程圖是說明依據(jù)本公開的實(shí)施例使用具有多尖端的裝置處理元件基板的方法。主要附圖標(biāo)記說明100 電子束投射裝置；110 基板；120 校準(zhǔn)符號(hào)；130 芯片；140 絕緣特征；160 部分；170 壓電特征；172 基底部分；174 尖端部分；180 偏壓特征；182 偏壓特征；184 偏壓特征；186 偏壓特征；190 偏壓特征；192 偏壓特征；194 偏壓特征；200 電子束投射裝置；210 基板；230 芯片架構(gòu)；232 壓電特征；234 基底部分；236 尖端部分；240 導(dǎo)電特征；250 晶片載臺(tái)；260 元件基板；262 圖樣；270 元件基板；272 氧化特征；300、310、320、330 方法步驟；
具體實(shí)施例方式可了解到，以下公開提供許多不同實(shí)施例或范例，用于實(shí)施不同公開的特征。特定范例的要素與排列描述如下以簡化本公開。當(dāng)然，僅是范例而不是限制。此外，在各種范例中本公開可能重復(fù)附圖標(biāo)記及/或字母。重復(fù)是為了簡化及清楚的目的而不是闡述各種實(shí)施例之間的關(guān)系及/或組態(tài)。另外，本公開中特征在另ー特征上，特征連接到，及/或耦接到另ー特征上的形式緊接著可能包括形成特征直接接觸的實(shí)施例，并且可能也包括形成額外特征插入特征的實(shí)施例，以至于特征可能不是直接接觸。
此外，空間相對(duì)的術(shù)語，舉例來說，“較低”、“較高”、“水平的”、“垂直的”、“在 之上”、“在...之下”、“上”、“下”、“頂”、“底”等等以及其衍生字(例如水平地、向下地、向上
地等等)用于本公開的案例的一個(gè)特征相關(guān)另ー特征?？臻g相關(guān)的術(shù)語是要覆蓋具有特征的裝置的不同方向。舉例來說，假如在附圖中的裝置被翻轉(zhuǎn)，描述為“在其他元件之下”的元件或特征可能被指向?yàn)樵谠蛱卣髦?。因此，示范例的用語“在...之下”可能包括“在...之上”及“在...之下”的方向。裝置可能轉(zhuǎn)向(旋轉(zhuǎn)90度或其他方向)且在此使用的空間上相對(duì)描述可能因此相等地解釋。圖I為ー俯視圖是依據(jù)本公開的實(shí)施例顯示使用多尖端處理元件基板的裝置。電子束投射裝置100使用多尖端處理元件基板(晶片)，例如，集成電路元件基板。圖I因?yàn)橐宄磉_(dá)本公開的觀念已經(jīng)簡化。其他特征已經(jīng)加入到電子束投射裝置100，且可在電子束投射裝置100的其他實(shí)施例中取代或減少描述于以下的ー些特征。電子束投射裝置100包括基板(晶片)110。在實(shí)施例中，基板110是硅基板?；?br> 110可能是硅的材料所制成。因此，基板110包括基本半導(dǎo)體、例如鍺、包括碳化硅、神化鎵、磷化鎵、磷化銦、神化銦及/或銻化銦的化合物半導(dǎo)體、包括SiGe、GaAsP, AlInAs, AlGaAs,GaInAs,GaInP及/或GaInAsP合金半導(dǎo)體或其組合。在另ー實(shí)施例中，基板110是絕緣層上半導(dǎo)體(SOI)。校準(zhǔn)符號(hào)120設(shè)置在基板110上。設(shè)定校準(zhǔn)符號(hào)120使基板可與裝置基板排成直線。校準(zhǔn)符號(hào)120可能包括多晶硅架構(gòu)、金屬架構(gòu)、介電架構(gòu)或其組合。電子束投射裝置100可能相較于圖I的裝置包括更少或更多校準(zhǔn)符號(hào)120?；?10包括芯片130。如以下描述，每個(gè)芯片130包括ー個(gè)芯片架構(gòu)，芯片架構(gòu)包括用于處理裝置基板的尖端。舉例來說，尖端可能用于執(zhí)行光刻程序、氧化程序、檢驗(yàn)程序、測(cè)量程序、其他適當(dāng)程序或其組合于裝置基板上。在實(shí)施例中，每個(gè)芯片130實(shí)質(zhì)上具有方型的外觀。在范例中，每個(gè)芯片130的長度大約60 iim到大約140iim，且每個(gè)芯片130寬度大約60iim到大約140 iim。在范例中，每個(gè)芯片130長度大約100 ym，寬度大約100 y m。此外，芯片130可能不是正方形。絕緣特征140設(shè)置于基板110。在實(shí)施例中，絕緣特征140環(huán)繞每個(gè)芯片130，用以_離芯片130及其他芯片。絕緣特征140利用絕緣技術(shù),例如區(qū)域娃氧化(local oxidationof silicon,L0C0S)及/或淺溝槽絕緣(STI)定義及/或電性地絕緣各種芯片130及/或其他基板110區(qū)域。在實(shí)施例中，絕緣特征140是溝槽，特別是淺溝槽絕緣溝槽，其填滿介電材料，例如氧化硅、氮化硅、氮氧化硅、其他適當(dāng)材料或其組合。絕緣特征140可能以任何程序形成。舉例來說，形成STI包括使用光刻程序曝光基板部分、蝕刻基板各自曝光的部分(舉例來說，通過使用干蝕刻程序及/或濕蝕刻程序)，以及使用介電材料填滿溝槽(舉例來說，通過使用化學(xué)氣相沉積程序)。舉例來說，填滿的溝槽可能有多層架構(gòu)，例如填滿氮化硅或氧化硅的熱氧化物襯層。電子束投射裝置100的部分160包括四個(gè)具有芯片架構(gòu)的芯片130。另ー范例可能相較于圖2包括更多或更少的芯片。每個(gè)芯片130包括壓電特征170。壓電特征170 包括壓電材料，例如磷鐵猛礦(berlinite (AIPO4))、石英(quartz (SiO2))、galliumorthophosphate (GaPO4)、langasite (La3Ga5SiO14)、欽酸鋇(barium titanate (BaTiO,))、欽酸鉛(lead titanate (PbTiO3))、錯(cuò)欽酸鉛(lead zirconate titanate (Pb [ZrxTi l_x]O3) (PZT))、銀酸鉀(potassium niobate (KNbO3))、lithium niobate (LiNbO3)、lithiumtantalite (LiTaO3)、鶴酸鈉(sodium tungstate (Na2WO3)) > Ba2NaNb5O5^ Pb2KNb5O15^Pb2KNb5O15^ sodium potassium niobate (NaKNb)、bismuth ferrite (BiFeO3)、銀酸鋇納(sodium niobate (NaNbO3))、其他壓電材料或其組合。每個(gè)芯片130也包括ー個(gè)尖端，尖端物理上地耦接壓電特征170。在實(shí)施例中，尖端包括基底部分172及尖端部分174?；撞糠?72設(shè)置于壓電薄膜部分170上且尖端部分174設(shè)置于基底部分上。在實(shí)施例中，基底部分172包括半導(dǎo)體材料，例如硅。硅基板部分172可能摻雜n型或p型。此外，基板部分172可能包括其他材料，例如氮化硅。另外，在實(shí)施例中，尖端部分174包括導(dǎo)電材料，例如鋁。另外，尖端部分174可能包括其他導(dǎo)電材料，例如PtIr或TiN。在范例中，尖端有大約5nm到IOnm的彎曲半徑。在范例中，尖端的面積大約0. 01mm2。在范例中，姆個(gè)尖端可寫入大約IOnm到20nm的線寬。各種偏移特征180、182、184及186電耦接壓電特征170。在實(shí)施例中，偏移特征 180、182、184及186包括導(dǎo)電材料，例如銅、鋁、其他適當(dāng)?shù)膶?dǎo)電材料或其組合。偏移特征180、182、184及186可能施加偏壓到各自的壓電特征170以變化各自壓電特征的形狀。通過對(duì)壓電特征170施加偏壓，每個(gè)壓電特征170控制各自尖端的位置(位移)。特別是，通過偏移各自壓電特征170，每個(gè)尖端可能在X方向、y方向及/或z方向移動(dòng)。圖3為一透視圖是依據(jù)本公開的實(shí)施例顯示圖I的裝置的ー芯片部位。為更清楚表達(dá)本公開的概念，圖3已經(jīng)簡化。舉例來說，在實(shí)施例中，基板110及絕緣特征140由電子束投射裝置100的芯片130的透視圖中移除。附加特征可加到電子束投射裝置100的芯片130，以下描述的ー些特征在電子束投射裝置100的芯片的其他實(shí)施例中也可能被取代或減少。芯片130包括芯片架構(gòu)，芯片架構(gòu)具有壓電特征170及耦接壓電特征170的尖端。尖端包括基底部分172及尖端部分174。在實(shí)施例中，偏移特征190及192電耦接壓電特征170。類似于偏壓特征180、182、184及186，偏移特征190及192可能施加偏壓到壓電特征170以改變壓電特征170的形狀。通過偏移壓電特征170，壓電特征170可控制尖端位置(位移)，特別是基底部分172及尖端部分174的位置(及位移)。更特別的是，通過偏移壓電特征170,姆個(gè)尖端可能在X方向、y方向及/或z方向移動(dòng)。在實(shí)施例中，偏移特征194電奉禹接尖ゑ而(基底部分172/尖ゑ而部分174)。偏移特征194可能施加偏壓到尖ゑ而，所以尖立而根據(jù)施加的偏壓處理裝置基底。在范例中，大約是10V到100V偏壓可能經(jīng)由偏移特征194施加到尖端以完成裝置基底的各種程序。舉例來說，偏壓可能被調(diào)整以至于尖端寫入特定線寬。圖4為一透視圖是依據(jù)本公開的實(shí)施例顯示使用具有多尖端的裝置實(shí)施制造エ藝于裝置基板上。為更清楚表達(dá)本公開的概念，圖3已經(jīng)簡化。附加特征可加到電子束投射裝置100的芯片130，以下描述的ー些特征在電子束投射裝置100的芯片的其他實(shí)施例中也可能被取代或減少。電子束投射裝置200包括基板(晶片)210，基板210有一陣列的芯片架構(gòu)230。每個(gè)芯片架構(gòu)包括壓電特征232及尖端，尖端具有基底部分234及尖端部分236。尖端被設(shè)置于壓電特征232之上。基板210、壓電特征232、基板部分234以及尖端部分236分別類似于上述的基板110、壓電特征170、基底部分172以及尖端部分174。偏壓特征(未描述)電耦接每個(gè)芯片架構(gòu)230。在范例中，每個(gè)芯片架構(gòu)230包括電耦接壓電特征232的偏壓特征以及電耦接尖端(基底部分234/尖端部分236)的偏壓特征。電子束投射裝置200還包括電連接基板210的導(dǎo)電特征240，其可用于施加各種偏壓到偏壓特征，然后到壓電特征以及電子束投射裝置的尖端以完成元件基板的處理。電子束投射裝置200定位于晶片載臺(tái)250上面，且有一元件基板260在晶片載臺(tái)250上。元件基板260可能是半導(dǎo)體基板、空白遮光罩、玻璃基板、平板基板或其他適當(dāng)?shù)幕?。元件基?60可能包括紀(jì)錄媒體，例如能量感應(yīng)阻(或材料)層形成其上。在圖4，電子束投射裝置200實(shí)施光刻程序于元件基板260上而不使用遮罩。通過施加各種偏壓到每個(gè)電子束投射裝置200的芯片架構(gòu)230實(shí)施光刻程序以曝光元件基板260，以至于元件基板紀(jì)錄其中的模型(或設(shè)計(jì))。在實(shí)施例中，曝光后的元件基板形成各種圖樣262。圖樣262可能以設(shè)置于基板260內(nèi)的溝槽所形成。更精確的說，各種偏壓被施加到每個(gè)芯片架構(gòu)230的壓電特征232以定位在x方向、y方向及/或Z方向的每個(gè)對(duì)應(yīng)的尖端。當(dāng)跨越元件基板260掃描電子束投射裝置200時(shí)，各種偏壓也施加到尖端以獲得預(yù)期的圖樣262。當(dāng)電子束投射裝置200被帶到靠近裝置基板260，施加到芯片架構(gòu)230陣列的各種偏壓可能導(dǎo)致電子束投射裝置及元件基板260之間的電子反應(yīng)。舉例來說，各種偏壓可能施加到芯片架構(gòu)230的尖端導(dǎo)致尖端作用成電子束寫入器，以至于由芯片架構(gòu)230的尖端放射出的電子破壞設(shè)置于裝置基板260上的能量感應(yīng)層的化學(xué)鏈結(jié)。形成于元件基板260上的圖樣262、對(duì)應(yīng)圖樣262的芯片架構(gòu)230的尖端通過偏壓施加到壓電特征而被定位到接近元件基板260，且偏移尖端導(dǎo)致電子束投射裝置200及元件基板260的某些位置的電子反應(yīng)，以至于曝光的元件基板260的鏈結(jié)被破壞掉。電子束投射裝置200的尖端促使電子束投射裝置200與裝置基板260之間的電子光束型態(tài)反應(yīng)。可了解到偏壓可能施加到裝置基板260。因此，各種偏移可能施加到電子束投射裝置200以及元件基板260以完成模型結(jié)果。圖5為一透視圖是依據(jù)本公開的實(shí)施例顯示使用具有多尖端的電子束投射裝置實(shí)施另一制造エ藝于元件基板上。為更清楚表達(dá)本公開的概念，圖5已經(jīng)簡化。附加特征可加到電子束投射裝置100的芯片130，以下描述的ー些特征在電子束投射裝置100的芯片的其他實(shí)施例中也可能被取代或減少。在圖5，電子束投射裝置200定位在晶片載臺(tái)250上方，且元件基板270定位在晶片載臺(tái)250上。元件基板270類似于元件基板260。在實(shí)施例中，裝置基板270是包括硅的半導(dǎo)體基板。在圖5，電子束投射裝置200實(shí)施氧化程序在裝置基板270而不使用遮罩。通過實(shí)施各種偏移到電子束投射裝置200的每個(gè)芯片架構(gòu)230實(shí)施氧化程序以形成氧化特征272，例如氧化硅在元件基板270。更特別的是，各種偏壓施加到每個(gè)芯片架構(gòu)230的壓電特征232以定位在X方向、y方向及/或z方向的對(duì)應(yīng)尖端。當(dāng)跨越元件基板270掃描電子束投射裝置200時(shí)，各種偏壓也施加到尖端以完成氧化特征272。當(dāng)電子束投射裝置200被帶到接近元件基板270，各種施加到芯片架構(gòu)230陣列的偏壓可能在各種位置引起電子束投射裝置200及元件基板270之間的電子反應(yīng)。舉例來說，氧化特征272形成于元件基板270上，對(duì)應(yīng)氧化特征272的芯片架構(gòu)的尖端經(jīng)由施加偏壓到對(duì)應(yīng)的壓電特征232被定位到接近元件基板270，且尖端偏壓到弓I起電子束投射裝置200及元件基板270之間的電子反應(yīng)，以至于形成各種氧化特征272。電子束投射裝置200的尖端促使電子束投射裝置、200及元件基板270之間的電子束型態(tài)反應(yīng)?？闪私獾狡珘嚎赡苁┘拥皆?70。因此，各種偏壓可能施加到電子束投射裝置200及元件基板270以完成各種氧化結(jié)果。圖6為一流程圖是說明依據(jù)本公開的實(shí)施例使用具有多尖端的電子束投射裝置處理元件基板的方法。方法300在步驟310開始，提供第一基板在第二基板上。第一基板具有多個(gè)芯片，每個(gè)芯片包括壓電部分以及設(shè)置于壓電部分之上的尖端。第一基板可能是在此描述的基板，例如電子束投射裝置100或電子束投射裝置200。第二基板200是元件基板，例如整合元件基板。在步驟320，第一偏壓施加到每ー芯片的壓電部分，使每ー尖端定位以對(duì)第二基板進(jìn)行制造エ藝。舉例來說，姆個(gè)尖端可能被定位于X方向、y方向及/或z方向。在步驟330，第二偏壓施加到每個(gè)芯片尖端以對(duì)第二基板實(shí)施制造エ藝。第一及第ニ偏壓可在第二基板上完成光刻程序(換言之，如圖4所示將第二基板圖案化)或氧化程序(換言之，如圖5所示于第二基板形成氧化特征)。通過第一基板，光刻及氧化程序可能實(shí)施于第二基板而不使用遮罩。第一及第ニ偏壓可能也實(shí)施測(cè)量程序(舉例來說，分析第 ニ基板的輪廓的程序)或檢驗(yàn)程序(舉例來說，評(píng)估缺陷及/或污點(diǎn)的分布)。第一及第ニ電壓也可能于第二基板實(shí)施各種其他程序。附加步驟可能在方法300之前實(shí)施，在方法300期間實(shí)施以及在方法300之后實(shí)施，且ー些描述的步驟可能以其他實(shí)施例取代或刪減。在范例中，類似于第一基板的測(cè)試基板可能在對(duì)第二基板實(shí)施程序之前預(yù)掃描第ニ基板。測(cè)試基板包括多個(gè)芯片，每個(gè)芯片包括壓電部分及設(shè)置于壓電部分之上的尖端。測(cè)試基板可能是在此描述的裝置，例如電子束投射裝置100或電子束投射裝置200。對(duì)比第一基板，測(cè)試基板包括尖端，其尖端大于第一基板的尖端。預(yù)掃描測(cè)試基板可能在第一基板實(shí)施程序之前由第二基板移除分子。這可能延伸第一基板的壽命。在范例中，第一基板包括多個(gè)尖端，可寫入大約IOnm到20nm線寬至第二基板上。寫入的線寬可能通過變化施加到每個(gè)芯片的尖端的偏壓電流或位置高度而調(diào)整。舉例來說，第一基板的尖端的偏壓電流可能變化成寫入大約IOnm到20nm的線寬在第一線條上。假如所需的線寬大于20nm，鄰近的第一及第ニ尖端可能被偏壓使之符合所需的寫入線寬。例如，欲在第二基板上寫入一具有大約23nm寬度的線，第一基板的第一尖端的偏壓電流可能被調(diào)整成寫入具有大約Ilnm的線寬作為第二基板的第一線條，且第一基板的鄰近的第二尖端的偏壓電流可能調(diào)整成寫入大約12nm的線寬作為第二基板上的線條。第一及第ニ線條可能結(jié)合形成具有大約23nm寬度的線(或帯)于第二基板。在技術(shù)節(jié)點(diǎn)逐漸微縮之下，例如20nm技術(shù)節(jié)點(diǎn)或以下，多尖端裝置特別有用。舉例來說，光刻程序及氧化程序可能以在此描述的多尖端裝置實(shí)施而不使用遮罩，這樣可能降低エ藝時(shí)間及成本。此外，使用實(shí)施氧化程序的裝置可能減少傳統(tǒng)制造エ藝中需要的熱預(yù)算。多尖端裝置也可能用于實(shí)施檢驗(yàn)及測(cè)量程序。可觀察到多尖端裝置可能促使處理的基板的電子光型態(tài)反應(yīng)而不會(huì)遭遇傳統(tǒng)電子束寫入所遭遇到的問題，例如電子空間充電效應(yīng)及/或第二電子缺陷。不同實(shí)施例可能有不同優(yōu)點(diǎn)，上述的優(yōu)點(diǎn)并非為形成任何的實(shí)施例所必要。雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種電子束投射裝置，包括 一基板，具有多個(gè)芯片，其中每個(gè)芯片包括一芯片架構(gòu)，該芯片架構(gòu)具有 一壓電薄膜部分；以及 一尖端，設(shè)置于該壓電薄膜部分上方。
2.根據(jù)權(quán)利要求I所述的電子束投射裝置，還包括電耦接該壓電薄膜部分的一第一偏壓特征，該壓電薄膜部分及該第一偏壓特征被設(shè)定為當(dāng)該第一偏壓特征改變施加到該壓電薄膜部分的一第一偏壓時(shí)該尖端的一位置被調(diào)整。
3.根據(jù)權(quán)利要求2所述的電子束投射裝置，還包括電耦接該尖端的一第二偏壓特征，該尖端及該第二偏壓特征被設(shè)定以使該尖端根據(jù)施加于該尖端的一第二偏壓處理另一基板； 其中該第一偏壓特征及該第二偏壓特征包括鋁及銅其中一種。
4.根據(jù)權(quán)利要求I所述的電子束投射裝置，其中該尖端包括設(shè)置于該壓電薄膜部分上方的一第一部分以及設(shè)置于該第一部分上方的一第二部分。
5.根據(jù)權(quán)利要求4所述的電子束投射裝置，其中該第一部分包括一半導(dǎo)體材料；以及 該第二部分包括一導(dǎo)電材料； 其中該半導(dǎo)體材料是硅；以及 該導(dǎo)電材料是鉬。
6.根據(jù)權(quán)利要求I所述的電子束投射裝置，其中該尖端具有大約5nm到IOnm的曲率半徑; 其中該尖端具有小于或等于大約O. Olnm2的尖端面積； 其中該多個(gè)芯片通過一淺溝槽絕緣特征彼此隔離。
7.一種以電子束投射裝置處理基板的方法，包括 提供一第一基板在一第二基板上，其中該第一基板具有多個(gè)芯片，每個(gè)芯片包括一壓電部分及位于該壓電部分上方的一尖端； 施加一第一偏壓到每一芯片的該壓電部分，以至于每一尖端被定位以對(duì)該第二基板上進(jìn)行一制造工藝；以及 施加一第二偏壓到每一芯片的該尖端，以至于該制造工藝被實(shí)施于該第二基板。
8.根據(jù)權(quán)利要求7所述的處理基板的方法，還包括在該制造工藝實(shí)施于該第二基板的期間變化該第一偏壓到每一芯片的該壓電部分。
9.根據(jù)權(quán)利要求7所述的處理基板的方法，其中該施加該第一偏壓到每一芯片的該壓電部分，以至于每一尖端被定位以對(duì)該第二基板進(jìn)行制造工藝，包括控制每一尖端在X、y及z方向的位移。
10.根據(jù)權(quán)利要求7所述的處理基板的方法，其中該施加該第一偏壓到每一芯片的該壓電部分，以至于每一尖端被定位以對(duì)該第二基板進(jìn)行制造工藝，包括實(shí)施一光刻程序于該第二基板。
11.根據(jù)權(quán)利要求7所述的處理基板的方法，其中該施加該第一偏壓到每一芯片的該壓電部分，以至于每一尖端被定位以對(duì)該第二基板進(jìn)行制造工藝，包括實(shí)施一氧化程序于該第二基板。
12.根據(jù)權(quán)利要求7所述的處理基板的方法，其中該施加該第一偏壓到每一芯片的該壓電部分，以至于每一尖端被定位以對(duì)該第二基板實(shí)施一測(cè)量程序或一檢驗(yàn)程序之一。
13.—制造電子束投射裝置的方法，包括 形成多個(gè)壓電特征于一基板上；以及 形成多個(gè)尖端于多個(gè)壓電特征上，以至于每個(gè)壓電特征上方皆設(shè)置該多個(gè)尖端之一。
14.根據(jù)權(quán)利要求13所述的制造電子束投射裝置的方法，還包括形成多個(gè)第一偏壓特征，以至于每一壓電特征電耦接該多個(gè)第一偏壓特征的一個(gè)； 形成多個(gè)第二偏壓特征，以至于每一尖端電耦接該多個(gè)第二偏壓特征的一個(gè)。
全文摘要
本發(fā)明提供一種電子束投射裝置、制造電子束投射裝置的方法以及使用電子束投射裝置處理基板的方法。示范例的電子束投射裝置包括具有多個(gè)芯片的基板，其中每個(gè)芯片包括芯片架構(gòu)。芯片架構(gòu)包括壓電薄膜部分以及設(shè)置于壓電薄膜部分上方的尖端。本發(fā)明可降低工藝時(shí)間及成本。
文檔編號(hào)H01L21/67GK102768970SQ201110241569
公開日2012年11月7日 申請(qǐng)日期2011年8月17日 優(yōu)先權(quán)日2011年5月5日
發(fā)明者于淳, 蔡飛國 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司