專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
根據(jù)相關(guān)技術(shù)的具備SOI (絕緣體上硅，silicon on insulator)結(jié)構(gòu)的半導(dǎo)體裝置100構(gòu)造為如圖10所示。半導(dǎo)體裝置100包括SOI基板，該SOI基板設(shè)置為在由硅(Si) 制成的支撐基板101上隔著絕緣層(下文中稱作“BOX層”)102而形成有由單晶硅(稱作 “SOI層”)103制成的半導(dǎo)體層。SOI層103由元件隔離區(qū)109隔離，并且在如此隔離的SOI層103的每個部分中形成有源極區(qū)107和漏極區(qū)108。而且，在主體區(qū)104上方隔著柵極絕緣膜105而形成有柵極 106，主體區(qū)104用作源極區(qū)和漏極區(qū)之間的溝道。因?yàn)榫哂羞@種配置的半導(dǎo)體裝置100包括設(shè)置于SOI層103下面的BOX層102，故可抑制電流泄漏至基板，因此該裝置可在低電壓下運(yùn)行。半導(dǎo)體裝置100的寄生電容小于諸如MOS晶體管等具有硅基板的半導(dǎo)體裝置的寄生電容。因此，所述裝置具有諸如非常適于高速運(yùn)行的優(yōu)異特性。然而，半導(dǎo)體裝置100的主體區(qū)104未電連接于例如外部電源等任何部件，因此該主體區(qū)處于懸空狀態(tài)。結(jié)果，在主體區(qū)104中產(chǎn)生的空穴被累積而不是被釋放，并且發(fā)生浮體效應(yīng)，使得半導(dǎo)體裝置100的運(yùn)行不穩(wěn)定。于是，產(chǎn)生了源極區(qū)107和漏極區(qū)108之間的耐壓下降等問題。在此情況下，例如，JP-A-2002-334996 (專利文獻(xiàn)1)公開了一種技術(shù)，如圖11所示，該技術(shù)將主體區(qū)104的電位固定在地電位。這種配置用于專利文獻(xiàn)1中公開的半導(dǎo)體裝置中，以便將主體區(qū)104中產(chǎn)生的空穴釋放。于是，抑制了源極區(qū)107和漏極區(qū)108之間的耐壓的下降。

發(fā)明內(nèi)容
在專利文獻(xiàn)1中公開的其中將主體區(qū)104固定在地電位的半導(dǎo)體裝置的情況中， 當(dāng)該裝置使用交流電或者當(dāng)將AC信號輸入至漏極區(qū)108時(shí)，會發(fā)生運(yùn)行不穩(wěn)定的問題。具體地，當(dāng)將負(fù)電壓施加于漏極區(qū)108時(shí)，正向電流從主體區(qū)104流到漏極區(qū)108。因此，當(dāng)專利文獻(xiàn)1中公開的半導(dǎo)體裝置使用交流電時(shí)，所述主體區(qū)必須處于懸空狀態(tài)，這導(dǎo)致了不能抑制漏極區(qū)108和源極區(qū)107之間的耐壓下降的問題。本發(fā)明的實(shí)施方式提供了一種半導(dǎo)體裝置，該裝置包括第一晶體管，其形成于半導(dǎo)體基板上；和第二晶體管，其隔著絕緣層而形成于半導(dǎo)體基板上方。第一晶體管包括第
3一主體區(qū)，其形成于半導(dǎo)體基板的表面上；以及第一源極區(qū)和第一漏極區(qū)，它們形成為夾著第一主體區(qū)。第二晶體管包括半導(dǎo)體層，其形成于絕緣層上；第二主體區(qū)，其形成于半導(dǎo)體層的一部分中；第二源極區(qū)和第二漏極區(qū)，它們形成為夾著半導(dǎo)體層中的第二主體區(qū)； 柵極絕緣膜，其形成于半導(dǎo)體層的所述主體區(qū)上；以及柵極，其形成于柵極絕緣膜上。第二漏極區(qū)布置在第一主體區(qū)上。第二主體區(qū)布置在第一漏極區(qū)上。在絕緣層的位于第一漏極區(qū)和第二主體區(qū)之間的部分中形成有連接層。第二漏極區(qū)還用作第一晶體管的柵極。在根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置中，第一源極區(qū)可接地，并且將預(yù)定電壓施加于第二漏極區(qū)以使第二晶體管導(dǎo)通，并且第二主體區(qū)經(jīng)由作為溝道的第一主體區(qū)而接地。本發(fā)明的另一實(shí)施方式提供了一種半導(dǎo)體裝置的制造方法，該方法包括以雜質(zhì)對半導(dǎo)體基板的表面區(qū)域進(jìn)行摻雜，以形成第一源極區(qū)和第一漏極區(qū)；在半導(dǎo)體基板上形成絕緣層；在第一漏極區(qū)上去除絕緣層以形成連接槽；以金屬膜填充連接槽以形成連接層；在絕緣層上形成半導(dǎo)體層；在半導(dǎo)體層中，在連接層上方的區(qū)域的兩側(cè)形成第二源極區(qū)和第二漏極區(qū)；在連接層上方的半導(dǎo)體層上形成柵極絕緣膜；并且在柵極絕緣膜上形成柵極。在第一源極區(qū)和第一漏極區(qū)之間的區(qū)域上布置第二漏極區(qū)，以便形成第一晶體管和第二晶體管。第二晶體管的第二漏極區(qū)還用作第一晶體管的柵極。在根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置中，在半導(dǎo)體裝置中形成有第一晶體管； 在第一晶體管的溝道上布置有第二晶體管的第二漏極區(qū)；并且在絕緣層的位于第二主體區(qū)和第一漏極區(qū)之間的部分中形成有連接層。于是，可通過對第二漏極區(qū)施加電壓而操作第一晶體管，并且通過施加于第二漏極區(qū)的電壓的極性，可使所述主體區(qū)在開路和短路狀態(tài)之間切換。因此，即使在裝置使用交流電時(shí)，仍可在不增加該裝置的單元面積的情況下，抑制半導(dǎo)體裝置的耐壓的下降。


圖1為根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的截面結(jié)構(gòu)的示意圖；圖2為表示根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的電路配置的圖；圖3A和圖IBB為說明根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的運(yùn)行的圖；圖4為表示根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的電氣特性的圖；圖5A為表示根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的一個制造步驟的圖；圖5B為圖5A中所示的步驟之后的步驟的圖；圖5C為圖5B中所示的步驟之后的步驟的圖；圖5D為圖5C中所示的步驟之后的步驟的圖；圖5E為圖5D中所示的步驟之后的步驟的圖；圖5F為圖5E中所示的步驟之后的步驟的圖；圖5G為圖5F中所示的步驟之后的步驟的圖；圖5H為圖5G中所示的步驟之后的步驟的圖；圖51為圖5H中所示的步驟之后的步驟的圖；圖5J為圖51中所示的步驟之后的步驟的圖；圖漲為圖5J中所示的步驟之后的步驟的圖5L為圖漲中所示的步驟之后的步驟的圖；圖6為表示形成接觸的圖；圖7為根據(jù)實(shí)施方式的變化例的半導(dǎo)體裝置的截面結(jié)構(gòu)的示意圖；圖8為說明根據(jù)實(shí)施方式的變化例的半導(dǎo)體裝置的運(yùn)行的圖；圖9A為表示根據(jù)實(shí)施方式的變化例的半導(dǎo)體裝置的一個制造步驟的圖；圖9B為圖9A中所示的步驟之后的步驟的圖；圖9C為圖9B中所示的步驟之后的步驟的圖；圖9D為圖9C中所示的步驟之后的步驟的圖；圖9E為圖9D中所示的步驟之后的步驟的圖；圖9F為圖9E中所示的步驟之后的步驟的圖；圖9G為圖9F中所示的步驟之后的步驟的圖；圖9H為圖9G中所示的步驟之后的步驟的圖；圖91為圖9H中所示的步驟之后的步驟的圖；圖9J為圖91中所示的步驟之后的步驟的圖；圖9K為圖9J中所示的步驟之后的步驟的圖；圖9L為圖9K中所示的步驟之后的步驟的圖；圖10為根據(jù)相關(guān)技術(shù)的半導(dǎo)體裝置的截面結(jié)構(gòu)的示意圖；并且圖11為根據(jù)相關(guān)技術(shù)的另一半導(dǎo)體裝置的截面結(jié)構(gòu)的示意圖。
具體實(shí)施例方式下面，說明本發(fā)明的實(shí)施方式。以下列順序進(jìn)行說明。1.半導(dǎo)體裝置的配置2.半導(dǎo)體裝置的制造方法3.變化例(配置和制造方法)[1.半導(dǎo)體裝置的配置]下面，參照

根據(jù)本發(fā)明的實(shí)施方式的半導(dǎo)體裝置。圖1為根據(jù)本實(shí)施方式的半導(dǎo)體裝置1的截面結(jié)構(gòu)的示意圖，而圖2為本實(shí)施方式的半導(dǎo)體裝置1的框圖。如圖1所示，半導(dǎo)體裝置1為具備SOI結(jié)構(gòu)的MOS晶體管。半導(dǎo)體裝置1包括SOI 基板，該SOI基板設(shè)置為在半導(dǎo)體基板11上隔著絕緣層(下文中稱作“BOX層”)12而形成有半導(dǎo)體層(下文中稱作“S0I層”)13，絕緣層12由例如氧化硅(SiO2)膜構(gòu)成。半導(dǎo)體基板11為硅(Si)基板，并且該基板具備所謂的三阱(triple well)結(jié)構(gòu)。 具體來說，半導(dǎo)體基板11具有P型子區(qū)11a，P型子區(qū)Ila摻雜有諸如硼(B)的ρ型雜質(zhì)。 在P型子區(qū)Ila的頂面?zhèn)壬闲纬捎笑切挖鍏^(qū)11b，η型阱區(qū)lib摻雜有諸如磷(P)或砷(As) 的η型雜質(zhì)。在η型阱區(qū)lib的頂面?zhèn)壬闲纬捎笑研挖鍏^(qū)llc，p型阱區(qū)Ilc摻雜有諸如硼 (B)的ρ型雜質(zhì)。在具備所述三阱結(jié)構(gòu)的半導(dǎo)體裝置11中，η型阱區(qū)lib將ρ型子區(qū)Ila 和P型阱區(qū)Ilc彼此隔離。在半導(dǎo)體基板11的頂面或ρ型阱區(qū)Ilc的頂面上，以預(yù)定間隔形成有第一源極區(qū) Ild和第一漏極區(qū)lie，第一源極區(qū)Ild和第一漏極區(qū)lie摻雜有諸如磷(P)或砷(As)的 η型雜質(zhì)。在第一源極區(qū)Ild和第一漏極區(qū)lie之間形成有ρ型第一主體區(qū)llf。第一主
5體區(qū)Ilf用作第一源極區(qū)Ild和第一漏極區(qū)lie之間的溝道。如上所述，半導(dǎo)體基板11形成有第一主體區(qū)llf、第一源極區(qū)lid、第一漏極區(qū)lie 以及BOX區(qū)12。該基板還形成有后述的第二晶體管T2的第二漏極區(qū)13c (用作柵極)。第二晶體管T2由η型阱區(qū)lib隔離。SOI層13由諸如硅(Si)的半導(dǎo)體膜構(gòu)成。SOI層13形成有以預(yù)定間隔形成的第二源極區(qū)1 和第二漏極區(qū)13c，第二源極區(qū)1 和第二漏極區(qū)13c摻雜有諸如磷(P)或砷(As)的η型雜質(zhì)。在第二源極區(qū)1 和第二漏極區(qū)13c之間的區(qū)域中形成有第二主體區(qū)13a，第二主體區(qū)13a摻雜有諸如硼(B)的ρ型雜質(zhì)。在第二主體區(qū)13a上形成有例如由氧化硅膜(SiO2)構(gòu)成的柵極絕緣膜14。在柵極絕緣膜14上形成由多晶硅制成的柵極15。在SOI層13上形成有第二晶體管T2，每個第二晶體管T2都由所述的第二主體區(qū) 13a、第二源極區(qū)13b、第二漏極區(qū)13c、柵極絕緣膜14以及柵極15構(gòu)成。SOI層13由元件隔離區(qū)16隔離成每個第二晶體管T2。在第一漏極區(qū)lie上方的BOX層12區(qū)域中形成有連接孔12a，并且形成有由多晶硅制成的連接層17以填充連接孔12a。連接層17的頂面與第二主體區(qū)13a接觸，并且第一漏極區(qū)lie和第二主體區(qū)13a經(jīng)由連接層17而電連接。而且，在第一源極區(qū)Ild上方的BOX層12區(qū)域中形成有連接孔12b，并且形成有由多晶硅制成的連接層18以填充連接孔12b。外部電壓經(jīng)由連接層18而施加于第一源極區(qū) lld，并且第一源極區(qū)Ild可接地。根據(jù)本實(shí)施方式的半導(dǎo)體裝置1包括在半導(dǎo)體基板11上形成的第一晶體管T1和第二晶體管τ2。因?yàn)榈谝痪w管T1的第一漏極區(qū)lie和第二晶體管T2的第二主體區(qū)13a 連接，故可通過使第一晶體管T1導(dǎo)通和截止而使第二主體區(qū)13a短路和開路。因?yàn)榈谝痪w管T1的第一源極區(qū)Ild接地，故可通過使第一晶體管T1導(dǎo)通而使第二主體區(qū)13a接地。而且，因?yàn)榈诙w管T2的第二漏極區(qū)13c還用作第一晶體管T1的柵極，故可通過對第二漏極區(qū)13c施加電壓以使第一晶體管T1運(yùn)行。因此，可使第一晶體管T1與第二晶體管T2聯(lián)動，并且通過施加于第二漏極區(qū)13c的電壓的極性，可使第二主體區(qū)13a在短路和開路狀態(tài)之間切換。此外，因?yàn)樵诎雽?dǎo)體基板11上形成有第一晶體管T1，故可在不增加半導(dǎo)體裝置1 的單元面積的情況下，使第二主體區(qū)13a短路和開路。下面，說明具備這種配置的半導(dǎo)體裝置1的電路配置和電氣特性。圖2表示根據(jù)本實(shí)施方式的半導(dǎo)體裝置1的電路配置。如圖2所示，根據(jù)本實(shí)施方式的半導(dǎo)體裝置1包括第一晶體管T1和第二晶體管T2。半導(dǎo)體裝置1的第一晶體管T1 的漏極D1連接于第二晶體管T2的源極&和漏極A之間(上述主體區(qū))。第二晶體管T2的漏極A連接于第一晶體管T1的柵極Gp下面，說明根據(jù)本實(shí)施方式的半導(dǎo)體裝置1的運(yùn)行。圖3A和圖;3B為表示根據(jù)本實(shí)施方式的半導(dǎo)體裝置1的運(yùn)行的圖。如圖3A所示，當(dāng)將正電壓施加于半導(dǎo)體裝置1的第二晶體管T2的第二漏極區(qū)13c (即第一晶體管T1的柵極)時(shí)，第一晶體管T1導(dǎo)通，并且第二主體區(qū)13a短路。因此，第二主體區(qū)13a經(jīng)由用作第一晶體管T1的溝道的第一主體區(qū)Ilf而接地，并且由碰撞的離子所產(chǎn)生的空穴通過地而釋放，而非累積于第二主體區(qū)13a中。如圖:3B所示，當(dāng)將負(fù)電壓施加于第二晶體管T2的第二漏極區(qū)13c時(shí)，第一晶體管 T1截止，并且第二主體區(qū)13a開路。因此，第二主體區(qū)13a的電位進(jìn)入其中沒有從外部施加電壓的懸空狀態(tài)。此時(shí)，將負(fù)電壓(例如，-3V的電壓)施加于第一晶體管T1的柵極(即第二漏極區(qū)13c)，并且該晶體管的源極S1接地。第二晶體管T2的第二源極區(qū)1 接地。下面，說明根據(jù)本實(shí)施方式的半導(dǎo)體裝置1的電氣特性。圖4為表示根據(jù)本實(shí)施方式的半導(dǎo)體裝置1的電氣特性的圖。如圖4所示，當(dāng)將約8V的電壓施加于具有B晶體管 (即第一晶體管T1)的半導(dǎo)體裝置1的第二漏極區(qū)13c時(shí)，有電流在第二漏極區(qū)13c和第二主體區(qū)13a之間流動。相反，在根據(jù)相關(guān)技術(shù)的不具有上述B晶體管(即第一晶體管T1)的半導(dǎo)體裝置的情況下，當(dāng)將約2V的電壓施加于半導(dǎo)體裝置的漏極區(qū)時(shí)，有電流在漏極區(qū)和主體區(qū)之間流動。于是，因?yàn)榭昭ㄎ丛诘诙黧w區(qū)13a中累積，并且可由空穴引起的寄生雙極(parasitic bipolar)運(yùn)行不可能發(fā)生，故半導(dǎo)體裝置1可因設(shè)置有第一晶體管T1而具有升高的耐壓。[2.半導(dǎo)體裝置的制造方法]下面，參照圖5A 5L和圖6說明半導(dǎo)體裝置1的制造方法。如圖5A所示，例如，在由摻雜有諸如硼⑶的ρ型雜質(zhì)的硅(Si)制成的半導(dǎo)體基板11上進(jìn)行離子注入，以便以諸如磷(P)或砷(As)的η型雜質(zhì)對基板11的預(yù)定區(qū)域進(jìn)行摻雜，從而形成η型阱區(qū)lib。于是，除η型阱區(qū)lib以外的半導(dǎo)體基板11構(gòu)成了 ρ型子區(qū) Ila0接下來，如圖5Β所示，進(jìn)行離子注入，從而以諸如硼(B)的ρ型雜質(zhì)對η型阱區(qū) lib的預(yù)定區(qū)域進(jìn)行摻雜，從而形成ρ型阱區(qū)11c。接下來，如圖5C所示，進(jìn)行離子注入，從而以諸如磷(P)或砷(As)的η型雜質(zhì)對 P型阱區(qū)Ilc的頂面的預(yù)定區(qū)域進(jìn)行摻雜，從而形成第一源極區(qū)Ild和第一漏極區(qū)lie。接下來，如圖5D所示，進(jìn)行接合處理，以便在半導(dǎo)體基板11上選擇性地形成由氧化硅(SiO2)膜構(gòu)成的BOX層12。盡管在本實(shí)施方式中使用接合處理而在半導(dǎo)體基板11上形成BOX層12，然而本發(fā)明不限于這種處理。作為替代，例如可使用SIMOX處理，該SIMOX 處理包括下列步驟在半導(dǎo)體基板11中注入氧離子，隨后進(jìn)行熱處理，以便在半導(dǎo)體基板 11中形成BOX層12?；蛘撸稍诎雽?dǎo)體基板11的表面上形成氧化物膜，并且可利用外延生長形成SOI膜13。接下來，如圖5E所示，通過選擇性地使用光刻和蝕刻法而去除位于第一漏極區(qū) lie上方的BOX層12的一部分，形成連接孔12a。接下來，如圖5F和圖6所示，使用CVD (化學(xué)氣相沉積)處理將多晶硅膜沉積在連接孔12a中，從而在該孔中形成連接層17。接下來，如圖5G所示，使用CVD處理而在BOX層12上選擇性地沉積摻雜有諸如硼 (B)的ρ型雜質(zhì)的多晶硅膜，以形成SOI層13。接下來，進(jìn)行離子注入，從而以諸如磷(P) 或砷(As)的η型雜質(zhì)對SOI層13的預(yù)定區(qū)域進(jìn)行摻雜，以便形成第二源極區(qū)1 和第二漏極區(qū)13c。此時(shí)，第二源極區(qū)1 和第二漏極區(qū)13c之間的區(qū)域構(gòu)成第二主體區(qū)13a。接下來，如圖5H所示，使用CVD處理而在BOX層12上SOI層13的兩端沉積氧化硅(SiO2)膜，從而形成元件隔離區(qū)16。接下來，如圖51所示，通過使用光刻和蝕刻法而在第一源極區(qū)Ild上選擇性地去除BOX層12和元件隔離區(qū)16，從而形成連接孔12b。接下來，如圖5J所示，使用CVD處理而在連接孔12b中沉積多晶硅膜，從而形成連接層18。接下來，如圖漲所示，使用CVD處理而在第二主體區(qū)13a上沉積氧化硅(SiO2)膜， 從而形成柵極絕緣膜14。接下來，如圖5L所示，使用CVD處理而在柵極絕緣膜14上沉積多晶硅膜，從而形成柵極15。通過上述步驟，可在半導(dǎo)體基板11中形成第一晶體管T1，并且第二晶體管T2的第二主體區(qū)13a可與第一晶體管T1的第一源極區(qū)Ild電連接。而且，第二晶體管T2的第二漏極區(qū)13c可形成為兼用作第一晶體管T1的柵極。[3.變化例(配置和制造方法)]下面，說明上述實(shí)施方式的變化例。根據(jù)本變化例，在η型阱區(qū)中形成如上述實(shí)施方式的半導(dǎo)體裝置中的B晶體管的源極區(qū)。以相同的附圖標(biāo)記表示上述實(shí)施方式和本變化例中的相同之處，并省略了重復(fù)說明。圖7為根據(jù)本變化例的半導(dǎo)體裝置Ia的截面結(jié)構(gòu)的示意圖。如圖所示，半導(dǎo)體裝置Ia包括半導(dǎo)體基板21，在半導(dǎo)體基板21上，在η型阱區(qū)21b上方形成有第一源極區(qū)(未圖示)。半導(dǎo)體基板21形成有ρ型子區(qū)21a、形成于ρ型子區(qū)21a上的ρ型阱區(qū)21c以及將P型子區(qū)21a和P型阱區(qū)21c隔離的η型阱區(qū)21b。在半導(dǎo)體基板21的頂面上、即ρ型阱區(qū)21c的頂面上形成有第一漏極區(qū)21d。η 型阱區(qū)21b的頂部用作第一源極區(qū)(未圖示)。在第一源極區(qū)和第一漏極區(qū)21d之間形成有P型第一主體區(qū)21e。下面，說明根據(jù)本變化例的半導(dǎo)體裝置Ia的運(yùn)行。圖8為說明根據(jù)本變化例的半導(dǎo)體裝置Ia的運(yùn)行的圖。如圖8所示，半導(dǎo)體裝置Ia的第一晶體管T1的源極S1接地，并且該裝置的第二晶體管T2的源極&接地。將OV的電壓施加于第二晶體管的柵極( ，并且將預(yù)定的AC電壓施加于該晶體管的漏極D2,以便使半導(dǎo)體裝置Ia運(yùn)行。將正電壓施加于第二晶體管T2的漏極D2,以使半導(dǎo)體裝置Ia導(dǎo)通。于是，第一晶體管T1導(dǎo)通，并且第二晶體管T2的第二主體區(qū)13a接地。將負(fù)電壓施加于第二晶體管T2的漏極D2,以使半導(dǎo)體裝置Ia截止。于是，第一晶體管T1截止，并且第二晶體管T2的第二主體區(qū)13a開路。如上所述，在根據(jù)本變化例的半導(dǎo)體裝置Ia中，通過改變施加于第二晶體管T2的漏極A的電壓的極性，第一晶體管T1可在導(dǎo)通和截止?fàn)顟B(tài)之間切換。類似地，第二晶體管 T2的第二主體區(qū)13a可在開路和短路狀態(tài)之間切換。當(dāng)半導(dǎo)體裝置Ia導(dǎo)通時(shí)，第二主體區(qū) 13a可接地，因此，可抑制耐壓的下降。相反，當(dāng)半導(dǎo)體裝置Ia截止時(shí)，第二主體區(qū)13a可設(shè)為開路狀態(tài)，并且第二主體區(qū)13a的電位進(jìn)入懸空狀態(tài)。下面，說明根據(jù)本變化例的半導(dǎo)體裝置Ia的制造方法。首先，如圖9A所示，在摻雜有諸如硼⑶的ρ型雜質(zhì)的由硅(Si)制成的半導(dǎo)體基板21上進(jìn)行離子注入，從而以諸如磷(P)或砷(As)的η型雜質(zhì)對基板21的預(yù)定區(qū)域進(jìn)行摻雜，從而形成η型阱區(qū)21b。于是，除η型阱區(qū)21b以外的半導(dǎo)體基板21構(gòu)成了 ρ型子區(qū) 21a。接下來，如圖9B所示，進(jìn)行離子注入，從而以諸如硼(B)的ρ型雜質(zhì)對η型阱區(qū) 21b的預(yù)定區(qū)域進(jìn)行摻雜，從而形成ρ型阱區(qū)21c。接下來，如圖9C所示，進(jìn)行離子注入，從而以諸如磷(P)或砷(As)的η型雜質(zhì)對 P型阱區(qū)21c的頂面上的預(yù)定區(qū)域進(jìn)行摻雜，從而形成第一漏極區(qū)21d。η型阱區(qū)21b的頂部用作第一源極區(qū)(未圖示)。通過上述及圖9A 9C所示的步驟形成半導(dǎo)體基板21。通過圖9D 9L所示的步驟，在上述步驟中形成的半導(dǎo)體基板21上隔著BOX層12而形成第二晶體管T2。于是，可制造根據(jù)本變化例的半導(dǎo)體裝置la。因?yàn)閳D9D 9L所示的步驟類似于上述及圖5D 5L 所示的步驟，故省略了重復(fù)說明。于是，可制造在作用和效果上類似于上述半導(dǎo)體裝置1的半導(dǎo)體裝置la。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求及其等同物的范圍內(nèi)，取決于設(shè)計(jì)需要和其它因素可出現(xiàn)各種變化、組合、子組合和替代。
權(quán)利要求
1.一種半導(dǎo)體裝置，該裝置包括形成于半導(dǎo)體基板上的第一晶體管和隔著絕緣層而形成于所述半導(dǎo)體基板上方的第二晶體管，其中，所述第一晶體管包括第一主體區(qū)，其形成于所述半導(dǎo)體基板的表面上；以及第一源極區(qū)和第一漏極區(qū)，它們形成為夾著所述第一主體區(qū)，所述第二晶體管包括半導(dǎo)體層，其形成于所述絕緣層上；第二主體區(qū)，其形成于所述半導(dǎo)體層的一部分中；第二源極區(qū)和第二漏極區(qū)，它們形成為夾著所述半導(dǎo)體層中的所述第二主體區(qū)； 柵極絕緣膜，其形成于所述半導(dǎo)體層的所述主體區(qū)上；以及柵極，其形成于所述柵極絕緣膜上， 所述第二漏極區(qū)布置在所述第一主體區(qū)上， 所述第二主體區(qū)布置在所述第一漏極區(qū)上，在所述絕緣層的位于所述第一漏極區(qū)和所述第二主體區(qū)之間的部分中形成有連接層，并且所述第二漏極區(qū)還用作所述第一晶體管的柵極。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一源極區(qū)接地；并且對所述第二漏極區(qū)施加有預(yù)定電壓以使所述第二晶體管導(dǎo)通，并且所述第二主體區(qū)經(jīng)由作為溝道的所述第一主體區(qū)而接地。
3.一種半導(dǎo)體裝置的制造方法，該方法包括以雜質(zhì)對半導(dǎo)體基板的表面區(qū)域進(jìn)行摻雜而形成第一源極區(qū)和第一漏極區(qū)； 在所述半導(dǎo)體基板上形成絕緣層； 去除所述第一漏極區(qū)上的所述絕緣層以形成連接槽； 以金屬膜填充所述連接槽以形成連接層； 在所述絕緣層上形成半導(dǎo)體層；在所述半導(dǎo)體層中，在所述連接層上方的區(qū)域的兩側(cè)形成第二源極區(qū)和第二漏極區(qū)； 在所述連接層上方的所述半導(dǎo)體層上形成柵極絕緣膜；并且在所述柵極絕緣膜上形成柵極，其中，所述第二漏極區(qū)布置在所述第一源極區(qū)和所述第一漏極區(qū)之間的區(qū)域上，以便形成第一晶體管和第二晶體管，所述第二晶體管的所述第二漏極區(qū)還用作所述第一晶體管的柵
全文摘要
本發(fā)明提供了一種半導(dǎo)體裝置及其制造方法，所述半導(dǎo)體裝置包括第一晶體管，其形成于半導(dǎo)體基板上；和第二晶體管，其隔著絕緣層而形成于半導(dǎo)體基板上方。第一晶體管包括第一主體區(qū)，其形成于半導(dǎo)體基板的表面上；以及第一源極區(qū)和第一漏極區(qū)，它們形成為夾著第一主體區(qū)。第二晶體管包括半導(dǎo)體層，其形成于絕緣層上；第二主體區(qū)，其形成于半導(dǎo)體層的一部分中；第二源極區(qū)和第二漏極區(qū)，它們形成為夾著半導(dǎo)體層中的第二主體區(qū)；柵極絕緣膜，其形成于半導(dǎo)體層的所述主體區(qū)上；以及柵極，其形成于柵極絕緣膜上，并且第二漏極區(qū)布置在第一主體區(qū)上。即使在對本發(fā)明的裝置使用交流電時(shí)，仍可抑制半導(dǎo)體裝置的耐壓的下降而不需增加該裝置的單元面積。
文檔編號H01L21/336GK102386215SQ20111024289
公開日2012年3月21日 申請日期2011年8月23日 優(yōu)先權(quán)日2010年9月3日
發(fā)明者指宿勇二, 田中秀樹, 石井裕二, 葛西憲太郎 申請人:索尼公司