專利名稱：封裝基板及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝基板及其制法，具體涉及一種直接在基板表面制作中介層并制作內(nèi)埋線路的封裝基板及其制法。
背景技術(shù)：
因應(yīng)半導(dǎo)體封裝組件的微縮及高密度等需求，業(yè)界已發(fā)展出一種三維封裝技術(shù)，例如，直通硅晶穿孔(Through-Silicon Via7TSV)封裝技術(shù)。TSV封裝技術(shù)可大幅度提高芯片的晶體管立體密度，使半導(dǎo)體產(chǎn)業(yè)可以超越摩爾定律的發(fā)展速度。TSV封裝技術(shù)的等級是L/S (線寬/線距比)小于6/6，使用硅載板，成本約為覆晶球格數(shù)組(FCBGA)基板的四倍。目前，由于成本上的考慮，業(yè)界亟欲將覆晶球格數(shù)組技術(shù)應(yīng)用在三維封裝領(lǐng)域中， 以代替較昂貴的TSV封裝技術(shù)，但是會遭遇到以下問題。首先，在L/S < 6/6的制作工藝挑戰(zhàn)下，現(xiàn)階段的半加成(Semi-additive process, SAP)制作工藝仍無法制造出這類封裝產(chǎn)品。其次，IC載板產(chǎn)業(yè)上所使用的介電材,其熱膨脹系數(shù)(thermal expansion, CTE)與娃材相差過大，因而可能會產(chǎn)生可靠度上的問題。此外，超高密度的中介層(interposer)布局，會受限于目前防焊開口(SRO) >65um的制作工藝瓶頸。最后，以目前的技術(shù)水平，基板的盲口開口仍有需大于40 μ m的限制，故浪費掉許多線路布局空間。由此可知，產(chǎn)業(yè)上亟需一種封裝基板及其制法，可解決上述先前技術(shù)所遇到的瓶頸及問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種封裝基板及其制法，其主要結(jié)合激光埋線技術(shù)(LaserEmbedded, LE)、熱固化介電材技術(shù)(Thermal Curing Dielectric, TO))以及化學(xué)機(jī)械拋光技術(shù)(Chemical Mechanical Polishing, CMP),而直接在基板表面制作中介層并制作內(nèi)線路，以解決上述封裝技術(shù)的限制，并提升封裝基板的集成度。為達(dá)上述的目的，本發(fā)明提供一種封裝基板，包含有一核心層、一第一介電層、一第二線路圖案、一第一防焊層以及一絕緣層。核心層的一第一表面設(shè)有一第一線路圖案。第一介電層覆蓋第一線路圖案。第二線路圖案設(shè)于第一介電層上，且第二線路圖案包含有一內(nèi)聯(lián)機(jī)路圖案，其位于一芯片接合區(qū)域(chip mounting area)內(nèi)。第一防焊層覆蓋住芯片接合區(qū)域以外的第二線路圖案。絕緣層覆蓋住芯片接合區(qū)域以及內(nèi)聯(lián)機(jī)路圖案。多個埋入式接墊，設(shè)于絕緣層的一上表面，且接墊上表面齊平或不高于絕緣層的上表面。其中所述埋入式接墊通過至少一設(shè)于所述絕緣層內(nèi)的導(dǎo)電插塞電連接所述內(nèi)聯(lián)機(jī)路圖，且所述埋入式接墊、所述內(nèi)聯(lián)機(jī)路圖案、所述導(dǎo)電插塞以及所述絕緣層構(gòu)成一中介層(interposer)本發(fā)明提供一種封裝基板的制法。提供一基板，包含有至少一內(nèi)層線路圖案以及至少一外層線路圖案。外層線路圖案包含有一內(nèi)聯(lián)機(jī)路圖案，其位于一芯片接合區(qū)域內(nèi)。于基板上覆蓋一防焊層，覆蓋住外層線路圖案。將芯片接合區(qū)域內(nèi)的防焊層去除，暴露出內(nèi)聯(lián)機(jī)路圖案。于芯片接合區(qū)域內(nèi)形成一絕緣層，覆蓋住內(nèi)聯(lián)機(jī)路圖案。對絕緣層進(jìn)行一固化制作工藝。于絕緣層的一上表面形成多個埋入式接墊。因此，本發(fā)明提出一種封裝基板及其制法，其具有一內(nèi)埋線路圖案的絕緣層作為中介層，可取代傳統(tǒng)中直通硅晶穿孔封裝的次基板而直接制作于基板中。如此，可一并解決公知中半加成制作工藝在線寬限制下無法制造的問題、封裝基板的介電材與硅材相差過大而產(chǎn)生的可靠度問題、防焊開口的尺寸無法縮小的瓶頸、以及基板的盲孔開口過大的問題。因此，本發(fā)明的封裝基板具有尺寸更小以及可靠度更好的優(yōu)勢。


圖1-10為依據(jù)本發(fā)明一優(yōu)選實施例所繪示的封裝基板的制作方法的剖面示意圖。其中，附圖標(biāo)記說明如下 100基板IlOa內(nèi)層線路圖案IlOb內(nèi)層線路圖案120a外層線路圖案120b外層線路圖案122a內(nèi)聯(lián)機(jī)路圖案130核心層140導(dǎo)電通孔150a第一介電層150b第二介電層210a防焊層210b防焊層220a接墊220b錫球焊墊230絕緣層240導(dǎo)電層250埋入式接墊260導(dǎo)電插塞270保護(hù)層280錫球290內(nèi)建的中介層300芯片310焊墊錫球320打線400封裝基板A芯片接合區(qū)域P抗鍍銅層R1、開口R2SI、外側(cè)表面S3上表面S2S4第一表面S5第二表面t溝槽
具體實施例方式圖1-10為依據(jù)本發(fā)明一優(yōu)選實施例所繪示的封裝基板的制作方法的剖面示意圖。首先，提供一基板100，包含有內(nèi)層線路圖案IlOaUlOb以及外層線路圖案120a、120b。本實施例中，基板100可例如為四層基板，但在其它實施例中亦可為六層基板或八層基板等，本發(fā)明不以此為限。內(nèi)層線路圖案110及外層線路圖案120可以下列步驟形成，但本發(fā)明不以此為限。如圖I所示，首先，提供一核心層130。于核心層130中具有至少一導(dǎo)電通孔140以電性連接核心層130相對兩面的內(nèi)層線路圖案IlOa與內(nèi)層線路圖案110b。核心層130例如為一玻纖預(yù)浸絕緣材，但不限于此。內(nèi)層線路圖案IlOa與內(nèi)層線路圖案IlOb可包含銅等導(dǎo)電材質(zhì)。導(dǎo)電通孔140可以利用例如激光鉆孔、機(jī)械鉆孔或光刻工藝等各種方法形成。接著，在核心層130相對兩面上分別壓合一第一介電層150a與一第二介電層150b，其中第一介電層150a與第二介電層150b分別覆蓋內(nèi)層線路圖案IlOa與內(nèi)層線路圖案110b。然后，于第一介電層150a與第二介電層150b的表面上分別形成外層線路圖案120a與外層線路圖案120b。根據(jù)本發(fā)明的優(yōu)選實施例,第一介電層150a與一第二介電層150b的材質(zhì)可以是,例如，味之素樹脂(Ajinomoto Bond Film, ABF),但亦可為其它絕緣材質(zhì)。外層線路圖案120a與外層線路圖案120b可包含銅等導(dǎo)電材質(zhì)。值得注意的是，外層線路圖案120a包含有一內(nèi)聯(lián)機(jī)路圖案122a，其位于一芯片接合區(qū)域A內(nèi)。如圖2所示，接著于基板100的二相對外側(cè)表面SI、S2上分別覆蓋防焊層210a、 210b，其中，防焊層210a覆蓋住外層線路圖案120a以及第一介電層150a，防焊層210b覆蓋住外層線路圖案120b以及第二介電層150b。接著，將外側(cè)表面SI上的芯片接合區(qū)域A內(nèi)的防焊層210a去除，暴露出內(nèi)聯(lián)機(jī)路圖案122a，以及在芯片接合區(qū)域A外的防焊層210a中形成多個防焊開口 Rl，其分別暴露出多個接墊220a。同樣地，將外側(cè)表面S2上的防焊層210b形成多個防焊開口 R2，其分別暴露出多個接墊220b。防焊層210a以及防焊層210b可由環(huán)氧樹脂形成，其中環(huán)氧樹脂可以包含可感光的樹脂成分，如此可直接對于防焊層210a以及防焊層210b進(jìn)行光刻顯影，并分別形成開口 Rl以及R2。如圖3所示，接著于芯片接合區(qū)域A內(nèi)，以涂布法或印刷法在基板100的外側(cè)表面SI上形成一絕緣層230,例如,熱固化介電材(Thermal Curing Dielectric, TO)),覆蓋住內(nèi)聯(lián)機(jī)路圖案122a。接著，再對絕緣層230進(jìn)行一固化制作工藝。依據(jù)本發(fā)明的優(yōu)選實施例，絕緣層230與第一介電層150a直接接觸。依據(jù)本發(fā)明的優(yōu)選實施例，絕緣層230不會與防焊層210a重疊。然而，在本發(fā)明其它實施例中，絕緣層230有可能與防焊層210a重迭。接著，圖4-8例示于絕緣層230的上表面S3形成多個埋入式接墊的方法。如圖4所示，于芯片接合區(qū)域A以外形成一抗鍍銅層P，其中，抗鍍銅層P的材質(zhì)例如抗鍍銅介電材，但本發(fā)明不以此為限?？瑰冦~層P可以利用印刷等方式形成。如圖5所示，以激光埋線技術(shù)(Laser Embedded, LE),于絕緣層230的上表面S3形成多個溝槽t。如圖6所示，于溝槽t中填入一導(dǎo)電層240，其中導(dǎo)電層可包括一銅層，例如，利用電鍍法或選擇性化學(xué)銅填入溝槽t中，但本發(fā)明不以此為限。如圖7所示，可選擇性地先剝除抗鍍銅層P，以暴露出其下方的防焊層210a及接墊220a。如圖8所示，例如利用化學(xué)機(jī)械拋光制作工藝等方式，對導(dǎo)電層240進(jìn)行平坦化，以形成多個埋入式接墊250以及導(dǎo)電插塞260，其中埋入式接墊250與內(nèi)聯(lián)機(jī)路圖案122a可通過絕緣層230內(nèi)的導(dǎo)電插塞260電連接。如此一來，由埋入式接墊250、內(nèi)聯(lián)機(jī)路圖案122a、導(dǎo)電插塞260以及絕緣層230構(gòu)成一內(nèi)建的中介層(interposer) 290。此內(nèi)建的中介層290可整合于封裝基板制作工藝中，直接形成于基板100的一表面上。如圖9所不,在對導(dǎo)電層240進(jìn)行拋光后，可于多個埋入式接墊250表面形成一保護(hù)層270，用以防止埋入式接墊250直接與空氣接觸氧化，其中保護(hù)層270可包含無電鍍鎮(zhèn)/無電鍛 IE/浸鍛金(electroless nickel/e Iectro I ess palladium/ immersion gold,ENEPIG)、無電鍛鎮(zhèn) / 自催化金(electroless nickel/auto-catalytic gold, ENAG)或有機(jī)保焊劑等等。如圖10所示，通過將埋入式接墊250與芯片300中的金屬凸塊或焊墊錫球310接合，以及于絕緣層230與芯片300中填入底膠，可使芯片300與絕緣層230緊密接合，形成一封裝構(gòu)件400。如此，使芯片300與基板100接合。在一優(yōu)選實施例中，絕緣層230的熱膨脹系數(shù)與芯片300的熱膨脹系數(shù)互相匹配。再者，芯片300可再進(jìn)一步以打線(wire-bonding) 320,電連接接墊220a。另外，可使多個錫球280，分別設(shè)于多個開口 R2內(nèi)，并與多個錫球焊墊220b接合。詳細(xì)而言，可將此封裝構(gòu)件400以核心層130為中心軸分為上、下二部分。封裝構(gòu)件400的上部分包含有核心層130、第一介電層150a、外層線路圖案120a、防焊層210a以及絕緣層230。核心層130的一第一表面S4設(shè)有內(nèi)層線路圖案110a。第一介電層150a覆蓋內(nèi)層線路圖案110a。外層線路圖案120a設(shè)于第一介電層上150a，且外層線路圖案120a包含有一內(nèi)聯(lián)機(jī)路圖案122a，其位于一芯片接合區(qū)域A內(nèi)。防焊層210a覆蓋住芯片接合區(qū)域 A以外的外層線路圖案120a。絕緣層230覆蓋住芯片接合區(qū)域A以及內(nèi)聯(lián)機(jī)路圖案。多個埋入式接墊250，設(shè)于絕緣層230的一上表面S3上。此外，封裝構(gòu)件400的下部分包含核心層130、內(nèi)層線路圖案110b、第二介電層150b、外層線路圖案120b、防焊層210b以及多個錫球280。內(nèi)層線路圖案IlOb設(shè)于核心層130的一第二表面S5。第二介電層150b覆蓋內(nèi)層線路圖案110b。外層線路圖案120b設(shè)于第二介電層150b上。外層線路圖案120b包含有多個錫球焊墊220b。防焊層210b覆蓋住第二介電層150b以及外層線路圖案120b，其中防焊層210b包含有多個開口 R2，分別暴露出多個錫球焊墊220b。多個錫球280分別設(shè)于多個開口 R2內(nèi)，并與多個錫球焊墊220b接合。因此，本發(fā)明提出一種封裝基板及其制法，其具有一內(nèi)埋線路圖案的絕緣層作為中介層，可取代傳統(tǒng)硅次基板，而且本發(fā)明中介層直接制作并內(nèi)建于基板上。詳細(xì)而言，本發(fā)明的封裝基板結(jié)合激光埋線技術(shù)(Laser Embedded, LE)、熱固化介電材技術(shù)(ThermalCuring Dielectric, TCD)、化學(xué)機(jī)械拋光技術(shù)(Chemical Mechanical Polishing, CMP)以及選擇性化學(xué)銅(Selective E-Iess Copper Plating),如此可一并解決公知技術(shù)半加成制作工藝在線寬限制下無法制造的問題、封裝基板的介電材與硅材CTE相差過大而產(chǎn)生的可靠度問題、防焊開口的尺寸無法縮小的瓶頸、以及基板的盲孔開口過大浪費布線面積的問題。因此，本發(fā)明可大幅降低制作工藝時間以及制作工藝成本。并且，本發(fā)明的封裝基板具有尺寸更小以及可靠度更好的優(yōu)勢。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種封裝基板，其特征在于，包括 一核心層，其一第一表面設(shè)有一第一線路圖案； 一第一介電層，覆蓋所述第一線路圖案； 一第二線路圖案，設(shè)于所述第一介電層上，所述第二線路圖案包含有一內(nèi)聯(lián)機(jī)路圖案，其位于一芯片接合區(qū)域內(nèi)； 一第一防焊層，覆蓋住所述芯片接合區(qū)域以外的所述第二線路圖案； 一絕緣層，覆蓋住所述芯片接合區(qū)域以及所述內(nèi)聯(lián)機(jī)路圖案；以及多個埋入式接墊，設(shè)于所述絕緣層的一上表面，其中所述埋入式接墊通過至少一設(shè)于所述絕緣層內(nèi)的導(dǎo)電插塞電連接所述內(nèi)聯(lián)機(jī)路圖，且所述埋入式接墊、所述內(nèi)聯(lián)機(jī)路圖案、所述導(dǎo)電插塞以及所述絕緣層構(gòu)成一中介層。
2.如權(quán)利要求I所述的封裝基板，其特征在于，所述絕緣層包含熱固型介電材。
3.如權(quán)利要求I所述的封裝基板，其特征在于，所述絕緣層與所述第一介電層直接接觸。
4.如權(quán)利要求I所述的封裝基板，其特征在于，所述絕緣層的熱膨脹系數(shù)與一芯片的熱膨脹系數(shù)互相匹配。
5.如權(quán)利要求I所述的封裝基板，其特征在于，還包括有一保護(hù)層，設(shè)于各所述多個埋入式接墊的表面上。
6.如權(quán)利要求I所述的封裝基板，其特征在于，還包括 一第三線路圖案，設(shè)于所述核心層的一第二表面； 一第二介電層，覆蓋所述第三線路圖案； 一第四線路圖案，設(shè)于所述第二介電層上，所述第四線路圖案包含有多個錫球焊墊；一第二防焊層，覆蓋住所述第二介電層以及所述第四線路圖案，其中所述第二防焊層包含有多個開口，分別暴露出所述多個錫球焊墊；以及 多個錫球，分別設(shè)于所述多個開口內(nèi)，并與所述多個錫球焊墊接合。
7.一種封裝基板的制法，其特征在于，包括 提供一基板，包含有至少一內(nèi)層線路圖案以及至少一外層線路圖案，所述外層線路圖案包含有一內(nèi)聯(lián)機(jī)路圖案，其位于一芯片接合區(qū)域內(nèi)； 于所述基板上覆蓋一防焊層，覆蓋住所述外層線路圖案； 將所述芯片接合區(qū)域內(nèi)的所述防焊層去除，暴露出所述內(nèi)聯(lián)機(jī)路圖案； 于所述芯片接合區(qū)域內(nèi)形成一絕緣層，覆蓋住所述內(nèi)聯(lián)機(jī)路圖案； 對所述絕緣層進(jìn)行一固化制作工藝；以及 于所述絕緣層的一上表面形成多個埋入式接墊。
8.如權(quán)利要求7所述的封裝基板的制法，其特征在于，所述形成多個埋入式接墊包含以下步驟 于所述芯片接合區(qū)域以外形成一抗鍍銅層； 以激光于所述絕緣層的所述上表面形成多個溝槽； 于所述溝槽中填入一導(dǎo)電層；以及 拋光所述導(dǎo)電層，形成所述多個埋入式接墊。
9.如權(quán)利要求8所述的封裝基板的制法，其特征在于，所述于所述溝槽中填入導(dǎo)電層利用電鍍法或選擇性化學(xué)銅。
10.如權(quán)利要求7所述的封裝基板的制法，其特征在于，所述絕緣層包含熱固型介電材。
全文摘要
本發(fā)明公開了一種封裝基板，包含有一核心層、一第一介電層、一第二線路圖案、一第一防焊層以及一絕緣層。核心層的一第一表面設(shè)有一第一線路圖案。第一介電層覆蓋第一線路圖案。第二線路圖案設(shè)于第一介電層上，且第二線路圖案包含有一內(nèi)聯(lián)機(jī)路圖案，其位于一芯片接合區(qū)域內(nèi)。第一防焊層覆蓋住芯片接合區(qū)域以外的第二線路圖案。絕緣層覆蓋住芯片接合區(qū)域以及內(nèi)聯(lián)機(jī)路圖案。多個埋入式接墊，設(shè)于絕緣層的一上表面。
文檔編號H01L23/498GK102820270SQ20111024446
公開日2012年12月12日 申請日期2011年8月24日 優(yōu)先權(quán)日2011年6月9日
發(fā)明者陳宗源, 程石良 申請人:欣興電子股份有限公司