專利名稱：半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本實施方式涉及半導(dǎo)體元件。
背景技術(shù)：
作為開關(guān)電源、變換器等的電路的元件，使用了寬禁帶半導(dǎo)體的元件受到注目。其中，作為容易成為低導(dǎo)通電阻的元件，例如存在具有氮化鋁鎵(AlGaN)/氮化鎵(GaN)異質(zhì)結(jié)構(gòu)的異質(zhì)結(jié)場效應(yīng)晶體管(HFET)。在HFET中，通過異質(zhì)界面溝道的高移動度、通過壓電極化而產(chǎn)生的高電子濃度，實現(xiàn)低導(dǎo)通電阻化。但是，若向HFET的柵極 漏極間施加高電壓，則在柵極電極端部引起電場集中。通過該電場集中而被加速的電子躍入鈍化膜或AlGaN層。結(jié)果，電子被捕集到鈍化膜或AlGaN層。被捕集的電子即使HFET處于導(dǎo)通狀態(tài)、柵極 漏極間的施加電壓下降也不易被釋放。通過電子的捕集，異質(zhì)界面溝道被部分性地耗盡。結(jié)果，在HFET中，導(dǎo)通電阻有可能增加。這樣的現(xiàn)象被稱作電流崩塌現(xiàn)象。抑制電流崩塌現(xiàn)象，可有效地實現(xiàn)低導(dǎo)通電阻化。此外，若電子躍入鈍化膜或AlGaN層，則鈍化膜或AlGaN層中產(chǎn)生缺陷。由此，引起HFET特性變動的可靠性惡化。作為緩和柵極電極端部的電場的手段而具有場板(FP)結(jié)構(gòu)。例如，使用導(dǎo)電性基板作為支承基板，通過將導(dǎo)電性基板與源極電極連接而形成基板FP電極。但是，在采用了基板FP電極的情況下，支承基板與漏極電極之間的半導(dǎo)體層也被施加高電壓。因此，為了實現(xiàn)高耐壓，需要加厚支承基板與漏極電極之間的半導(dǎo)體層的膜厚。因此，拉開支承基板與柵極電極間的空間距離，基板FP電極的屏蔽(shield)效果減弱。即，在HFET中，在柵極電極端部的電場增加的情況下，有可能得不到低導(dǎo)通電阻及高可靠性。

發(fā)明內(nèi)容
本發(fā)明的實施方式提供一種具有低導(dǎo)通電阻及高可靠性的半導(dǎo)體元件。根據(jù)實施方式，半導(dǎo)體元件具備半絕緣性基板，在表面選擇性地設(shè)有第I第一導(dǎo)電型層；第I半導(dǎo)體層，設(shè)置在上述半絕緣性基板以及上述第I第一導(dǎo)電型層之上，包含無摻雜AlxGagN (0 < X < I);以及第2半導(dǎo)體層，設(shè)置在上述第I半導(dǎo)體層上，包含無摻雜或第二導(dǎo)電型的AlYGai_YN(0 < Y < 1，X < Y)。該半導(dǎo)體元件具備 第I主電極，與上述第2半導(dǎo)體層連接；第2主電極，與上述第2半導(dǎo)體層連接；以及控制電極，設(shè)置在上述第I主電極與上述第2主電極之間的上述第2半導(dǎo)體層之上。上述第I第一導(dǎo)電型層設(shè)置在上述控制電極之下。根據(jù)本發(fā)明的實施方式，能夠提供具有低導(dǎo)通電阻及高可靠性的半導(dǎo)體元件。


圖I是第I實施方式的半導(dǎo)體元件的主要部分示意圖，圖1(a)是主要部分截面示意圖，圖1(b)是主要部分俯視不意圖。圖2是參考例以及實施方式的半導(dǎo)體元件的主要部分截面示意圖。
圖3是第I實施方式的變形例的半導(dǎo)體元件的主要部分截面示意圖。圖4是第2實施方式的半導(dǎo)體元件的主要部分截面示意圖。圖5是第2實施方式的第I變形例的半導(dǎo)體元件的主要部分截面示意圖。圖6是第2實施方式的第2變形例的半導(dǎo)體元件的主要部分截面示意圖。圖7是第2實施方式的第3變形例的半導(dǎo)體元件的主要部分截面示意圖。圖8是第3實施方式的半導(dǎo)體元件的主要部分示意圖，圖8(a)是主要部分截面示意圖，圖8(b)是主要部分俯視不意圖。圖9是第3實施方式的變形例的半導(dǎo)體元件的主要部分俯視示意圖。圖10是第4實施方式的半導(dǎo)體元件的主要部分示意圖，圖10(a)是主要部分截面示意圖，圖10(b)是主要部分俯視示意圖。圖11是第5實施方式的半導(dǎo)體元件的主要部分示意圖，圖11 (a)是主要部分截面示意圖，圖11 (b)是主要部分俯視示意圖。圖11 (a)中示出了圖11 (b)的X-X’截面。圖12是第5實施方式的第I變形例的半導(dǎo)體元件的主要部分截面示意圖。圖13是第5實施方式的第2變形例的半導(dǎo)體元件的主要部分截面示意圖。圖14是第5實施方式的第3變形例的半導(dǎo)體元件的主要部分截面示意圖。圖15是第5實施方式的第4變形例的半導(dǎo)體元件的主要部分截面示意圖。
具體實施例方式以下，參照

實施方式。在以下所示的圖中，對相同的構(gòu)成要素賦予了相同的符號。(第I實施方式)圖I是第I實施方式的半導(dǎo)體元件的主要部分示意圖，圖I (a)是主要部分截面示意圖，圖I (b)是主要部分俯視示意圖。圖I (a)中示出了圖I (b)的X-X’截面。半導(dǎo)體元件IA是HFET元件。在半導(dǎo)體元件IA中，在作為半絕緣性基板的支承基板10之上層疊有半導(dǎo)體層。各半導(dǎo)體層例如通過外延生長法形成。在半導(dǎo)體元件IA中，在支承基板10的表面，選擇性地設(shè)有作為第I第一導(dǎo)電型層的P型層11。P型層11也可以稱為P型埋入層或P型摻雜層。在支承基板10及p型層11之上，設(shè)有緩沖層12。在緩沖層12之上，設(shè)有作為第I半導(dǎo)體層的溝道層15。在溝道層15之上，設(shè)有作為第2半導(dǎo)體層的阻擋層16。阻擋層16與作為第I主電極的源極電極20連接。阻擋層16與作為第2主電極的漏極電極21連接。在源極電極20與漏極電極21之間的阻擋層16之上，設(shè)有作為控制電極的柵極電極30。P型層11設(shè)置在柵極電極30之下。p型層11的端lie沒有位于漏極電極21的正下方。例如，在X-X’截面中，p型層11的漏極電極21側(cè)的端Ile位于柵極電極30的漏極電極21側(cè)的端30e的正下方。
柵極電極30與阻擋層16形成肖特基結(jié)。p型層11經(jīng)由接觸層40與源極電極20電連接。源極電極20與接觸層40不需要是各自獨立的部件，可以將接觸層40包含于源極電極20,作為一個主電極。在以下所不的實施方式中也相同。源極電極20及漏極電極21的形狀在半導(dǎo)體元件IA的平面中是長條狀。柵極電極30的形狀在半導(dǎo)體元件IA的平面中是長條狀。柵極電極30沿著與源極電極20及漏極電極21相同的方向延伸。支承基板10是半絕緣性基板。支承基板10的材質(zhì)例如包含碳化硅(SiC)。緩沖層12的材質(zhì)例如包含氮化鋁(AlN)。溝道層15的材質(zhì)例如包含無摻雜的氮化鋁鎵(AlxGa1J(0彡X < I))。
阻擋層16的材質(zhì)例如包含無摻雜或n形的氮化鋁鎵(AlYGai_YN(0 < Y彡1，X< Y))。p型層11的材質(zhì)例如包含p型的碳化硅(SiC)。p型層11例如通過向支承基板10的注入離子來形成。P型層11的雜質(zhì)濃度例如是IX IO16(atoms/cm3)以上。也可以代替P型層11而在P型層部分配置金屬層、或不產(chǎn)生電子漏泄的程度的n形層。使緩沖層12生長時的基底(即，支承基板10或p型層11)需要高平坦性及成分的均勻性。因此，在支承基板10中，將P型層11設(shè)置在支承基板10的內(nèi)部，也可以在緩沖層12側(cè)外露無摻雜的碳化硅層。P型層11的深度方向的位置例如通過對離子注入中的離子的加速能量進(jìn)行控制來調(diào)整。接著，說明半導(dǎo)體元件IA的效果。在說明半導(dǎo)體元件IA的效果之前，對參考例的半導(dǎo)體元件100的動作進(jìn)行說明。圖2是參考例以及實施方式的半導(dǎo)體元件的主要部分截面示意圖。圖2(a)中示出了參考例的半導(dǎo)體元件的主要部分截面，圖2(b)中示出了實施方式的半導(dǎo)體元件的主要部分截面。圖2 (a)所示的半導(dǎo)體元件100中沒有設(shè)置p型層11以及接觸層40。若在半導(dǎo)體元件100的源極電極20與漏極電極21之間施加高電壓，則在柵極電極30與漏極電極21之間也產(chǎn)生高電場。由此，在柵極電極30的端部，電場集中。例如，圖中例示了從漏極電極21朝向柵極電極30的端30e的多個電力線100e。柵極電極30的端部是指端30e或該端30e附近的部分。通過該高電場，阻擋層16和溝道層15之間的異質(zhì)界面溝道的電子被加速。并且，在阻擋層16的表面、阻擋層16中以及溝道層15中的結(jié)晶缺陷中捕集到電子。由此，在半導(dǎo)體元件100中，易發(fā)生電流崩塌現(xiàn)象。在半導(dǎo)體元件100中，在阻擋層16之上設(shè)置的絕緣膜(未圖示)中也會躍入高能量的電子，因此還容易引起絕緣膜的絕緣惡化。再有，由于在阻擋層16中以及溝道層15中躍入高能量的電子，因此阻擋層16中以及溝道層15中有可能產(chǎn)生新的結(jié)晶缺陷。由此，半導(dǎo)體元件100的可靠性降低。相對于此，在圖2(b)所示的半導(dǎo)體元件IA中，在柵極電極30下的支承基板10的表面，選擇性地設(shè)有P型層11。在這樣的狀態(tài)下，若在半導(dǎo)體元件IA的源極電極20與漏極電極21之間施加高電壓，則電場不僅在與漏極電極21近的柵極電極30的端部集中、而且還在漏極電極21側(cè)的p型層11的端部集中。例如，圖中示出了從漏極電極21朝向柵極電極30的端30e或p型層11的端Ile的多個電力線le。p型層11的端部是指端Ile或該端lie附近的部分。即，即使在源極電極20與漏極電極21之間施加高電壓，電場也會因柵極電極30的端部和P型層11的端部而分散。此外，由于支承基板10是半絕緣性基板，因此還能夠?qū)碜月O電極21的電場分散到支承基板10。由此，在半導(dǎo)體元件IA中，與半導(dǎo)體元件100相比，異質(zhì)界面附近的電場被抑制。結(jié)果，在半導(dǎo)體元件IA中，電子加速比半導(dǎo)體元件100鈍化。即，在半導(dǎo)體元件IA中，與半導(dǎo)體元件100相比，不易引起電流崩塌現(xiàn)象。
進(jìn)而，在半導(dǎo)體元件IA中，與半導(dǎo)體元件100相比，電子難以躍入設(shè)置在阻擋層16之上的絕緣膜、阻擋層16以及溝道層15中。因此，半導(dǎo)體元件IA與半導(dǎo)體元件100相比具有聞可罪性。在半導(dǎo)體元件100中，使用導(dǎo)電性基板作為支承基板10，通過將該導(dǎo)電性基板與源極電極20連接，能夠緩和柵極電極30的端部的電場集中(場板效應(yīng)(FP效應(yīng)))。通過這樣的結(jié)構(gòu)也能夠抑制電流崩塌現(xiàn)象。但是，在這樣的結(jié)構(gòu)中，向?qū)χ玫膶?dǎo)電性基板與漏極電極21之間施加高電壓。因此，為了得到高耐壓，必須加厚溝道層15等。使溝道層15等越厚，支承基板10與柵極電極30間的距離越大，場板效應(yīng)減退。此外，若溝道層15等的半導(dǎo)體層變厚，則半導(dǎo)體元件100翹曲，或?qū)е鲁杀旧仙?。另一方面，在使用絕緣性基板作為支承基板10的情況下，雖然維持高耐壓，但不能緩和柵極電極30的端部的電場集中，有可能容易引起電流崩塌現(xiàn)象。即，在使用導(dǎo)電性基板或絕緣性基板作為支承基板10的情況下，發(fā)生矛盾(trade-off)。在實施方式的半導(dǎo)體元件IA中，通過使用設(shè)置了 p型層11的半絕緣性的支承基板10,能夠消除該矛盾。S卩，在半導(dǎo)體元件IA中，在支承基板10的表面形成有p型層11。因此，即使不將緩沖層12、溝道層15、阻擋層16中的至少某一個的厚度加厚，也能夠維持高耐壓。進(jìn)而，不需要將緩沖層12、溝道層15、阻擋層16中的至少某一個的厚度加厚。結(jié)果，2維電子云溝道與支承基板10的距離變短，熱電阻也變低。由此，不易引起元件的溫度上升。結(jié)果，在半導(dǎo)體元件IA中，容易實現(xiàn)大電流動作、高溫動作。此外，由于p型層11與源極電極20電連接，因此雪崩擊穿時產(chǎn)生的空穴能夠經(jīng)由P型層11排出到源極電極20。由此，在半導(dǎo)體元件IA中，能夠?qū)崿F(xiàn)高雪崩耐量。(第I實施方式的變形例)圖3是第I實施方式的變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件IB中，p型層11從柵極電極30向漏極電極21側(cè)延伸。在半導(dǎo)體元件IB中，從與支承基板10的主面垂直的方向看，p型層11的漏極電極21側(cè)的端Ile位于柵極電極30與漏極電極21之間。g卩，半導(dǎo)體元件IB的p型層11的端lie比半導(dǎo)體元件IA的p型層11的端lie更接近于漏極電極21側(cè)。如果是這樣的結(jié)構(gòu)，則在源極電極20與漏極電極21之間施加了高電壓的情況下，電場更優(yōu)先在P型層11的端部集中。由此，在半導(dǎo)體元件IB中，與半導(dǎo)體元件IA相比，進(jìn)一步緩和柵極電極30的端部的電場集中。結(jié)果，在半導(dǎo)體元件IB中，與半導(dǎo)體元件IA相t匕，進(jìn)一步抑制電流崩塌。
p型層11位于支承基板10與緩沖層12之間，因此半導(dǎo)體層內(nèi)的電場變得比元件表面更強。結(jié)果，不易引起元件表面的雪崩擊穿，能夠得到更高的雪崩耐量以及可靠性。(第2實施方式)圖4是第2實施方式的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件2A中，在除了柵極電極30、源極電極20以及漏極電極21以外的阻擋層16之上，設(shè)有作為第I絕緣膜的鈍化膜31。鈍化膜31的材質(zhì)例如是氧化硅(SiO2)，氮化娃(Si3N4)等。 在鈍化膜31之上，設(shè)有作為第I場板電極的柵極場板電極50。柵極場板電極50與柵極電極30電連接。柵極場板電極50在鈍化膜31之上向漏極電極21側(cè)延伸。p型層11的漏極電極21側(cè)的端Ile位于柵極電極30的漏極電極21側(cè)的端30e的正下方。如果是這樣的結(jié)構(gòu)，則在源極電極20與漏極電極21之間施加了高電壓的情況下，電場還在柵極場板電極50的端50e集中。結(jié)果，在半導(dǎo)體元件2A中，與半導(dǎo)體元件IA相比進(jìn)一步緩和柵極電極30的端部的電場集中。因此，在半導(dǎo)體元件2A中，與半導(dǎo)體元件IA相比，進(jìn)一步抑制由電流崩塌帶來的導(dǎo)通電阻的增加、可靠性惡化。(第2實施方式的第I變形例)圖5是第2實施方式的第I變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件2B中，在阻擋層16之上設(shè)有鈍化膜31。在鈍化膜31之上，設(shè)有柵極場板電極50。柵極場板電極50與柵極電極30電連接。柵極場板電極50在鈍化膜31之上向漏極電極21側(cè)延伸。此外，從與支承基板10的主面垂直的方向看，p型層11的漏極電極21側(cè)的端Ile位于柵極場板電極50與漏極電極21之間。g卩，半導(dǎo)體元件2B的p型層11的端lie比半導(dǎo)體元件2A的p型層11的端Ile更接近于漏極電極21。如果是這樣的結(jié)構(gòu)，則在源極電極20與漏極電極21之間施加了高電壓的情況下，電場更優(yōu)先集中在P型層11的端部。由此，在半導(dǎo)體元件2B中，與半導(dǎo)體元件2A相比，進(jìn)一步緩和柵極電極30的端部的電場。結(jié)果，在半導(dǎo)體元件2B中，與半導(dǎo)體元件2A相比，進(jìn)一步抑制電流崩塌。由于p型層11位于支承基板10與緩沖層12之間，所以半導(dǎo)體層內(nèi)的電場變得比元件表面更強。結(jié)果，難以引起元件表面的雪崩擊穿，能夠得到更高雪崩耐量以及可靠性。(第2實施方式的第2變形例)圖6是第2實施方式的第2變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件2C中，在阻擋層16之上設(shè)有覆蓋柵極場板電極50的鈍化膜32。鈍化膜32在實施方式中作為第2絕緣膜。鈍化膜32的材質(zhì)例如是氧化硅(SiO2)，氮化硅(Si3N4)等。在柵極場板電極50之上,經(jīng)由鈍化膜32設(shè)有源極場板電極51。源極場板電極51在實施方式中作為第2場板電極。源極場板電極51與源極電極20電連接。源極場板電極51從源極電極20向漏極電極21側(cè)延伸。源極場板電極51的端51e比柵極場板電極50的端50e更接近于漏極電極21。p型層11的漏極電極21側(cè)的端lie位于柵極電極30的漏極電極21側(cè)的端30e的正下方。如果是這樣的結(jié)構(gòu)，則在源極電極20與漏極電極21之間施加了高電壓的情況下，電場還集中在源極場板電極51的端51e。結(jié)果，在半導(dǎo)體元件2C中，與半導(dǎo)體元件2A相t匕，進(jìn)一步抑制柵極電極30的端部的電場集中。因此，在半導(dǎo)體元件2C中，與半導(dǎo)體元件2A相比，進(jìn)一步抑制由電流崩塌帶來的導(dǎo)通電阻的增加、可靠性惡化。(第2實施方式的第3變形例)圖7是第2實施方式的第3變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件2D中，在柵極場板電極50之上，經(jīng)由鈍化膜32設(shè)有源極場板電極51。從與支承基板10的主面垂直的方向看，p型層11的漏極電極21側(cè)的端Ile位于源極場板電極51與漏極電極21之間。g卩，半導(dǎo)體元件2D的p型層11的端lie比半導(dǎo)體元件2C的p型層11的端lie更接近于漏極電極21。 如果是這樣的結(jié)構(gòu)，則在源極電極20與漏極電極21之間施加了高電壓的情況下，與半導(dǎo)體元件2C相比，電場更優(yōu)先地集中在p型層11的端部。由此，在半導(dǎo)體元件2D中，與半導(dǎo)體元件2C相比，進(jìn)一步緩和柵極電極30的端部的電場。結(jié)果，在半導(dǎo)體元件2D中，與半導(dǎo)體元件2C相比，進(jìn)一步抑制電流崩塌。由于p型層11位于支承基板10與緩沖層12之間，所以半導(dǎo)體層內(nèi)的電場變得比元件表面更強。結(jié)果，難以引起元件表面的雪崩擊穿，能夠得到更高的雪崩耐量以及可靠性。(第3實施方式)圖8是第3實施方式的半導(dǎo)體元件的主要部分示意圖，圖8(a)是主要部分截面示意圖，圖8(b)是主要部分平面示意圖。在半導(dǎo)體元件3A中，從與支承基板10的主面垂直的方向看，p型層11為梳子形狀(參照圖8(b))。在p型層11的漏極電極21側(cè)的端部11a，設(shè)有至少一個從漏極電極21側(cè)朝向源極電極20側(cè)的凹部11c。例如，從與支承基板10的主面垂直的方向看，p型層11具有凸部Ilt與凹部11c。凸部llt(或凹部lie)的平面形狀是矩形狀。凸部llt(或凹部He)周期性地配置在與從源極電極20朝向漏極電極21的方向大致垂直的方向上。由此，與設(shè)置多個場板電極的情況、及使場板電極的長度變化的情況同樣，電場集中的部位分散。例如，在源極電極20與漏極電極21之間施加了高電壓的情況下，電場分散到由凸部Ilt與凹部Ilc形成的多個角lib。此外，即使使p型層11的凸部Ilt接近于漏極電極21，電場集中的部位也會分散，因此半導(dǎo)體元件3A維持高耐壓。結(jié)果，在半導(dǎo)體元件3A中，即使不將元件表面設(shè)為場板結(jié)構(gòu)，也能抑制由電流崩塌帶來的導(dǎo)通電阻增加、可靠性惡化。(第3實施方式的變形例)圖9是第3實施方式的變形例的半導(dǎo)體元件的主要部分平面示意圖。在半導(dǎo)體元件3B中，從與支承基板10的主面垂直的方向看，凸部Ilt (或凹部He)的平面形狀為階梯狀。即使是這樣的平面形狀也能得到與半導(dǎo)體元件3A相同的效果。在以上說明的HFET元件中，通過肖特基結(jié)設(shè)置了柵極電極。這樣的結(jié)構(gòu)是，柵極 漏極間為與橫型肖特基勢壘二極管(SBD)相同的結(jié)構(gòu)。因此，實施方式的HFET元件還能夠轉(zhuǎn)用于橫型SBD，該橫型SBD具有低導(dǎo)通電壓和高可靠性。(第4實施方式)
圖10是第4實施方式的半導(dǎo)體元件的主要部分示意圖，圖10(a)是主要部分截面示意圖，圖10(b)是主要部分平面示意圖。圖10(a)中示出了圖10(b)的X-X’截面。半導(dǎo)體元件4具有絕緣柵極結(jié)構(gòu)。在半導(dǎo)體元件4中，在阻擋層16之上設(shè)有柵極絕緣膜35。柵極絕緣膜35的材質(zhì)例如是氧化硅(SiO2),氮化硅(Si3N4)等。在源極電極20與漏極電極21之間的柵極絕緣膜35之上，設(shè)有柵極電極30。其他的結(jié)構(gòu)與半導(dǎo)體元件IA相同。在這樣的半導(dǎo)體元件4中，也能夠得到與半導(dǎo)體元件IA相同的效果。(第5實施方式) 圖11是第5實施方式的半導(dǎo)體元件的主要部分示意圖，圖11 (a)是主要部分截面示意圖，圖11 (b)是主要部分平面示意圖。圖11 (a)中示出了圖11 (b)的X-X’截面。半導(dǎo)體元件5A使用Si基板17作為支承基板。Si基板17的主成分是硅(Si)。Si基板17中的低濃度層18的摻雜濃度優(yōu)選為IX IO14CnT3以下，以成為高電阻。作為一例，低濃度層18的導(dǎo)電型設(shè)為n形，但也可以是p型。在Si基板17的表面，設(shè)有p型層ll，p型層11與源極電極20電連接。在與設(shè)有P型層11的Si基板17的主面(第I主面)相反側(cè)的主面(第2主面)，設(shè)有n形層19。并且，n形層19與背面電極25連接。n形層19經(jīng)由背面電極而與漏極電極21連接。硅(Si)的臨界電場比氮化鎵(GaN)的臨界電場小。因此，若施加高電壓，則在Si基板17內(nèi)的p型層11、低濃度層18以及n形層19中容易引起雪崩擊穿。因此，在半導(dǎo)體元件5A中，通過使p型層11與漏極電極21的距離拉開，實現(xiàn)高耐壓。進(jìn)而，能夠減薄溝道層15。并且，通過在Si基板17內(nèi)積極地引起雪崩擊穿，從而在溝道層15內(nèi)不易引起雪擊穿。進(jìn)而，p型層11與源極電極20電連接，n形層19經(jīng)由背面電極25而與漏極電極連接。由此，僅在Si基板17內(nèi)產(chǎn)生大量的空穴與電子，載流子迅速排出到源極電極20以及漏極電極21。因此，在半導(dǎo)體元件5A中，能夠?qū)崿F(xiàn)高雪崩耐量。此外，也可以使p型層11的端lie比柵極電極30的端30e更接近于漏極電極21偵牝由此，積極地在P型層11的端Ile引起電場集中，在Si基板17內(nèi)可靠地引起雪崩擊穿。并且，抑制了柵極電極30的端30e的電場集中，從而在半導(dǎo)體元件5A中抑制電流崩塌。(第5實施方式的第I變形例)圖12是第5實施方式的第I變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件5B中，在相鄰的p型層11之間的Si基板17的表面，設(shè)有低濃度的P型層60。換言之，除了 p型層11之外，還有其他p型層11設(shè)置在Si基板17的表面，在被P型層11與其他P型層11所夾持的Si基板17的表面，設(shè)有p型層60。低濃度的p型層60通過被施加高電壓而耗盡。由此，抑制p型層11的端lie處的電場集中。因此，在半導(dǎo)體元件5B中，即使p型層11與漏極電極21間的距離變短，也能得到高耐壓。也就是說，在半導(dǎo)體元件5B中，改善了耐壓提高與導(dǎo)通電阻降低這樣的矛盾，若為同一耐壓，則能得到低的導(dǎo)通電阻。(第5實施方式的第2變形例)圖13是第5實施方式的第2變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件5C中，在相鄰的p型層11之間的Si基板17的表面，選擇性地設(shè)有多個P型層61。換言之，除了 p型層11之外，還有其他p型層11設(shè)置在Si基板17的表面，在被P型層11與其他P型層11所夾持的Si基板17的表面，設(shè)有多個p型層61。由此，在半導(dǎo)體元件5C中，抑制了 p型層I的端lie處的電場集中，得到高耐壓。也就是說，在半導(dǎo)體元件5C中，改善了耐壓提高與導(dǎo)通電阻降低的矛盾，若為同一耐壓，則能得到低的導(dǎo)通電阻。即使p型層61的雜質(zhì)濃度與p型層11的雜質(zhì)濃度相同，也能得到上述的效果。因而，P型層11與P型層61能夠通過相同的制造工序形成。p型層61既可以是多個，也可以是單個。即，在圖12或圖13中，在相鄰的p型層11之間，設(shè)有至少一個P型層(例如，P型層60或p型層61)。將設(shè)置在相鄰的p型層之間的P型層稱作第2第一導(dǎo)電型層。(第5實施方式的第3變形例)圖14是第5實施方式的第3變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件中，將設(shè)有源極電極20、柵極電極30以及漏極電極21的區(qū)域作為元件區(qū)域(例如，從源極電極20到漏極電極21的區(qū)域)的情況下，在元件區(qū)域外周的Si基板17的表面，選擇性地設(shè)有p型保護(hù)環(huán)層62。即，在設(shè)有p型層11或p型層61的區(qū)域的Si基板17的表面，選擇性地設(shè)有至少一個作為第3第一導(dǎo)電型層的p型保護(hù)環(huán)層62。由此，在半導(dǎo)體元件中，抑制了元件外周的雪崩擊穿，實現(xiàn)高耐壓與高雪崩耐量。p型保護(hù)環(huán)層62和p型層61能夠通過與p型層11相同的制造工序來形成。此夕卜，為了防止元件區(qū)域外周的耐壓降低，P型保護(hù)環(huán)層62的間隔優(yōu)選比p型層11彼此之間、或P型層11與P型層61間的間隔窄。此外，在p型保護(hù)環(huán)層62之上，未設(shè)有阻擋層16。即，在元件區(qū)域外周的一部分中，沒有設(shè)置阻擋層16，以不產(chǎn)生二維電子云。(第5實施方式的第4變形例)圖15是第5實施方式的第4變形例的半導(dǎo)體元件的主要部分截面示意圖。在半導(dǎo)體元件5E中，在設(shè)有p型保護(hù)環(huán)層62的元件區(qū)域外周，設(shè)有元件分離層70。在p型保護(hù)環(huán)層62上的溝道層15之上，設(shè)有元件分離層70。元件分離層70嵌入溝道層15的表面的一部分。即，在元件區(qū)域外周的一部分中，不設(shè)置阻擋層16，以不產(chǎn)生二維電子云。元件分離層70能夠通過注入例如氮、氧、硼、鐵等來形成。此外，由于在p型保護(hù)環(huán)層62上形成有緩沖層12以及溝道層15，因此Si基板17的表面不會露出，半導(dǎo)體元件5E得到高可靠性。以上，實施方式不限定于上述實施例，能夠在不脫離實施方式的主旨的范圍內(nèi)進(jìn)行各種變形而實施。例如，作為阻擋層/溝道層的組合，例示了 AlGaN層/GaN層，但GaN層/InGaN層、AlN層/AlGaN層、InAlN層/GaN層等也能夠?qū)嵤?。此外，除了肖特基柵極電極、絕緣柵極結(jié)構(gòu)以外，凹陷柵極結(jié)構(gòu)等將柵極結(jié)構(gòu)變更也能夠?qū)嵤?。在實施方式中，作為半?dǎo)體的導(dǎo)電型的記法，也可以將P型作為第一導(dǎo)電型，將n形作為第二導(dǎo)電型。在本說明書中，“氮化物半導(dǎo)體”包括化學(xué)式BxINyAlzGamzN (0彡x彡I，0彡y彡1,0彡z彡l,x+y+z ( I)中將組成比x、y以及z在各自的范圍內(nèi)改變的所有組成的半導(dǎo)體。另外，在“氮化物半導(dǎo)體”中還包含以下成分，即、還包含在上述化學(xué)式中N(氮)以外的V族元素、還包含為了控制導(dǎo)電型等的各種物性而添加的各種元素、以及還包含無意包含的各種元素。以上，參照具體例說明了本發(fā)明的實施方式。但是，本發(fā)明不限定于這些具體例。即，本領(lǐng)域技術(shù)人員對這些具體例加入了適當(dāng)設(shè)計變更后的結(jié)構(gòu)只要具備本發(fā)明的特征，則包含于本發(fā)明的范圍。上述各具體例所具備的各要素及其配置、材料、條件、形狀、尺寸等不限定于例示的內(nèi)容，能夠進(jìn)行適當(dāng)變更。此外，上述各實施方式所具備的各要素只要技術(shù)上可行，則能夠進(jìn)行組合，將這些進(jìn)行組合后的結(jié)構(gòu)只要包含本發(fā)明的特征，則包含于本發(fā)明的范圍。此外，在本發(fā)明的思想范疇內(nèi)，本領(lǐng)域技術(shù)人員能夠想到各種變更例以及修改例，可知這些變更例以及修正例也屬于本發(fā)明的范圍。雖然說明了本發(fā)明的幾個實施方式，但這些實施方式是作為例子來啟示的，并不限定發(fā)明的范圍。這些新的實施方式能夠以其他各種方式實施，在不脫離發(fā)明的主旨的范圍內(nèi)，能夠進(jìn)行各種省略、置換、變更。這些實施方式及其變形包含在發(fā)明的范圍和主旨中，并且包含在權(quán)利要求書中記載的發(fā)明及其等效的范圍中。
權(quán)利要求
1.一種半導(dǎo)體元件，其特征在于，具備 半絕緣性基板，在表面選擇性地設(shè)有第I第一導(dǎo)電型層； 第I半導(dǎo)體層，設(shè)置在上述半絕緣性基板以及上述第I第一導(dǎo)電型層之上，包含無摻雜AlxGa1-XN,其中 O 彡 X < I ; 第2半導(dǎo)體層，設(shè)置在上述第I半導(dǎo)體層上，包含無摻雜或第二導(dǎo)電型的AlYGai_YN，其中 0<YS1，X<Y; 第I主電極，與上述第2半導(dǎo)體層連接； 第2主電極，與上述第2半導(dǎo)體層連接；以及 控制電極，設(shè)置在上述第I主電極與上述第2主電極之間的上述第2半導(dǎo)體層之上； 上述第I第一導(dǎo)電型層設(shè)置在上述控制電極之下。
2.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 上述第I第一導(dǎo)電型層與上述第I主電極電連接。
3.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 上述第I第一導(dǎo)電型層的上述第2主電極側(cè)的第I端位于上述控制電極的上述第2主電極側(cè)的第2端的正下方。
4.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 從與上述半絕緣性基板的主面垂直的方向看，上述第I第一導(dǎo)電型層的上述第2主電極側(cè)的第I端位于上述控制電極與上述第2主電極之間。
5.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 在除了上述控制電極、上述第I主電極以及上述第2主電極以外的上述第2半導(dǎo)體層之上，還設(shè)有第I絕緣膜； 在上述第I絕緣膜之上，設(shè)有第I場板電極； 上述第I場板電極與上述控制電極連接。
6.如權(quán)利要求5所述的半導(dǎo)體元件，其特征在于， 上述第I第一導(dǎo)電型層的上述第2主電極側(cè)的第I端位于上述控制電極的上述第2主電極側(cè)的第2端的正下方。
7.如權(quán)利要求5所述的半導(dǎo)體元件，其特征在于， 從與上述半絕緣性基板的主面垂直的方向看，上述第I第一導(dǎo)電型層的上述第2主電極側(cè)的第I端位于上述第I場板電極與上述第2主電極之間。
8.如權(quán)利要求5所述的半導(dǎo)體元件，其特征在于， 還設(shè)有覆蓋上述第I場板電極的第2絕緣膜； 在上述第2絕緣膜之上設(shè)有第2場板電極； 上述第2場板電極與上述第I主電極連接。
9.如權(quán)利要求8所述的半導(dǎo)體元件，其特征在于， 上述第I第一導(dǎo)電型層的上述第2主電極側(cè)的第I端位于上述控制電極的上述第2主電極側(cè)的第2端的正下方。
10.如權(quán)利要求8所述的半導(dǎo)體元件，其特征在于， 從與上述半絕緣性基板的主面垂直的方向看，上述第I第一導(dǎo)電型層的上述第2主電極側(cè)的第I端位于上述第2場板電極與上述第2主電極之間。
11.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 從與上述半絕緣性基板的主面垂直的方向看，在上述第I第一導(dǎo)電型層的上述第2主電極側(cè)的端部，設(shè)有至少一個從上述第2主電極側(cè)朝向上述第I主電極側(cè)的凹部。
12.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 在上述第2半導(dǎo)體層與上述控制電極之間還具備柵極絕緣膜。
13.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 上述半絕緣性基板由碳化硅構(gòu)成。
14.如權(quán)利要求I所述的半導(dǎo)體元件，其特征在于， 上述半絕緣性基板由硅構(gòu)成。
15.如權(quán)利要求14所述的半導(dǎo)體元件，其特征在于， 除了上述第I第一導(dǎo)電型層以外，在上述半絕緣性基板的上述表面還設(shè)有其他第I第一導(dǎo)電型層，在被上述第I第一導(dǎo)電型層與上述其他第I第一導(dǎo)電型層夾持的上述半絕緣性基板的表面，選擇性地設(shè)有至少一個第2第一導(dǎo)電型層。
16.如權(quán)利要求14所述的半導(dǎo)體元件，其特征在于， 上述第2第二導(dǎo)電型層的雜質(zhì)濃度比上述第I第一導(dǎo)電型層的雜質(zhì)濃度低。
17.如權(quán)利要求14所述的半導(dǎo)體元件，其特征在于， 在與設(shè)有上述第I第一導(dǎo)電型層的上述半絕緣性基板的第I主面相反側(cè)的第2主面，設(shè)有第二導(dǎo)電型層，上述第二導(dǎo)電型層與上述第2主電極電連接。
18.如權(quán)利要求14所述的半導(dǎo)體元件，其特征在于， 在設(shè)有上述第I第一導(dǎo)電型層或上述第2第一導(dǎo)電型層的區(qū)域外的上述半絕緣性基板的表面，選擇性地設(shè)有至少一個第3第一導(dǎo)電型層。
19.如權(quán)利要求14所述的半導(dǎo)體元件，其特征在于， 在上述第3第一導(dǎo)電型層之上，沒有設(shè)置上述第2半導(dǎo)體層。
20.如權(quán)利要求14所述的半導(dǎo)體元件，其特征在于， 在上述第3第一導(dǎo)電型層上的上述第I半導(dǎo)體層之上，設(shè)有元件分離層。
全文摘要
根據(jù)實施方式，半導(dǎo)體元件具備半絕緣性基板，在表面選擇性地設(shè)有第1第一導(dǎo)電型層；第1半導(dǎo)體層，設(shè)置在上述半絕緣性基板以及上述第1第一導(dǎo)電型層之上，包含無摻雜AlXGa1-XN(0≤X＜1)；以及第2半導(dǎo)體層，設(shè)置在上述第1半導(dǎo)體層上，包含無摻雜或第二導(dǎo)電型的AlYGa1-YN(0＜Y≤1，X＜Y)。該半導(dǎo)體元件具備第1主電極，與上述第2半導(dǎo)體層連接；第2主電極，與上述第2半導(dǎo)體層連接；以及控制電極，設(shè)置在上述第1主電極與上述第2主電極之間的上述第2半導(dǎo)體層之上。上述第1第一導(dǎo)電型層設(shè)置在上述控制電極之下。
文檔編號H01L29/06GK102623493SQ20111024945
公開日2012年8月1日 申請日期2011年8月26日 優(yōu)先權(quán)日2011年1月26日
發(fā)明者齋藤涉 申請人:株式會社東芝