專利名稱：降低半導體芯片漏電流的方法
技術領域：
本發(fā)明涉及一種半導體工藝，且尤其涉及一種降低半導體芯片漏電流的方法。
背景技術：
芯片生產(chǎn)過程中，難免會引入一些雜質離子，雜質離子的存在會導致漏電流的明顯增大。在芯片流片之后，需要測試芯片的靜態(tài)漏電流的設計是否達標，如果芯片的靜態(tài)電流過大，比如應用到手機、筆記本電腦等需要電池供電的芯片會嚴重的影響待機時間，使芯片的在市場競爭處于不利地位，所以靜態(tài)功耗需要慎重考慮。漏電流是PN結在截止時流過的很微小的電流，漏電流對于電路有如下具體四種危害第一，漏電流過大，表明芯片的PN 結時刻有較大電流通過，增加了 PN結的老化速率，降低了芯片壽命；第二，P = V*I，漏電流過大，芯片的功耗增加，芯片溫度增加；芯片溫度的增加使得漏電流進一步加大，形成惡性循環(huán)，降低芯片壽命；第三，對于一個工作系統(tǒng)來說，都是由電源供電，芯片的漏電流增加， 則電源的負荷增加，降低了電源的壽命；第四，對于一些精密器件來說，漏電流增加則意味著噪音增加，降低了芯片的性能。具體情況請參考圖1，圖1是現(xiàn)有技術中芯片背銀之后的結構示意圖，半導體芯片 10上依次沉淀有三層金屬介電層，金屬分別為鈦11、鎳12和銀13，在所述半導體芯片10 和三層金屬介電層中都不可避免的引入了一些雜質離子14，圖1中以小黑點表示雜質離子 14。雜質離子14的存在會導致漏電流的明顯增大，現(xiàn)有技術中至今還沒有很好的解決此類問題的方法。

發(fā)明內(nèi)容
本發(fā)明解決的問題是現(xiàn)有技術中半導體芯片中因雜質離子較多而導致芯片的漏電流較大的問題。為了實現(xiàn)上述目的，本發(fā)明提供了一種降低半導體芯片漏電流的方法，包括以下步驟生產(chǎn)芯片；設定漏電流標準值；測量所述芯片的實際漏電流；判斷所述實際漏電流是否大于所述漏電流標準值，若否，則芯片合格，不做處理，若是，則將所述芯片置于一擴散爐中，所述擴散爐中沖入了摻雜磷元素的氮氣，所述擴散爐的爐溫范圍為500°C至600°C。可選的，設定的所述漏電流標準值為10uA?？蛇x的，所述氮氣中的磷元素的質量百分比范圍為至4%?？蛇x的，所述氮氣中的磷元素的質量百分比為2%?？蛇x的，所述擴散爐的爐溫為550°C。可選的，所述芯片位于所述擴散爐中的時間范圍為5小時至10小時?？蛇x的，所述芯片位于所述擴散爐中的時間為5小時、7小時或10小時。由于采用了上述技術方案，與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點本發(fā)明降低半導體芯片漏電流的方法通過將不合格芯片回爐，在爐中沖入含有磷的氮氣保護氣體，磷元素會與硅片表面形成一層磷硅玻璃，利用了磷元素的吸附特性，將芯片內(nèi)部、金屬層內(nèi)部的雜質離子吸附出來，從而有效地降低了半導體芯片的漏電流。


圖1為未去除雜質離子的芯片背銀之后的結構示意圖。圖2是去除雜質離子的芯片背銀之后的結構示意圖。圖3是本發(fā)明降低半導體芯片漏電流的方法的流程示意圖。
具體實施例方式下面結合附圖對本發(fā)明的具體實施方式
做詳細的說明。請參考圖3，圖3是本發(fā)明降低半導體芯片漏電流的方法的流程示意圖，包括以下步驟步驟30 生產(chǎn)芯片；步驟31 設定漏電流標準值；步驟32 測量所述芯片的實際漏電流；步驟33 判斷所述實際漏電流是否大于所述漏電流標準值，若否，步驟35 則芯片合格， 不做處理，若是，步驟36:則將所述芯片置于一擴散爐中，所述擴散爐中沖入了摻雜磷元素的氮氣，所述擴散爐的爐溫范圍為500 0C至600 0C。下面，請看關于本發(fā)明的幾個實施例。第一實施例生產(chǎn)芯片，即完成芯片的制作；根據(jù)芯片的種類，設定漏電流標準值，因為實際情況中，漏電流為零幾乎不可能做到，一般是為芯片的漏電流設置一個邊界值，即漏電流的值在此邊界值之內(nèi)的即為合格，在本實施例中，設定漏電流標準值為10uA， 當然研發(fā)工作者可以根據(jù)芯片的種類和要求，對此數(shù)值進行自主設定；測量所述芯片的實際漏電流，測量漏電流的方法現(xiàn)有技術中已經(jīng)提高了很多種，在此不再贅言；判斷測量所得的實際漏電流是否大于10uA，即判斷芯片的漏電流的值是否在漏電流標準值之內(nèi)，如果實際漏電流小于或等于10uA，表面該芯片的漏電流是合格的，針對漏電流無需做處理，如果實際漏電流大于10uA，則要采取另外的工藝來降低芯片的漏電流，將漏電流不合格的芯片放入一擴散爐中，擴散爐中的溫度可選擇范圍為500°C至600°C之間，溫度設定的高低上取決于實際漏電流超出漏電流標準值的程度，即實際漏電流越大，擴散爐中的溫度則越高，在本實施例中，選擇擴散爐中的溫度為550°C，在擴散爐中設置有作為保護氣體的氮氣，在氮氣中混有磷元素，本實施例中，氮氣中的磷元素的質量百分比為2%，實際情況下，可以適當?shù)奶岣呋蛘呓档偷獨庵械牧自氐馁|量百分比，一般在至4%的范圍內(nèi)變化，將芯片(包括三層金屬介電層)放置于擴散爐中7小時后，取出芯片，同樣的，芯片位于擴散爐中的時間可以從5小時至10小時，取決于芯片的實際漏電流的大小，實際漏電流越大，所需的時間則越長。在擴散爐中，磷元素會與硅片表面形成一層磷硅玻璃，利用了磷元素的吸附特性， 將芯片內(nèi)部、金屬層內(nèi)部的雜質離子吸附出來，從而有效地降低了半導體芯片的漏電流。請參考圖2，圖2是去除雜質離子的芯片背銀之后的結構示意圖，半導體芯片20上依次沉淀有三層金屬介電層，金屬分別為鈦21、鎳22和銀23，磷硅玻璃層25位于半導體芯片20上，雖然半導體芯片20和三層金屬介電層中依舊存在有雜質離子M，但是其密度較圖1中的雜質離子14的密度已經(jīng)大為減小，而圖2中的更多的雜質離子M則被磷元素吸附至磷硅玻璃層25中。第二實施例生產(chǎn)芯片；設定漏電流標準值為IOuA ；測量所述芯片的實際漏電流為40uA;判斷測量所得的實際漏電流是否大于10uA，判斷結果為“是”，因此將芯片放入一擴散爐中，擴散爐中的溫度為600°C，擴散爐中沖有氮氣保護氣，氮氣保護氣內(nèi)含有磷元素， 氮氣中的磷元素的質量百分比為3%，將芯片放置于擴散爐中10小時后，取出芯片。再次測量所述芯片的實際漏電流為12uA，判斷測量所得的實際漏電流是否大于 10uA，判斷結果為“是”，因此將芯片再次放入擴散爐中，擴散爐中的溫度為550°C，擴散爐中沖有氮氣保護氣，氮氣保護氣內(nèi)含有磷元素，氮氣中的磷元素的質量百分比為2%，將芯片放置于擴散爐中7小時后，取出芯片。再次測量所述芯片的實際漏電流為3uA，小于10uA，則芯片合格，不再做處理。第二實施例和第一實施例的區(qū)別在于，第二實施例在不合格的芯片第一次回爐后，再次進行測量和判斷，若不合格則進行第二次回爐，直至合格為止。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種降低半導體芯片漏電流的方法，其特征在于，包括以下步驟生產(chǎn)芯片；設定漏電流標準值；測量所述芯片的實際漏電流；判斷所述實際漏電流是否大于所述漏電流標準值，若否，則芯片合格，不做處理，若是， 則將所述芯片置于一擴散爐中，所述擴散爐中沖入了摻雜磷元素的氮氣，所述擴散爐的爐溫范圍為500°C至600°C。
2.根據(jù)權利要求1所述的降低半導體芯片漏電流的方法，其特征在于設定的所述漏電流標準值為10uA。
3.根據(jù)權利要求1所述的降低半導體芯片漏電流的方法，其特征在于所述氮氣中的磷元素的質量百分比范圍為至4%。
4.根據(jù)權利要求3所述的降低半導體芯片漏電流的方法，其特征在于所述氮氣中的磷元素的質量百分比為2%。
5.根據(jù)權利要求1所述的降低半導體芯片漏電流的方法，其特征在于所述擴散爐的爐溫為550°C。
6.根據(jù)權利要求1所述的降低半導體芯片漏電流的方法，其特征在于所述芯片位于所述擴散爐中的時間范圍為5小時至10小時。
7.根據(jù)權利要求6所述的降低半導體芯片漏電流的方法，其特征在于所述芯片位于所述擴散爐中的時間為5小時、7小時或10小時。
全文摘要
本發(fā)明提供一種降低半導體芯片漏電流的方法，包括以下步驟生產(chǎn)芯片；設定漏電流標準值；測量所述芯片的實際漏電流；判斷所述實際漏電流是否大于所述漏電流標準值，若否，則芯片合格，不做處理，若是，則將所述芯片置于一擴散爐中，所述擴散爐中沖入了摻雜磷元素的氮氣，所述擴散爐的爐溫范圍為500℃至600℃。本發(fā)明降低半導體芯片漏電流的方法通過將不合格芯片回爐，在爐中沖入含有磷的氮氣保護氣體，磷元素會與硅片表面形成一層磷硅玻璃，利用了磷元素的吸附特性，將芯片內(nèi)部、金屬層內(nèi)部的雜質離子吸附出來，從而有效地降低了半導體芯片的漏電流。
文檔編號H01L21/324GK102315120SQ201110258130
公開日2012年1月11日 申請日期2011年9月2日 優(yōu)先權日2011年9月2日
發(fā)明者孫志斌, 楊利君, 歐新華 申請人:上海芯導電子科技有限公司